JPH04313802A - アナログ信号記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばテープの長手
方向にアナログオーディオ信号をバイアス記録する場合
に使用して好適なアナログ信号記録装置に関する。

【０００２】

【従来の技術】例えばＶＴＲにおいては、テープの幅方
向の端部に固定ヘッドによって長手トラックとしてアナ
ログオーディオ信号が交流バイアス方式により記録され
る。この長手トラックのアナログオーディオ信号は、い
わゆるアフターレコーディングやオーディオ編集記録の
ためにも用いられる。

【０００３】ところで、交流バイアス記録方式において
、記録用バイアス発振回路及び消去用発振回路を記録の
開始、終了時に急峻に立ち上げたり、立ち下げたりした
場合、記録した信号を再生したときに、いわゆるポップ
ノイズが生じてしまう。

【０００４】そこで、このポップノイズが発生しないよ
うに、記録用バイアス発振回路及び消去用発振回路を、
記録開始時は徐々に立ち上げ、記録終了時は徐々に立ち
下げるようにして発振出力振幅をコントロールすること
が行われている。特に、編集記録を行うことを考慮した
場合には、オーディオ信号の繋ぎ目が目立たないように
するため、前記立ち上げ時及び立ち下げ時の発振出力波
形のエンベロープ波形をより精細にコントロールするよ
うにしている。

【０００５】従来、この記録用バイアス発振回路及び消
去用発振回路の発振出力の立ち上げ時及び立ち下げ時の
波形コントロールの方法としては、 １．各発振回路の電源回路部に直流電圧変化を緩やかに
する時定数回路を設けておき、発振回路の電源のオン・
オフを、直接、システムコントロール信号により行う方
法 ２．各発振回路には電源を供給しておき、発振回路の接
地側をトランジスタ回路からなる可変抵抗回路でコント
ロールする方法であって、システムコントロール信号か
ら得たハイレベル／ローレベル信号をＣＲ形積分回路に
より積分し、その積分出力により上記トランジスタ回路
を制御するようにする方法などが用いられていた。

【０００６】図７は、この種の従来回路の一例で、１０
は記録用バイアス発振回路である。この発振回路１０は
、バイアス発振器１１からのプッシュプル発振出力がド
ライブ用プッシュプルトランジスタ１２，１３のベース
に供給され、端子１４から発振出力を得る。＋Ｖｃｃは
電源である。

【０００７】そして、システムコントロール信号から記
録開始時にはハイレベルからローレベルに立ち下がる信
号ＤＷが形成され、また、記録終了時にはローレベルか
らハイレベルに立ち上がる信号ＵＰが形成され、これら
の信号ＵＰ及びＤＷが入力端子１５に供給される。入力
端子１５を通じた信号ＵＰ又はＤＷは、入力段のトラン
ジスタ１６により反転され、複数段例えば２段のＣＲ時
定数回路からなる積分回路１７及び１８を通じて制御用
トランジスタ１９のベースに供給される。積分回路１７
，１８に、複数段の時定数回路１７及び１８を用いたの
は、発振出力の立ち上がり時及び立ち下がり時のエンベ
ロープ波形を細かくコントロールするためである。

【０００８】以上の構成においては、トランジスタ１９
のベース電位は積分回路１７，１８により、記録開始時
は徐々に高くなり、このため、出力端子１４に得られる
発振出力振幅は徐々に大になる。また、記録終了時はト
ランジスタ１９のベース電位は徐々に低くなり、これに
応じて出力端子１４に得られる発振出力振幅は徐々に小
さくなる。

【０００９】

【発明が解決しようとする課題】上述の従来の回路構成
では、図７にも示したように、立ち上がり時及び立ち下
がり時の発振出力のエンベロープ波形を、編集記録の際
のオーディオ信号の繋ぎ目をも考慮して精細にコントロ
ールするには、多段の積分回路を必要とし、構成が複雑
になる欠点がある。

【００１０】また、従来の回路構成においては、多段の
積分回路の時定数は、一般に１通りしか選定できないの
で、ＶＴＲの種々の異なるモードからの移行時に応じた
エンベロープ波形の制御ができなかった。

【００１１】この発明は、以上の欠点を解決したアナロ
グ信号の記録装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】この発明によるアナログ
信号記録装置は、後述の実施例の符号を参照すると、供
給される電源電圧の大きさに応じた振幅の発振出力を得
る記録用バイアス発振回路２１及び消去用発振回路３１
と、記録用バイアス発振回路２１の電源供給路中に挿入
される第１の可変抵抗回路２２と、消去用発振回路３１
の電源供給路中に挿入される第２の可変抵抗回路３２と
、記録開始及び記録終了情報を受け、記録開始又は記録
終了時点から、記録用バイアス発振回路２１及び消去用
発振回路３１の立ち上がり時又は立ち下がり時のエンベ
ロープ波形に応じてパルス幅が変化する記録用バイアス
発振回路制御用パルス出力と消去用発振回路制御用パル
ス出力とを得るマイクロコンピュータ４０と、このマイ
クロコンピュータ４０からの記録用バイアス発振回路制
御用パルス出力を積分する第１の積分回路２３と、マイ
クロコンピュータ４０からの消去用発振回路制御用パル
ス出力を積分する第２の積分回路３３と、記録用バイア
ス発振回路２１に与えられる電源電圧と第１の積分回路
２３の出力とを比較し、その比較出力により第１の可変
抵抗回路２２の抵抗値を制御して、記録用バイアス発振
回路２１に与えられる電源電圧を制御する第１の電圧比
較回路２４と、消去用発振回路３１に与えられる電源電
圧と前記第２の積分回路３３の出力とを比較し、その比
較出力により第２の可変抵抗回路３２の抵抗値を制御し
て、消去用発振回路３１に与えられる電源電圧を制御す
る第２の電圧比較回路３４とを備える。

【００１３】

【作用】マイクロコンピュータ４０には、第１又は第２
の積分回路により積分されたとき、目的の発振出力の立
ち上がり又は立ち下がりのエンベロープ波形となるよう
にパルス幅や周波数などが変化する記録用バイアス発振
回路制御用パルス信号及び消去用発振回路制御用パルス
信号のデータが記憶されている。あるいは、マイクロコ
ンピュータ４０には、記録開始及び記録終了の情報を受
けたとき、前記制御用パルス信号を作成し、ポートから
出力する動作を実行するプログラムを用意されている。

【００１４】マイクロコンピュータ４０は、記録開始及
び記録終了情報を受けると、記録開始又は記録終了時点
から、前記制御用パルス信号をポートから出力する。こ
のパルス信号出力はそれぞれ第１及び第２の積分回路２
３及び３３で積分され、第１及び第２の電圧比較回路２
４及び３４で、記録用バイアス発振回路２１及び消去用
発振回路３１の電源電圧とそれぞれ比較される。そして
、その比較出力により、各電源電圧が積分回路２３及び
３３の出力に応じたものとなるように第１及び第２の可
変抵抗回路２２及び３２の抵抗値が制御される。

【００１５】第１及び第２の積分回路２３及び３３の出
力は、各発振回路２１，３１の発振出力の立ち上がり時
あるいは立ち下がり時のエンベロープ波形として設定さ
れた適切なものであるから、各発振回路の発振出力の立
ち上がり時あるいは立ち下がり時のエンベロープ波形は
、目的のものとなる。

【００１６】

【実施例】この発明によるアナログ信号記録装置を、Ｖ
ＴＲにおいてテープに長手トラックとしてオーディオ信
号を記録する装置に適応した場合を例に取って、以下説
明する。

【００１７】図１において、２１は記録用バイアス発振
回路、３１は消去用発振回路である。これら発振回路２
１及び３１は、供給される電源電圧の大きさに応じた振
幅の発振出力を出力する。

【００１８】これら発振回路２１及び３１への電源供給
路中には可変抵抗回路２２及び３２が挿入される。図の
例では、正の直流電圧＋Ｖｃｃが得られる電源端子２０
と各発振回路２１及び３１の電源ラインとの間に可変抵
抗回路２２及び３２が接続され、可変抵抗回路２２及び
３２の出力電圧が電源電圧として各発振回路２１及び３
１に供給されている。これら可変抵抗回路２２及び３２
は、その制御端子Ｇに供給される制御電圧により抵抗値
が変わるもので、例えばＦＥＴやトランジスタで構成で
きる。

【００１９】４０はマイクロコンピュータで、例えばシ
ステムコントロールから記録開始及び記録終了を示す信
号ＳＴが、端子４１を介して供給されたとき、記録用バ
イアス発振回路２１の発振出力制御用パルス信号Ｐ１及
び消去用発振回路３１の発振出力制御用パルス信号Ｐ２
を、それぞれポートから出力する。この場合、パルス信
号Ｐ１及びＰ２の出力タイミングは、消去用ヘッドと、
オーディオ記録用ヘッドとの配設位置関係が考慮されて
、必要に応じて異ならされている。

【００２０】パルス信号Ｐ１及びＰ２は、以下のように
して作成される。例えば、マイクロコンピュータ４０の
データバッファメモリには、前記パルス信号Ｐ１及びＰ
２のデータが記憶されており、マイクロコンピュータ４
０は、信号ＳＴが記録開始を示すものとなったことを検
出したとき、パルス信号Ｐ１及びＰ２として、それぞれ
各発振回路２１及び３１の発振出力の立ち上がり制御用
パルスを前記メモリから読み出して、それぞれポートか
ら出力する。また、マイクロコンピュータ４０は、信号
ＳＴが記録終了を示すものとなったことを検出したとき
、パルス信号Ｐ１及びＰ２として、それぞれ各発振回路
２１及び３１の発振出力の立ち下がり制御用パルスを前
記メモリから読み出して、それぞれポートから出力する
。

【００２１】または、パルス信号Ｐ１及びＰ２のデータ
を記憶しておくことはせずに、マイクロコンピュータ４
０で、信号ＳＴが記録開始を示すものとなったことを検
出したとき、あるいは信号ＳＴが記録終了を示すものと
なったことを検出したとき、立ち上がり制御用パルスあ
るいは立ち下がり制御用パルスを作成するプログラムを
実行し、作成されたパルス信号Ｐ１，Ｐ２をポートから
出力するようにしても良い。

【００２２】マイクロコンピュータ４０から出力された
制御用パルス信号Ｐ１及びＰ２は、それぞれ例えば抵抗
とコンデンサからなる積分回路２３及び３３に供給され
、積分される。そして、この積分回路２３及び３３の積
分出力が電圧比較回路２４及び３４に、比較用基準電圧
として供給される。この電圧比較回路２４及び３４には
、可変抵抗回路２２及び３２の出力電圧が供給されて、
積分出力電圧と比較される。そして、この電圧比較回路
２４及び３４の比較出力信号が、それぞれ可変抵抗回路
２２及び３２の制御端子Ｇに供給され、可変抵抗回路２
２及び３２の出力電圧が積分回路２３及び３３の積分出
力電圧に応じたものとなるように可変抵抗回路２２及び
３２の抵抗値が制御される。

【００２３】この場合、マイクロコンピュータ４０から
出力されるパルス信号Ｐ１及びＰ２は、その積分出力波
形が、記録用バイアス発振回路２１及び消去用発振回路
３１の立ち上がり時又は立ち下がり時の電源電圧のエン
ベロープ波形として適切な波形に応じたものとなるよう
に、設定されている。すなわち、パルス信号Ｐ１及びＰ
２のパルス幅、周波数、デューティ等が、前記エンベロ
ープ波形変化に応じて変化させられるものである。

【００２４】例えば、記録用バイアス発振回路２１の立
ち下がり時の制御用として、マイクロコンピュータ４０
からは、図２Ａに示すようなパルス信号Ｐ１が得られる
。このパルス信号Ｐ１は、積分回路２３で積分され、図
２Ｂに示すような積分出力が得られる。このため、電圧
比較回路２４による可変抵抗回路２２の抵抗値制御によ
り、可変抵抗回路２２の出力電圧、つまり記録用バイア
ス発振回路２１の電源電圧は、図２Ｃに示すように、積
分出力に対応したものとなる。したがって、記録用バイ
アス発振回路２１の発振出力のエンベロープ波形は、図
２Ｄに示すように、徐々に振幅が小さくなる適切な立ち
下がり波形になる。

【００２５】図３に、記録用バイアス発振回路２１の制
御回路部分の具体的回路例を示す。この例の場合、記録
用バイアス発振回路２１は、従来の図７の例の場合と同
様に、バイアス発振器２１０からのプッシュプル発振出
力がドライブ用プッシュプルトランジスタ２１１，２１
２のベースに供給され、端子２１３から発振出力を得る
構成とされている。

【００２６】また、可変抵抗回路２２は、ＦＥＴ２２０
で構成され、このＦＥＴ２２０のドレイン−ソース間が
電源端子２０と記録用バイアス発振回路２１の電源ライ
ンとの間に接続されている。そして、このＦＥＴのゲー
トに電圧比較回路２４の比較出力が供給される。

【００２７】また、電圧比較回路２４は差動増幅回路２
４０で構成され、可変抵抗回路２２の出力電圧が抵抗分
圧されたものが、この差動増幅回路２４０の一方の入力
端に供給され、他方の入力端に積分回路２３の積分出力
が供給される。

【００２８】そして、積分回路２３は、抵抗器２３１，
２３２と、コンデンサ２３３とからなる１次の時定数回
路で構成される。

【００２９】以上のように、この発明によれば、細かな
波形コントロールをマイクロコンピュータと１次の積分
回路を用いてできるので、ハードウエアの構成が簡易化
でき、省スペース化が可能である。

【００３０】そして、同一構成で複数種類の波形コント
ロールが可能であるので、ＶＴＲの種々のモード移行時
に最適となる波形コントロールができる。さらに、マイ
クロコンピュータのソフトウエア（パルス信号生成のプ
ログラム）を変更するだけで、波形コントロールの変更
が可能である。

【００３１】図４は、この発明の他の例を示すもので、
図では記録用バイアス発振回路２１に対する制御回路部
分のみを示している。

【００３２】この例においては、記録用バイアス発振回
路２１の制御用パルスとして２つのパルス信号Ｐ１１と
Ｐ１２とをマイクロコンピュータ４０のポートから出力
する。そして、この２つのパルス信号Ｐ１１及びＰ１２
を積分回路２３に供給する。この積分回路２３は、抵抗
器２３４，２３５と、コンデンサ２３６で構成され、パ
ルス信号Ｐ１１とＰ１２とを合成した積分出力を電圧比
較回路２４に出力する。

【００３３】例えば、記録用バイアス発振回路２１の立
ち下がり時の制御を例にとると、マイクロコンピュータ
４０からは、図５Ａに示すようなパルス信号Ｐ１１と、
図５Ｂに示すようなパルス信号Ｐ１２とが積分回路２３
に供給されて積分され、この積分回路２３から、図５Ｃ
に示すような両パルスＰ１１，Ｐ１２の積分出力を合成
したような積分出力が得られる。そして、電圧比較回路
２４による可変抵抗回路２２の抵抗値制御により、可変
抵抗回路２２の出力電圧である記録用バイアス発振回路
２１の電源電圧は、図５Ｄに示すようなものとなる。し
たがって、記録用バイアス発振回路２１の発振出力のエ
ンベロープ波形は、図５Ｅに示すように、徐々に振幅が
小さくなる適切な立ち下がり波形になる。

【００３４】このように、複数種のパルス信号をマイク
ロコンピュータ４０から出力し、これを積分回路で合成
するようにすることにより、１種のパルス信号を積分す
る場合の積分出力に比較して、積分出力波形をより精細
にコントロールすることができる。

【００３５】図４は、この発明のさらに他の例を示すも
ので、図では記録用バイアス発振回路２１に対する制御
回路部分のみを示している。

【００３６】この例の場合には、マイクロコンピュータ
４０としてＤ／Ａコンバータを内蔵するものを用いてい
る。そして、例えばパルス信号Ｐ１及びＰ２のデジタル
データを記憶する内部データバッファ４０１及び４０２
を備える。そして、端子４１からマイクロコンピュータ
４０に入力される信号ＳＴが記録開始又は記録終了を示
す状態になったとき、マイクロコンピュータ４０は、内
部データバッファ４０１及び４０２から、立ち上がり制
御用あるいは立ち下がり制御用のパルスデータを読み出
し、それぞれ内蔵のＤ／Ａコンバータ４０３及び４０４
によりアナログ波形に変換して出力する。そして、内蔵
のＤ／Ａコンバータ４０３からの記録用バイアス発振回
路２１の制御用のアナログ信号を電圧比較回路２４に基
準電圧として供給する。

【００３７】この例の場合には、積分回路が不要になり
、回路構成をより簡略化することができる。なお、この
例の場合にも、プログラムにより前記パルスＰ１，Ｐ２
を形成し、それを順次に内蔵のＤ／Ａコンバータにより
アナログ信号に変換して出力するような構成とすること
ができる。

【００３８】なお、図３の回路例では、可変抵抗回路は
ＦＥＴで構成したが、トランジスタであっても良い。ま
た、可変抵抗回路は、発振回路の接地側に設けても良い
。

【００３９】

【発明の効果】以上説明したように、この発明によれば
、細かな波形コントロールをマイクロコンピュータと１
次の積分回路を用いてできるので、ハードウエアの構成
が簡易化でき、省スペース化が可能である。

【００４０】そして、同一構成で複数種類の波形コント
ロールが可能であるので、ＶＴＲの種々のモード移行時
に最適となる波形コントロールができる。また、マイク
ロコンピュータのソフトウエアを変更するだけで、波形
コントロールの変更が可能である。

【００４１】さらに、Ｄ／Ａコンバータ内蔵のマイクロ
コンピュータを用いた場合には、積分回路が不要となり
、より構成を簡略化することができる。

【図面の簡単な説明】

【図１】この発明の要部の一例のブロック図である。

【図２】図１の例の各部の出力波形を示す図である。

【図３】図１の一部の具体的回路例を示す図である。

【図４】この発明の他の例の要部のブロック図である。

【図５】図４の例の各部の出力波形を示す図である。

【図６】この発明のさらに他の例の要部のブロック図で
ある。

【図７】従来の装置の一例のブロック図である。

【符号の説明】

２０　　電源端子 ２１　　記録用バイアス発振回路 ２２　　可変抵抗回路 ２３　　積分回路 ２４　　電圧比較回路 ３１　　消去用発振回路 ３２　　可変抵抗回路 ３３　　積分回路 ３４　　電圧比較回路 ４０　　マイクロコンピュータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　供給される電源電圧の大きさに応じた
   振幅の発振出力を得る記録用バイアス発振回路及び消去
   用発振回路と、前記記録用バイアス発振回路の電源供給
   路中に挿入される第１の可変抵抗回路と、前記消去用発
   振回路の電源供給路中に挿入される第２の可変抵抗回路
   と、記録開始及び記録終了情報を受け、記録開始又は記
   録終了時点から、前記記録用バイアス発振回路及び消去
   用発振回路の発振出力の立ち上がり時又は立ち下がり時
   のエンベロープ波形に応じて設定された前記記録用バイ
   アス発振回路制御用パルス出力と前記消去用発振回路制
   御用パルス出力とを得るマイクロコンピュータと、この
   マイクロコンピュータからの前記記録用バイアス発振回
   路制御用パルス出力を積分する第１の積分回路と、前記
   マイクロコンピュータからの前記消去用発振回路制御用
   パルス出力を積分する第２の積分回路と、前記記録用バ
   イアス発振回路に与えられる電源電圧と前記第１の積分
   回路の出力とを比較し、その比較出力により前記第１の
   可変抵抗回路の抵抗値を制御して、前記記録用バイアス
   発振回路に与えられる電源電圧を制御する第１の電圧比
   較回路と、前記消去用発振回路に与えられる電源電圧と
   前記第２の積分回路の出力とを比較し、その比較出力に
   より前記第２の可変抵抗回路の抵抗値を制御して、前記
   消去用発振回路に与えられる電源電圧を制御する第２の
   電圧比較回路とを備えたアナログ信号記録装置。
2. 【請求項２】　　供給される電源電圧の大きさに応じた
   振幅の発振出力を得る記録用バイアス発振回路及び消去
   用発振回路と、前記記録用バイアス発振回路の電源供給
   路中に挿入される第１の可変抵抗回路と、前記消去用発
   振回路の電源供給路中に挿入される第２の可変抵抗回路
   と、前記記録用バイアス発振回路及び消去用発振回路の
   立ち上がり時又は立ち下がり時のエンベロープ波形の記
   憶部と、この記憶部からのエンベロープ波形のデータを
   Ｄ／Ａ変換するＤ／Ａコンバータとを備え、記録開始及
   び記録終了情報を受け、記録開始又は記録終了時点から
   前記記録用バイアス発振回路制御用エンベロープ波形及
   び前記消去用発振回路制御用エンベロープ波形のアナロ
   グデータを出力するマイクロコンピュータと、前記記録
   用バイアス発振回路に与えられる電源電圧と前記マイク
   ロコンピュータからの前記記録用バイアス発振回路制御
   用エンベロープ波形とを比較し、その比較出力により前
   記第１の可変抵抗回路の抵抗値を制御して、前記記録用
   バイアス発振回路に与えられる電源電圧を制御する第１
   の電圧比較回路と、前記消去用発振回路に与えられる電
   源電圧と前記マイクロコンピュータからの前記消去用発
   振回路制御用エンベロープ波形とを比較し、その比較出
   力により前記第２の可変抵抗回路の抵抗値を制御して、
   前記消去用発振回路に与えられる電源電圧を制御する第
   ２の電圧比較回路とを備えたアナログ信号記録装置。