JPH04313902A - 電流電圧変換回路 - Google Patents
電流電圧変換回路Info
- Publication number
- JPH04313902A JPH04313902A JP3060233A JP6023391A JPH04313902A JP H04313902 A JPH04313902 A JP H04313902A JP 3060233 A JP3060233 A JP 3060233A JP 6023391 A JP6023391 A JP 6023391A JP H04313902 A JPH04313902 A JP H04313902A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- input
- voltage conversion
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は光通信用ＩＣ等に使用
されている１チップ上に形成された電流電圧変換回路に
関し、特に発振しにくい電流電圧変換回路に関する。
されている１チップ上に形成された電流電圧変換回路に
関し、特に発振しにくい電流電圧変換回路に関する。
【０００２】
【従来の技術】図３はこの種の従来の電流電圧変換回路
の回路図である。図において、１はフォトダイオードで
あり、カソードが電源Ｖｃｃに接続されている。Ｑ１は
、ＮＰＮトランジスタであり、ベースがフォトダイオー
ド１のアノードに、エミッタがＧＮＤに、コレクタが抵
抗Ｒ１を介して電源Ｖｃｃに各々接続されている。
の回路図である。図において、１はフォトダイオードで
あり、カソードが電源Ｖｃｃに接続されている。Ｑ１は
、ＮＰＮトランジスタであり、ベースがフォトダイオー
ド１のアノードに、エミッタがＧＮＤに、コレクタが抵
抗Ｒ１を介して電源Ｖｃｃに各々接続されている。
【０００３】Ｑ２はＮＰＮトランジスタであり、コレク
タが抵抗Ｒ２を介して電源Ｖｃｃに、エミッタがダイオ
ードＤ１および抵抗Ｒ３を介してＧＮＤに、ベースがト
ランジスタＱ１のコレクタに各々接続されている。抵抗
Ｒ３とダイオードＤ１の共通接続点は抵抗Ｒ４を介して
トランジスタＱ１のベースに接続されている。
タが抵抗Ｒ２を介して電源Ｖｃｃに、エミッタがダイオ
ードＤ１および抵抗Ｒ３を介してＧＮＤに、ベースがト
ランジスタＱ１のコレクタに各々接続されている。抵抗
Ｒ３とダイオードＤ１の共通接続点は抵抗Ｒ４を介して
トランジスタＱ１のベースに接続されている。
【０００４】Ｑ３はＮＰＮトランジスタであり、コレク
タが抵抗Ｒ５を介して電源Ｖｃｃに、エミッタが抵抗Ｒ
６を介してＧＮＤに、ベースがトランジスタＱ３のコレ
クタに各々接続されている。増幅回路２はシングルエン
ド入力であり、増幅回路２はトランジスタＱ３のコレク
タの電位を増幅して出力する。
タが抵抗Ｒ５を介して電源Ｖｃｃに、エミッタが抵抗Ｒ
６を介してＧＮＤに、ベースがトランジスタＱ３のコレ
クタに各々接続されている。増幅回路２はシングルエン
ド入力であり、増幅回路２はトランジスタＱ３のコレク
タの電位を増幅して出力する。
【０００５】次に動作について説明する。フォトダイオ
ード１は照射光を電流に変換し、トランジスタＱ１のベ
ースに与える。トランジスタＱ１は該電流を増幅して抵
抗Ｒ１に与える。抵抗Ｒ１はトランジスタＱ１からの電
流を電圧に変換する。トランジスタＱ１に流れる電流が
多くなるとトランジスタＱ２のベース電位が下がる。こ
の低下はトランジスタＱ２，ダイオードＤ１，抵抗Ｒ４
を介してトランシズタＱ１のベースに帰還され、トラン
ジスタＱ１のベース電位が低下し、トランジスタＱ１に
流れる電流が少なくなる。このように、トランジスタＱ
１，Ｑ２、ダイオードＤ１、Ｒ４により負帰還ループが
形成されている。
ード１は照射光を電流に変換し、トランジスタＱ１のベ
ースに与える。トランジスタＱ１は該電流を増幅して抵
抗Ｒ１に与える。抵抗Ｒ１はトランジスタＱ１からの電
流を電圧に変換する。トランジスタＱ１に流れる電流が
多くなるとトランジスタＱ２のベース電位が下がる。こ
の低下はトランジスタＱ２，ダイオードＤ１，抵抗Ｒ４
を介してトランシズタＱ１のベースに帰還され、トラン
ジスタＱ１のベース電位が低下し、トランジスタＱ１に
流れる電流が少なくなる。このように、トランジスタＱ
１，Ｑ２、ダイオードＤ１、Ｒ４により負帰還ループが
形成されている。
【０００６】抵抗Ｒ４に流れる電流をＩ、抵抗Ｒ４の抵
抗値をＲとすると抵抗Ｒ４の両端に発生する電圧ＶはＩ
×Ｒとなる。電流Ｉはフォトダイオード１に流れる電流
に依存する。つまりフォトダイオード１により生成され
た電流が上記負帰還ループにより電圧Ｖに変換されるこ
とになる。この電圧ＶはトランジスタＱ２，Ｑ３で増幅
され、さらに増幅回路２で増幅されて出力される。つま
り、フォトダイオード１に流れる電流が電圧に変換され
増幅されたことになる。
抗値をＲとすると抵抗Ｒ４の両端に発生する電圧ＶはＩ
×Ｒとなる。電流Ｉはフォトダイオード１に流れる電流
に依存する。つまりフォトダイオード１により生成され
た電流が上記負帰還ループにより電圧Ｖに変換されるこ
とになる。この電圧ＶはトランジスタＱ２，Ｑ３で増幅
され、さらに増幅回路２で増幅されて出力される。つま
り、フォトダイオード１に流れる電流が電圧に変換され
増幅されたことになる。
【０００７】上記に示した電流電圧変換回路は数百ＭＨ
ｚの帯域、数十ｄＢの高いゲインを有している。
ｚの帯域、数十ｄＢの高いゲインを有している。
【０００８】
【発明が解決しようとする課題】従来の電流電圧変換回
路は以上のように構成されて１チップ上に形成されてお
り、ゲインが高く帯域が広いため、例えば増幅回路２の
出力が電源、接地等を介して戻ってきて再び増幅される
という正帰還ループが形成され、発振しやすいという問
題点があった。
路は以上のように構成されて１チップ上に形成されてお
り、ゲインが高く帯域が広いため、例えば増幅回路２の
出力が電源、接地等を介して戻ってきて再び増幅される
という正帰還ループが形成され、発振しやすいという問
題点があった。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、発振しにくい電流電圧変換回路
を得ることを目的とする。
ためになされたもので、発振しにくい電流電圧変換回路
を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明は、１チップ上
に形成され、入力電流を電圧に変換する電流電圧変換回
路に適用される。
に形成され、入力電流を電圧に変換する電流電圧変換回
路に適用される。
【００１１】この発明に係る電流電圧変換回路は、制御
電極に前記入力電流が与えられる第１のトランジスタと
、制御電極に基準電圧が与えられ、一方電極が前記第１
のトランジスタの一方電極に接続され、前記第１のトラ
ンジスタと差動対を構成する第２のトランジスタと、一
方入力に前記第１のトランジスタの他方電極の電位が、
他方入力に前記第２のトランジスタの他方電極の電位が
各々入力され、これらの電位を差動形式で増幅する増幅
回路を備えている。
電極に前記入力電流が与えられる第１のトランジスタと
、制御電極に基準電圧が与えられ、一方電極が前記第１
のトランジスタの一方電極に接続され、前記第１のトラ
ンジスタと差動対を構成する第２のトランジスタと、一
方入力に前記第１のトランジスタの他方電極の電位が、
他方入力に前記第２のトランジスタの他方電極の電位が
各々入力され、これらの電位を差動形式で増幅する増幅
回路を備えている。
【００１２】
【作用】この発明においては、制御電極に入力電流が与
えられている第１のトランジスタと制御電極に基準電圧
が与えられている第２のトランジスタにより差動対を構
成し、増幅回路は第１，第２のトランジスタの他方電極
の電位を差動形式で増幅するようにし、差動形式で信号
の伝達を行うようにしているので、漏れ信号が入力され
ても増幅されない。
えられている第１のトランジスタと制御電極に基準電圧
が与えられている第２のトランジスタにより差動対を構
成し、増幅回路は第１，第２のトランジスタの他方電極
の電位を差動形式で増幅するようにし、差動形式で信号
の伝達を行うようにしているので、漏れ信号が入力され
ても増幅されない。
【００１３】
【実施例】図１はこの発明に係る電流電圧変換回路の一
実施例を示す回路図である。トランジスタＱ４，Ｑ５は
差動対を構成するＮＰＮトランジスタである。トランジ
スタＱ４は、ベースがフォトダイオード１を介して電源
Ｖｃｃに、コレクタが抵抗Ｒ７を介して電源Ｖｃｃに各
々接続されている。トランジスタＱ５は、ベースが基準
電圧ＶＢ を介してＧＮＤに、コレクタが抵抗Ｒ８を介
して電源Ｖｃｃに、エミッタがトランジスタＱ４のエミ
ッタに各々接続されている。トランジスタＱ４のエミッ
タとトランジスタＱ５のエミッタの共通接続点は定電流
源１０を介してＧＮＤに接続されている。
実施例を示す回路図である。トランジスタＱ４，Ｑ５は
差動対を構成するＮＰＮトランジスタである。トランジ
スタＱ４は、ベースがフォトダイオード１を介して電源
Ｖｃｃに、コレクタが抵抗Ｒ７を介して電源Ｖｃｃに各
々接続されている。トランジスタＱ５は、ベースが基準
電圧ＶＢ を介してＧＮＤに、コレクタが抵抗Ｒ８を介
して電源Ｖｃｃに、エミッタがトランジスタＱ４のエミ
ッタに各々接続されている。トランジスタＱ４のエミッ
タとトランジスタＱ５のエミッタの共通接続点は定電流
源１０を介してＧＮＤに接続されている。
【００１４】ＮＰＮトランジスタＱ６は、ベースがトラ
ンジスタＱ４のコレクタに、コレクタが電源Ｖｃｃに各
々接続され、エミッタが定電流源２０を介してＧＮＤに
接続されるとともに抵抗Ｒ９を介してトランジスタＱ４
のベースにも接続されている。ＮＰＮトランジスタＱ７
は、ベースがトランジスタＱ５のコレクタに、コレクタ
が電源Ｖｃｃに、エミッタが定電流源３０を介してＧＮ
Ｄに各々接続されている。増幅回路２の一方入力にはト
ランジスタＱ４のコレクタ電位がトランジスタＱ６によ
りバッファされた電位が、他方入力にはトランジスタＱ
５のコレクタ電位がトランジスタＱ７によりバッファさ
れた電位が入力されている。増幅回路２はダブルエンド
入力であり、これらの電位を差動形式で増幅する。
ンジスタＱ４のコレクタに、コレクタが電源Ｖｃｃに各
々接続され、エミッタが定電流源２０を介してＧＮＤに
接続されるとともに抵抗Ｒ９を介してトランジスタＱ４
のベースにも接続されている。ＮＰＮトランジスタＱ７
は、ベースがトランジスタＱ５のコレクタに、コレクタ
が電源Ｖｃｃに、エミッタが定電流源３０を介してＧＮ
Ｄに各々接続されている。増幅回路２の一方入力にはト
ランジスタＱ４のコレクタ電位がトランジスタＱ６によ
りバッファされた電位が、他方入力にはトランジスタＱ
５のコレクタ電位がトランジスタＱ７によりバッファさ
れた電位が入力されている。増幅回路２はダブルエンド
入力であり、これらの電位を差動形式で増幅する。
【００１５】フォトダイオード１は照射光を電流に変換
しトランジスタＱ４のベースに入力する。トランジスタ
Ｑ４はベース電流に応じた電流を抵抗Ｒ７に流す。トラ
ンジスタＱ４に流れる電流が多くなるとトランジスタＱ
６のベース電位が下がる。この低下はトランジスタＱ６
，抵抗Ｒ９を介してトランジスタＱ４のベースに帰還さ
れトランジスタＱ４のベース電位が低下し、トランジス
タＱ４に流れる電流が少なくなる。このように、トラン
ジスタＱ４，Ｑ６、抵抗Ｒ９により負帰還ループが形成
されている。
しトランジスタＱ４のベースに入力する。トランジスタ
Ｑ４はベース電流に応じた電流を抵抗Ｒ７に流す。トラ
ンジスタＱ４に流れる電流が多くなるとトランジスタＱ
６のベース電位が下がる。この低下はトランジスタＱ６
，抵抗Ｒ９を介してトランジスタＱ４のベースに帰還さ
れトランジスタＱ４のベース電位が低下し、トランジス
タＱ４に流れる電流が少なくなる。このように、トラン
ジスタＱ４，Ｑ６、抵抗Ｒ９により負帰還ループが形成
されている。
【００１６】フォトダイオード１により生成された電流
に応じて抵抗Ｒ９に電流Ｉａが流れ、図３の回路と同様
に上記負帰還ループにより抵抗Ｒ９の両端の電圧に変換
される。この電圧は、トランジスタＱ４とトランジスタ
Ｑ５より成る差動対で増幅され、トランジスタＱ４とト
ランジスタＱ５のコレクタから互いに逆極性の信号とし
て導出される。トランジスタＱ４のコレクタ電位はトラ
ンジスタＱ６によりバッファされ増幅回路２の一方入力
に、トランジスタＱ５のコレクタ電位はトランジスタＱ
７によりバッファされ増幅回路２の他方入力に各々入力
される。増幅回路２はこれらの電圧をの差電圧を増幅す
る。
に応じて抵抗Ｒ９に電流Ｉａが流れ、図３の回路と同様
に上記負帰還ループにより抵抗Ｒ９の両端の電圧に変換
される。この電圧は、トランジスタＱ４とトランジスタ
Ｑ５より成る差動対で増幅され、トランジスタＱ４とト
ランジスタＱ５のコレクタから互いに逆極性の信号とし
て導出される。トランジスタＱ４のコレクタ電位はトラ
ンジスタＱ６によりバッファされ増幅回路２の一方入力
に、トランジスタＱ５のコレクタ電位はトランジスタＱ
７によりバッファされ増幅回路２の他方入力に各々入力
される。増幅回路２はこれらの電圧をの差電圧を増幅す
る。
【００１７】上記に示したように差動形式で信号の伝達
を行うようにしているので、増幅回路２の出力が接地、
電源Ｖｃｃを介して戻ってきても、コモンモードの信号
として作用し、例えば差動対の一方入力であるトランジ
スタＱ４のベース電位と他方入力であるトランジスタＱ
５のベース電位との差は一定に保たれる。そのため、従
来のように正帰還ループがなくなり発振しにくくなる。 また、エミッタフォロワーであるトランジスタＱ６，Ｑ
７のバイアス電流およびトランジスタＱ４，Ｑ５よりな
る差動対のバイアス電流を定電流源より供給したので、
信号電流は接地を流れない構成となっており、例えばト
ランジスタＱ６のエミッタに漏れ信号が入力されても接
地への影響がなくなり接地を介して生ずる発振に強い。
を行うようにしているので、増幅回路２の出力が接地、
電源Ｖｃｃを介して戻ってきても、コモンモードの信号
として作用し、例えば差動対の一方入力であるトランジ
スタＱ４のベース電位と他方入力であるトランジスタＱ
５のベース電位との差は一定に保たれる。そのため、従
来のように正帰還ループがなくなり発振しにくくなる。 また、エミッタフォロワーであるトランジスタＱ６，Ｑ
７のバイアス電流およびトランジスタＱ４，Ｑ５よりな
る差動対のバイアス電流を定電流源より供給したので、
信号電流は接地を流れない構成となっており、例えばト
ランジスタＱ６のエミッタに漏れ信号が入力されても接
地への影響がなくなり接地を介して生ずる発振に強い。
【００１８】なお、上記実施例で示した定電流源１０，
２０，３０の代わりに図２に示すように各々抵抗Ｒ１０
，Ｒ２０，Ｒ３０を設けてもよい。また、上記実施例に
示したトランジスタＱ４，Ｑ５，Ｑ６，Ｑ７およびフォ
トダイオード１ならびに電源の極性を逆にしても上記実
施例と同様の効果が得られる。
２０，３０の代わりに図２に示すように各々抵抗Ｒ１０
，Ｒ２０，Ｒ３０を設けてもよい。また、上記実施例に
示したトランジスタＱ４，Ｑ５，Ｑ６，Ｑ７およびフォ
トダイオード１ならびに電源の極性を逆にしても上記実
施例と同様の効果が得られる。
【００１９】
【発明の効果】以上のようにこの発明によれば、制御電
極に入力電流が与えられている第１のトランジスタと制
御電極に基準電圧が与えられている第２のトランジスタ
により差動対を構成し、増幅回路は第１，第２のトラン
ジスタの他方電極の電位を差動形式で増幅するようにし
、差動形式で信号の伝達を行うようにしているので、漏
れ信号が増幅されることがない。その結果、発振しにく
いという効果がある。
極に入力電流が与えられている第１のトランジスタと制
御電極に基準電圧が与えられている第２のトランジスタ
により差動対を構成し、増幅回路は第１，第２のトラン
ジスタの他方電極の電位を差動形式で増幅するようにし
、差動形式で信号の伝達を行うようにしているので、漏
れ信号が増幅されることがない。その結果、発振しにく
いという効果がある。
【図１】この発明に係る電流電圧変換回路の一実施例を
示す回路図である。
示す回路図である。
【図２】この発明に係る電流電圧変換回路の他の実施例
を示す回路図である。
を示す回路図である。
【図３】従来の電流電圧変換回路を示す回路図である。
２ 増幅回路
Ｑ４，Ｑ５ ＮＰＮトランジスタ
Claims (1)
- 【請求項１】 １チップ上に形成され、入力電流を電
圧に変換する電流電圧変換回路であって、制御電極に前
記入力電流が与えられる第１のトランジスタと、制御電
極に基準電圧が与えられ、一方電極が前記第１のトラン
ジスタの一方電極に接続され、前記第１のトランジスタ
と差動対を構成する第２のトランジスタと、一方入力に
前記第１のトランジスタの他方電極の電位が、他方入力
に前記第２のトランジスタの他方電極の電位が各々入力
され、これらの電位を差動形式で増幅する増幅回路を備
えたことを特徴とする電流電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060233A JPH04313902A (ja) | 1991-03-25 | 1991-03-25 | 電流電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060233A JPH04313902A (ja) | 1991-03-25 | 1991-03-25 | 電流電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313902A true JPH04313902A (ja) | 1992-11-05 |
Family
ID=13136255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060233A Pending JPH04313902A (ja) | 1991-03-25 | 1991-03-25 | 電流電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313902A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217722A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 光ディスク装置用の増幅回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266630A (ja) * | 1989-02-02 | 1990-10-31 | American Teleph & Telegr Co <Att> | デジタルデータ受信装置 |
-
1991
- 1991-03-25 JP JP3060233A patent/JPH04313902A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266630A (ja) * | 1989-02-02 | 1990-10-31 | American Teleph & Telegr Co <Att> | デジタルデータ受信装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217722A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 光ディスク装置用の増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797629A (en) | Wide range operational amplifier input stage | |
| JPH01122201A (ja) | 差動増幅器 | |
| US4692711A (en) | Current mirror circuit | |
| US5874861A (en) | Amplifier circuit | |
| JP3162732B2 (ja) | 増幅回路 | |
| JPH04313902A (ja) | 電流電圧変換回路 | |
| US3739292A (en) | Amplifier circuit using complementary symmetry transistors | |
| JPS6223483B2 (ja) | ||
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| KR980006805A (ko) | 증폭회로 | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2674544B2 (ja) | 光受信回路 | |
| JPH04207305A (ja) | 電流電圧変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| JPS6214726Y2 (ja) | ||
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPH0666605B2 (ja) | トランスインピーダンス回路 | |
| JP3309878B2 (ja) | アンプ | |
| JPH0388507A (ja) | 差動増幅回路 | |
| JPH06152257A (ja) | 電圧電流変換回路 | |
| JPH05243858A (ja) | 光通信用前置増幅器 |