JPH04313903A - 差動アンプ切替回路 - Google Patents
差動アンプ切替回路Info
- Publication number
- JPH04313903A JPH04313903A JP3065781A JP6578191A JPH04313903A JP H04313903 A JPH04313903 A JP H04313903A JP 3065781 A JP3065781 A JP 3065781A JP 6578191 A JP6578191 A JP 6578191A JP H04313903 A JPH04313903 A JP H04313903A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- differential
- bias current
- current source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、差動対トランジスタ
より成る差動アンプが複数並列に接続され、複数の差動
アンプの動作／非動作を差動対トランジスタのバイアス
電流源のオン／オフにより行う差動アンプ切替回路に関
する。
より成る差動アンプが複数並列に接続され、複数の差動
アンプの動作／非動作を差動対トランジスタのバイアス
電流源のオン／オフにより行う差動アンプ切替回路に関
する。
【０００２】
【従来の技術】図２は従来の差動アンプ切替回路を示す
回路図である。Ａ，Ｂは差動アンプである。差動アンプ
Ａは差動対ＮＰＮトランジスタ１，２、抵抗Ｒ１，Ｒ２
、バイアス電流源３よりなる。トランジスタ１は正入力
用トランジスタ、トランジスタ２は負入力用トランジス
タである。トランジスタ１は、ベースが正入力端子９に
、コレクタが電源Ｖｃｃに、エミッタがバイアス電流源
３に各々接続されている。トランジスタ２は、ベースが
負入力端子１０に、コレクタが抵抗Ｒ２を介して電源Ｖ
ｃｃに、エミッタが電流源３に各々接続されている。抵
抗Ｒ２とトランジスタ２のコレクタとの共通接続点は出
力端子１１に接続されている。抵抗Ｒ１は、トランジス
タ１のエミッタとトランジスタ２のエミッタの間に接続
されている。
回路図である。Ａ，Ｂは差動アンプである。差動アンプ
Ａは差動対ＮＰＮトランジスタ１，２、抵抗Ｒ１，Ｒ２
、バイアス電流源３よりなる。トランジスタ１は正入力
用トランジスタ、トランジスタ２は負入力用トランジス
タである。トランジスタ１は、ベースが正入力端子９に
、コレクタが電源Ｖｃｃに、エミッタがバイアス電流源
３に各々接続されている。トランジスタ２は、ベースが
負入力端子１０に、コレクタが抵抗Ｒ２を介して電源Ｖ
ｃｃに、エミッタが電流源３に各々接続されている。抵
抗Ｒ２とトランジスタ２のコレクタとの共通接続点は出
力端子１１に接続されている。抵抗Ｒ１は、トランジス
タ１のエミッタとトランジスタ２のエミッタの間に接続
されている。
【０００３】バイアス電流源３は定電流源３ａ，３ｂよ
りなる。定電流源３ａはトランジスタ１のエミッタと接
地との間に接続されている。定電流源３ｂはトランジス
タ２のエミッタと接地との間に接続されている。
りなる。定電流源３ａはトランジスタ１のエミッタと接
地との間に接続されている。定電流源３ｂはトランジス
タ２のエミッタと接地との間に接続されている。
【０００４】差動アンプＢは差動対ＮＰＮトランジスタ
５，６、抵抗Ｒ３、バイアス電流源７よりなる。トラン
ジスタ５は正入力用トランジスタ、トランジスタ６は負
入力用トランジスタである。トランジスタ５は、ベース
が正入力端子９に、コレクタが電源Ｖｃｃに、エミッタ
がバイアス電流源７に各々接続されている。トランジス
タ６は、ベースが負入力端子１０に、コレクタがトラン
ジスタ２のコレクタに、エミッタがバイアス電流源７に
各々接続されている。抵抗Ｒ３はトランジスタ５のエミ
ッタとトランジスタ６のエミッタの間に接続されている
。
５，６、抵抗Ｒ３、バイアス電流源７よりなる。トラン
ジスタ５は正入力用トランジスタ、トランジスタ６は負
入力用トランジスタである。トランジスタ５は、ベース
が正入力端子９に、コレクタが電源Ｖｃｃに、エミッタ
がバイアス電流源７に各々接続されている。トランジス
タ６は、ベースが負入力端子１０に、コレクタがトラン
ジスタ２のコレクタに、エミッタがバイアス電流源７に
各々接続されている。抵抗Ｒ３はトランジスタ５のエミ
ッタとトランジスタ６のエミッタの間に接続されている
。
【０００５】バイアス電流源７は定電流源７ａ，７ｂよ
りなる。定電流源７ａはトランジスタ５のエミッタと接
地との間に接続されている。定電流源７ｂはトランジス
タ６のエミッタと接地との間に接続されている。
りなる。定電流源７ａはトランジスタ５のエミッタと接
地との間に接続されている。定電流源７ｂはトランジス
タ６のエミッタと接地との間に接続されている。
【０００６】次に動作について説明する。差動アンプＡ
を動作させ、差動アンプＢを動作させない場合、バイア
ス電流源３をオン、バイアス電流源７をオフさせる。そ
して、正入力端子９および負入力端子１０に信号を入力
し、出力端子１１から出力信号を得る。一方、差動アン
プＢを動作させ、差動アンプＡを動作させない場合、バ
イアス電流源３をオフ、バイアス電流源７をオンさせる
。
を動作させ、差動アンプＢを動作させない場合、バイア
ス電流源３をオン、バイアス電流源７をオフさせる。そ
して、正入力端子９および負入力端子１０に信号を入力
し、出力端子１１から出力信号を得る。一方、差動アン
プＢを動作させ、差動アンプＡを動作させない場合、バ
イアス電流源３をオフ、バイアス電流源７をオンさせる
。
【０００７】
【発明が解決しようとする課題】従来の差動アンプ切替
回路は以上のように構成されているので、バイアス電流
源がオフにされた側の差動アンプを構成する差動対トラ
ンジスタのエミッタが電気的に浮いた状態になる。その
ため、動作している側の差動アンプに入力される信号の
周波数が高くなると静電誘導等が生じ、オフしている側
の差動アンプからの影響により、動作中の差動アンプの
出力信号にクロストーク等が発生するという問題点があ
った。
回路は以上のように構成されているので、バイアス電流
源がオフにされた側の差動アンプを構成する差動対トラ
ンジスタのエミッタが電気的に浮いた状態になる。その
ため、動作している側の差動アンプに入力される信号の
周波数が高くなると静電誘導等が生じ、オフしている側
の差動アンプからの影響により、動作中の差動アンプの
出力信号にクロストーク等が発生するという問題点があ
った。
【０００８】この発明は上記のような問題点を解決する
ためになされたもので、入力信号の周波数が高くなって
も動作中の差動アンプが非動作中の差動アンプの影響を
受けることがない差動アンプ切替回路を得ることを目的
とする。
ためになされたもので、入力信号の周波数が高くなって
も動作中の差動アンプが非動作中の差動アンプの影響を
受けることがない差動アンプ切替回路を得ることを目的
とする。
【０００９】
【課題を解決するための手段】この発明は、差動対トラ
ンジスタより成る差動アンプが複数並列に接続され、前
記複数の差動アンプの動作／非動作を前記差動対トラン
ジスタのバイアス電流源のオン／オフにより行う差動ア
ンプ切替回路に適用される。
ンジスタより成る差動アンプが複数並列に接続され、前
記複数の差動アンプの動作／非動作を前記差動対トラン
ジスタのバイアス電流源のオン／オフにより行う差動ア
ンプ切替回路に適用される。
【００１０】この発明に係る差動アンプ切替回路は、前
記バイアス電流源をオフさせることにより非動作となっ
た差動アンプを構成する差動対トランジスタのバイアス
電流供給点に所定電位を与えるようにしたことを特徴と
する。
記バイアス電流源をオフさせることにより非動作となっ
た差動アンプを構成する差動対トランジスタのバイアス
電流供給点に所定電位を与えるようにしたことを特徴と
する。
【００１１】
【作用】この発明においては、非動作の差動アンプを構
成する差動対トランジスタのバイアス電流供給点に所定
電位を与えるようにしたので、差動対トランジスタのバ
イアス電流供給点が電気的に浮くことがない。
成する差動対トランジスタのバイアス電流供給点に所定
電位を与えるようにしたので、差動対トランジスタのバ
イアス電流供給点が電気的に浮くことがない。
【００１２】
【実施例】図１はこの発明に係る差動アンプ切替回路の
一実施例を示す回路図である。図において、図２に示し
た従来回路との相違点は、スイッチ４，８を設け、動作
していない差動アンプの差動対トランジスタのエミッタ
を定電圧源Ｅに接続するようにしたことである。スイッ
チ４は定電圧源Ｅとトランジスタ１，２のエミッタとの
間に、スイッチ８は定電圧源Ｅとトランジスタ５，６の
エミッタとの間に各々接続されている。なお、定電圧源
Ｅの電位は正入力端子９および負入力端子１０への入力
信号の電位より高いものとする。その他の構成は図２に
示した従来回路と同様である。
一実施例を示す回路図である。図において、図２に示し
た従来回路との相違点は、スイッチ４，８を設け、動作
していない差動アンプの差動対トランジスタのエミッタ
を定電圧源Ｅに接続するようにしたことである。スイッ
チ４は定電圧源Ｅとトランジスタ１，２のエミッタとの
間に、スイッチ８は定電圧源Ｅとトランジスタ５，６の
エミッタとの間に各々接続されている。なお、定電圧源
Ｅの電位は正入力端子９および負入力端子１０への入力
信号の電位より高いものとする。その他の構成は図２に
示した従来回路と同様である。
【００１３】次に動作について説明する。差動アンプＡ
を動作させ、差動アンプＢを動作させない場合、バイア
ス電流源３をオン、バイアス電流源７をオフさせる。こ
のとき、スイッチ８をオンさせ、非動作の差動アンプＢ
を構成している差動対トランジスタ５，６のエミッタに
定電圧源Ｅを供給する。定電圧源Ｅの電位は入力信号の
電位よりも高いのでトランジスタ５，６は遮断状態とな
る。そして、正入力端子９および負入力端子１０に信号
を入力し、出力端子１１から出力信号を得る。このとき
、高周波信号が正入力端子９，負入力端子１０に入力さ
れてもトランジスタ５，６が遮断状態なので差動アンプ
Ｂが高周波信号の影響を受けずクロストーク等が生じな
い。
を動作させ、差動アンプＢを動作させない場合、バイア
ス電流源３をオン、バイアス電流源７をオフさせる。こ
のとき、スイッチ８をオンさせ、非動作の差動アンプＢ
を構成している差動対トランジスタ５，６のエミッタに
定電圧源Ｅを供給する。定電圧源Ｅの電位は入力信号の
電位よりも高いのでトランジスタ５，６は遮断状態とな
る。そして、正入力端子９および負入力端子１０に信号
を入力し、出力端子１１から出力信号を得る。このとき
、高周波信号が正入力端子９，負入力端子１０に入力さ
れてもトランジスタ５，６が遮断状態なので差動アンプ
Ｂが高周波信号の影響を受けずクロストーク等が生じな
い。
【００１４】一方、差動アンプＢを動作させ、差動アン
プＡを動作させない場合、バイアス電流源３をオフ、バ
イアス電流源７をオンさせる。このとき、スイッチ４を
オンさせ、トランジスタ１，２のエミッタに定電圧源Ｅ
を供給する。トランジスタ１，２は遮断状態となり、上
記に示したのと同様差動アンプＡが高周波信号の影響を
受けなくなる。
プＡを動作させない場合、バイアス電流源３をオフ、バ
イアス電流源７をオンさせる。このとき、スイッチ４を
オンさせ、トランジスタ１，２のエミッタに定電圧源Ｅ
を供給する。トランジスタ１，２は遮断状態となり、上
記に示したのと同様差動アンプＡが高周波信号の影響を
受けなくなる。
【００１５】
【発明の効果】以上のようにこの発明によれば、非動作
の差動アンプを構成する差動対トランジスタのバイアス
電流供給点に所定電位を与えるようにしたので、差動対
トランジスタのバイアス電流供給点が電気的に浮くこと
がない。その結果、高周波信号を入力した場合でも、動
作中の差動アンプが非動作中の差動アンプの影響を受け
ることがなくなり、クロストーク等が生じないという効
果がある。
の差動アンプを構成する差動対トランジスタのバイアス
電流供給点に所定電位を与えるようにしたので、差動対
トランジスタのバイアス電流供給点が電気的に浮くこと
がない。その結果、高周波信号を入力した場合でも、動
作中の差動アンプが非動作中の差動アンプの影響を受け
ることがなくなり、クロストーク等が生じないという効
果がある。
【図１】この発明に係る差動アンプ切替回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】従来の差動アンプ切替回路を示す回路図である
。
。
Ａ，Ｂ 差動アンプ
１，２，５，６ ＮＰＮトランジスタ３，７ バイ
アス電流源 ４，８ スイッチ Ｅ 定電圧源
アス電流源 ４，８ スイッチ Ｅ 定電圧源
Claims (1)
- 【請求項１】 差動対トランジスタより成る差動アン
プが複数並列に接続され、前記複数の差動アンプの動作
／非動作を前記差動対トランジスタのバイアス電流源の
オン／オフにより行う差動アンプ切替回路であって、前
記バイアス電流源をオフさせることにより非動作となっ
た差動アンプを構成する差動対トランジスタのバイアス
電流供給点に所定電位を与えるようにしたことを特徴と
する差動アンプ切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065781A JPH04313903A (ja) | 1991-03-29 | 1991-03-29 | 差動アンプ切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065781A JPH04313903A (ja) | 1991-03-29 | 1991-03-29 | 差動アンプ切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313903A true JPH04313903A (ja) | 1992-11-05 |
Family
ID=13296925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3065781A Pending JPH04313903A (ja) | 1991-03-29 | 1991-03-29 | 差動アンプ切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313903A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278317A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 信号切替回路 |
-
1991
- 1991-03-29 JP JP3065781A patent/JPH04313903A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278317A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 信号切替回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067447B1 (en) | Current mirror circuit | |
| JPS648923B2 (ja) | ||
| US3914704A (en) | Feedback amplifier | |
| US4274060A (en) | Signal change-over amplifier | |
| JPH0223047B2 (ja) | ||
| US4315221A (en) | Switching circuit | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPH0226815B2 (ja) | ||
| JPH0121643B2 (ja) | ||
| JPS5841694B2 (ja) | ザツオンジヨキヨカイロ | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JPH01223807A (ja) | 出力回路 | |
| JPS6211528B2 (ja) | ||
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR940007878B1 (ko) | 증폭기 차단회로 | |
| JP3143153B2 (ja) | 増幅回路 | |
| JPH07321570A (ja) | 演算増幅器 | |
| JP2615033B2 (ja) | スイツチ回路 | |
| JPS6314500Y2 (ja) | ||
| JPS605643Y2 (ja) | 信号切換回路 | |
| JPH021449B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JP2782350B2 (ja) | 低歪電流源 |