JPH01223807A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH01223807A JPH01223807A JP63050544A JP5054488A JPH01223807A JP H01223807 A JPH01223807 A JP H01223807A JP 63050544 A JP63050544 A JP 63050544A JP 5054488 A JP5054488 A JP 5054488A JP H01223807 A JPH01223807 A JP H01223807A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- output
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、増幅器などの出力回路において、低電源電圧
で動作し、かつ大きな出力電圧振幅と電流出力能力を実
現可能とする出力回路に関するものである。
で動作し、かつ大きな出力電圧振幅と電流出力能力を実
現可能とする出力回路に関するものである。
従来の技術
増幅器などの出力回路において、低電源電圧で動作し、
かつ大きな出力電圧振幅を得ようとすると、出力段をＮ
ＰＮ）ランジスタのコレクタとＰＮＰ）ランジスタのコ
レクタを共通接続し、この共通接続点を出力端子とした
ブツシュ・プル型の出力構成をとる場合が多い。また、
従来低電源電圧動作を実現するためには、差動増幅器な
どの出力をカレントミラー回路を介して上記出力段に接
続する構成をとっていた。
かつ大きな出力電圧振幅を得ようとすると、出力段をＮ
ＰＮ）ランジスタのコレクタとＰＮＰ）ランジスタのコ
レクタを共通接続し、この共通接続点を出力端子とした
ブツシュ・プル型の出力構成をとる場合が多い。また、
従来低電源電圧動作を実現するためには、差動増幅器な
どの出力をカレントミラー回路を介して上記出力段に接
続する構成をとっていた。
上記構成の出力回路の一例を第２図に示す。第２図の出
力回路は、エミッタか接地されたＮＰＮ型トランジスタ
１，２よりなる第１のカレントミラー回路３と、エミッ
タが電源に接続されたＰＮＰ型トランジスタ４，５より
なる第２のカレントミラー回路６と、エミッタか電源に
接続されたＰＮＰ型トランジスタ７．８よりなる第３の
カレントミラー回路９と、ＮＰＮ型トランジスタ１０．
１１゜１２よりなり、入力端子１３．１４からの信号を
入力とする差動増幅器１５とからなり、差動増幅器１５
のそれぞれの出力、すなわちトランジスタ１０．１１の
コレクタを第２および第３のカレントミラー回路６゜９
のそれぞれの入力側トランジスタ５．８のコレクタ・ベ
ース共通接続点に接続し、第３のカレントミラー回！９
の出力側トランジスタ７のコレクタと第１のカレントミ
ラー回路３の入力側トランジスタ２のコレクタ・ベース
共通接続点を接続し、第１および第２のカレントミラー
回路３，６のそれぞれの出力側トランジスタ１，４のコ
レクタを接続し、このコレクタの共通接続点を出力端子
１６としたブツシュ・プル型に構成している。なお、図
中の１７は等測的に電圧源、１８は電源端子である。
力回路は、エミッタか接地されたＮＰＮ型トランジスタ
１，２よりなる第１のカレントミラー回路３と、エミッ
タが電源に接続されたＰＮＰ型トランジスタ４，５より
なる第２のカレントミラー回路６と、エミッタか電源に
接続されたＰＮＰ型トランジスタ７．８よりなる第３の
カレントミラー回路９と、ＮＰＮ型トランジスタ１０．
１１゜１２よりなり、入力端子１３．１４からの信号を
入力とする差動増幅器１５とからなり、差動増幅器１５
のそれぞれの出力、すなわちトランジスタ１０．１１の
コレクタを第２および第３のカレントミラー回路６゜９
のそれぞれの入力側トランジスタ５．８のコレクタ・ベ
ース共通接続点に接続し、第３のカレントミラー回！９
の出力側トランジスタ７のコレクタと第１のカレントミ
ラー回路３の入力側トランジスタ２のコレクタ・ベース
共通接続点を接続し、第１および第２のカレントミラー
回路３，６のそれぞれの出力側トランジスタ１，４のコ
レクタを接続し、このコレクタの共通接続点を出力端子
１６としたブツシュ・プル型に構成している。なお、図
中の１７は等測的に電圧源、１８は電源端子である。
発明が解決しようとする課題
上記従来の出力回路において、第２のカレントミラー回
路６のミラー比を１対ｎ、第３および第１のカレントミ
ラー回路９，３のミラー比をそれぞれ１対１．１対ｎと
し、差動増幅器１５の電流源トランジスタ１２のコレク
タ電流をＩａとすると、出力端子１６より入出力可能な
電流はｎ Ｘ Ｉ ａとなる。この出力回路において、
大きな出力電流を得ようとするとＩａを大きくするか、
あるいはミラー比を大きくすることが考えられる。−力
無信号入力時においては、差動増幅器１５のトランジス
タ１０、１１には（Ｉａ÷２）の電流か流れ、第２およ
び第１のカレントミラー回路６．３の出力側トランジス
タ４．１にはそれぞれｎＸ（Ｉａ÷２）の電流が流れる
。以上より従来の出力回路において大電流出力を得よう
とずれは、無信号時にも、その最大出力電流の１／２以
上の大きな消費電流を要するという問題を有していた。
路６のミラー比を１対ｎ、第３および第１のカレントミ
ラー回路９，３のミラー比をそれぞれ１対１．１対ｎと
し、差動増幅器１５の電流源トランジスタ１２のコレク
タ電流をＩａとすると、出力端子１６より入出力可能な
電流はｎ Ｘ Ｉ ａとなる。この出力回路において、
大きな出力電流を得ようとするとＩａを大きくするか、
あるいはミラー比を大きくすることが考えられる。−力
無信号入力時においては、差動増幅器１５のトランジス
タ１０、１１には（Ｉａ÷２）の電流か流れ、第２およ
び第１のカレントミラー回路６．３の出力側トランジス
タ４．１にはそれぞれｎＸ（Ｉａ÷２）の電流が流れる
。以上より従来の出力回路において大電流出力を得よう
とずれは、無信号時にも、その最大出力電流の１／２以
上の大きな消費電流を要するという問題を有していた。
本発明は上記問題を解決するものであり、無ＩＭ号時の
消費電流を小さくし、低電源電圧で動作し、かつ大きな
出力振幅と出力電流を得ることができきる出力回路を堤
供することを目的とするものである。
消費電流を小さくし、低電源電圧で動作し、かつ大きな
出力振幅と出力電流を得ることができきる出力回路を堤
供することを目的とするものである。
課組を解決するための手段
上記間頭を解決するたため本発明は、入力端子に接続さ
れた差動増幅器のそれぞれの出力がカレントミラー回路
を介してベースに入力−され、エミッタが接地された第
１および第２のトランジスタと、エミッタが接地された
ＮＰＮ型トランジスタよりなる第１のカレントミラー回
路と、エミッタが電源に接続されたＰＮＰ型トランジス
タよりなる第２のカレントミラー回路とを設け、前記第
１および第２のトランジスタの一方のコレクタをカレン
トミラー回路などを介して前記第１のカレントミラー回
路の入力側トランジスタのコレクタ・ベース共通接続点
に接続するとともに、前記第１および第２のトランジス
タの他方のコレクタを直接第２のカレントミラー回路の
入力側トランジスタのコレクタ・ベース共通接続点に接
続し、前記第１および第２のカレントミラー回路のそれ
ぞれの出力側トランジスタのコレクタを接続し、このコ
レクタの共通接続点を出力端子としたものである。
れた差動増幅器のそれぞれの出力がカレントミラー回路
を介してベースに入力−され、エミッタが接地された第
１および第２のトランジスタと、エミッタが接地された
ＮＰＮ型トランジスタよりなる第１のカレントミラー回
路と、エミッタが電源に接続されたＰＮＰ型トランジス
タよりなる第２のカレントミラー回路とを設け、前記第
１および第２のトランジスタの一方のコレクタをカレン
トミラー回路などを介して前記第１のカレントミラー回
路の入力側トランジスタのコレクタ・ベース共通接続点
に接続するとともに、前記第１および第２のトランジス
タの他方のコレクタを直接第２のカレントミラー回路の
入力側トランジスタのコレクタ・ベース共通接続点に接
続し、前記第１および第２のカレントミラー回路のそれ
ぞれの出力側トランジスタのコレクタを接続し、このコ
レクタの共通接続点を出力端子としたものである。
作用
上記構成により、電流増幅率が数十から数百の値をもつ
、エミッタ接地された第１、および第２のトランジスタ
にて電流増幅された電流を、第１および第２のカレント
ミラー回路にて構成する出力段に入力することにより、
大きな出力振幅と電流出力能力を得る。しかも無信号時
には、エミッタ接地された第１および第２のトランジス
タのベース入力電流を小さくずれは、回路全体の消費電
流を小さくすることが可能である。さらに、差動増幅器
のトランジスタのコレクタ・エミッタ間飽和＠庄および
差動増幅器の出力に接続されるカレントミラー回路のト
ランジスタのベース・エミッタ間電圧を加えた電圧にて
回路は動作可能となり、低電源電圧で駆動される。
、エミッタ接地された第１、および第２のトランジスタ
にて電流増幅された電流を、第１および第２のカレント
ミラー回路にて構成する出力段に入力することにより、
大きな出力振幅と電流出力能力を得る。しかも無信号時
には、エミッタ接地された第１および第２のトランジス
タのベース入力電流を小さくずれは、回路全体の消費電
流を小さくすることが可能である。さらに、差動増幅器
のトランジスタのコレクタ・エミッタ間飽和＠庄および
差動増幅器の出力に接続されるカレントミラー回路のト
ランジスタのベース・エミッタ間電圧を加えた電圧にて
回路は動作可能となり、低電源電圧で駆動される。
実施例
−６＝
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す出力回路の回路図であ
る。第１図において、従来例の第２図と同一の構成には
同一の符号を付しており、３は第１のカレントミラー回
路、６は第２のカレントミラー回路、９は第３のカレン
トミラー回路、１５は差動増幅器、１３は入力端子、１
６は出力端子、１８は電源端子で第３のカレントミラー
回路９の出力側トランジスタ７のコレクタは第１のカレ
ントミラー回路３の入力側トランジスタ２のコレクタ・
ベース共通接続点に接続され、第１および第２のカレン
トミラー回路３，６のそれぞれの出力側トランジスタ１
，４のコレクタは出力端子１６に接続されている。また
、エミッタが電源に接続されたＰＮＰ型トランジスタ２
１．２２よりなる第４のカレントミラー回路２３と、エ
ミッタが電源に接続されたＰＮＰ型トランジスタ２４．
２５よりなる第５のカレントミラー回路２６が設けられ
ており、差動増幅器１５のそれぞれの出力、すなわちト
ランジスタ１０゜１１のコレクタが第４および第５のカ
レントミラー回路２３．２６のそれぞれの入力側トラン
ジスタ２２゜２５のコレクタ・ベース共通接続点に接続
されている。さらに、第４および第５のカレントミラー
回路２３．２６のそれぞれの出力側トランジスタ２１．
２４のコレクタは、エミッタが接地されたＮＰＮ型の第
１および第２のトランジスタ２７．２８のそれぞれのベ
ースに接続されており、この第１および第２のトランジ
スタ２７．２８のベースには差動増幅器１５より位相の
反転した電流が供給される。第１の１〜ランジスタ２７
のコレクタは第３のカレントミラー回路９の入力側トラ
ンジスタ８のコレクタ・ベース共通接続点に接続され、
第２のトランジスタ２８のコレクタは第２のカレントミ
ラー回路６の入力側トランジスタ５のコレクタ・ベース
共通接続点に接続されている。第１図において、２９は
ＡＣ接地端子、３０．３１は第１および第２のトランジ
スタ２７、２８のそれぞれにバイアスを与えるＮＰＮ型
の第３および第４のトランジスタ、３２．３３．３４．
３５゜３６、３７は抵抗である。
る。第１図において、従来例の第２図と同一の構成には
同一の符号を付しており、３は第１のカレントミラー回
路、６は第２のカレントミラー回路、９は第３のカレン
トミラー回路、１５は差動増幅器、１３は入力端子、１
６は出力端子、１８は電源端子で第３のカレントミラー
回路９の出力側トランジスタ７のコレクタは第１のカレ
ントミラー回路３の入力側トランジスタ２のコレクタ・
ベース共通接続点に接続され、第１および第２のカレン
トミラー回路３，６のそれぞれの出力側トランジスタ１
，４のコレクタは出力端子１６に接続されている。また
、エミッタが電源に接続されたＰＮＰ型トランジスタ２
１．２２よりなる第４のカレントミラー回路２３と、エ
ミッタが電源に接続されたＰＮＰ型トランジスタ２４．
２５よりなる第５のカレントミラー回路２６が設けられ
ており、差動増幅器１５のそれぞれの出力、すなわちト
ランジスタ１０゜１１のコレクタが第４および第５のカ
レントミラー回路２３．２６のそれぞれの入力側トラン
ジスタ２２゜２５のコレクタ・ベース共通接続点に接続
されている。さらに、第４および第５のカレントミラー
回路２３．２６のそれぞれの出力側トランジスタ２１．
２４のコレクタは、エミッタが接地されたＮＰＮ型の第
１および第２のトランジスタ２７．２８のそれぞれのベ
ースに接続されており、この第１および第２のトランジ
スタ２７．２８のベースには差動増幅器１５より位相の
反転した電流が供給される。第１の１〜ランジスタ２７
のコレクタは第３のカレントミラー回路９の入力側トラ
ンジスタ８のコレクタ・ベース共通接続点に接続され、
第２のトランジスタ２８のコレクタは第２のカレントミ
ラー回路６の入力側トランジスタ５のコレクタ・ベース
共通接続点に接続されている。第１図において、２９は
ＡＣ接地端子、３０．３１は第１および第２のトランジ
スタ２７、２８のそれぞれにバイアスを与えるＮＰＮ型
の第３および第４のトランジスタ、３２．３３．３４．
３５゜３６、３７は抵抗である。
上記構成において、差動増幅器１５のトランジスタ１２
．第３および第４のトランジスタ３０．．３１のコレク
タ電流をそれぞれ２１ｏ、（Ｉｏ−Δ■１ ）。
．第３および第４のトランジスタ３０．．３１のコレク
タ電流をそれぞれ２１ｏ、（Ｉｏ−Δ■１ ）。
（Ｉｎ−Δ１１）とすると、第４および第５のカレント
ミラー回路２３．２６のミラー比が１対１として無信号
時には、第１および第２のトランジスタ２７、２８にそ
れぞれΔ１１のベース電流が流れる。
ミラー回路２３．２６のミラー比が１対１として無信号
時には、第１および第２のトランジスタ２７、２８にそ
れぞれΔ１１のベース電流が流れる。
このとき、第１および第２のカレントミラー回路３．６
の出力側トランジスタ１，４には第１および第２のトラ
ンジスタ２７．２８のエミッタ接地電流増幅率をｈｐｇ
、第３のカレントミラー回路９のミラー比を１対１出力
段のカレントミラー比を１対ｎとすると、それぞれ（ｎ
Ｘ ｈ ＰＥＸΔＩＩ ）の電流が流れる。次に、
入力端子１３に正の信号が入力されると、差動増幅器ト
ランジスタ１０．１１のコレクタ電流がそれぞれ（Ｉｏ
＋Δ１２）、（ＩＯ−ΔＩ２）となり、第１および第２
のトランジスタ２７．２８のベース電流はそれぞれ（Δ
Ｉ２十ΔＩｔ）、（Δ■１−ΔＩ２）となる。Δ１１＜
ΔＩ２であれは第２のトランジスタ２８は遮断状態−つ
− となり、コレクタ電流はほぼセ１′７となる。この状態
では出力端子１６には、ｎ Ｘ ｈ Ｐ）：Ｘ （Δ１
１＋Δ１２）の電流が流れる。Ｉｏｎ＞Δ１１とすれは
、出力端子１６には最大ｈＸｈ、６Ｘｌｏの電流が流れ
出す。また入力端子１３に負の入力があった場合も同様
に、最大ｎ Ｘ ｈ ｐｉＸ Ｉ Ｏの電流が流れ込む
ことになる。すなわちΔ■１を十分小さくすれば、無信
号時には出力段の消費電流を小さくがっ、従来の第２図
の回路に比べｈＰＥ倍の大きな電流能力を持つことにな
る。まなこの回路の動作可能な電源電圧は、第４および
第５のカレントミラー回路２３、２６の入力側トランジ
スタ２２．２５のベース・エミンタ間電圧を■。２２
、 Ｖ ＢＥ２５ 、差動増幅器１５のトランジスタ１
０．１１．１２のコレクタ・エミッタ間の飽和電圧をＶ
ＣＥ ｔ ａ ａ ｔ ｌ とすると、（Ｖ ｅ＋：
２２ ＋２ＶｃＥｔａａｔ＋ ）となり、通常ＶＢＢ〜
０．７、■ＣＥ＋５ａｔｌ〜０，２■とすると、電源電
圧−１，１■まで動作が可能となる。また出方振幅につ
いては、電源電圧をＶＣＣ５第１および第２のカレント
ミラー回路３．６の出力側１〜ランジスタ１，４のエミ
−，−１（］−＝ ツタ・コレクタ間の飽和電圧をＶＣＥ。ａｔｌｌ＋ＶＣ
Ｉ！；＋ａｉｔｌ ４とすると、最大（ｖｃｃ ＶＣ
Ｅ＋、ａｔｌＩ Ｖ ＣＥ ｔ−−ｔ＋ ４ ）の大
きな振幅が可能となる。
の出力側トランジスタ１，４には第１および第２のトラ
ンジスタ２７．２８のエミッタ接地電流増幅率をｈｐｇ
、第３のカレントミラー回路９のミラー比を１対１出力
段のカレントミラー比を１対ｎとすると、それぞれ（ｎ
Ｘ ｈ ＰＥＸΔＩＩ ）の電流が流れる。次に、
入力端子１３に正の信号が入力されると、差動増幅器ト
ランジスタ１０．１１のコレクタ電流がそれぞれ（Ｉｏ
＋Δ１２）、（ＩＯ−ΔＩ２）となり、第１および第２
のトランジスタ２７．２８のベース電流はそれぞれ（Δ
Ｉ２十ΔＩｔ）、（Δ■１−ΔＩ２）となる。Δ１１＜
ΔＩ２であれは第２のトランジスタ２８は遮断状態−つ
− となり、コレクタ電流はほぼセ１′７となる。この状態
では出力端子１６には、ｎ Ｘ ｈ Ｐ）：Ｘ （Δ１
１＋Δ１２）の電流が流れる。Ｉｏｎ＞Δ１１とすれは
、出力端子１６には最大ｈＸｈ、６Ｘｌｏの電流が流れ
出す。また入力端子１３に負の入力があった場合も同様
に、最大ｎ Ｘ ｈ ｐｉＸ Ｉ Ｏの電流が流れ込む
ことになる。すなわちΔ■１を十分小さくすれば、無信
号時には出力段の消費電流を小さくがっ、従来の第２図
の回路に比べｈＰＥ倍の大きな電流能力を持つことにな
る。まなこの回路の動作可能な電源電圧は、第４および
第５のカレントミラー回路２３、２６の入力側トランジ
スタ２２．２５のベース・エミンタ間電圧を■。２２
、 Ｖ ＢＥ２５ 、差動増幅器１５のトランジスタ１
０．１１．１２のコレクタ・エミッタ間の飽和電圧をＶ
ＣＥ ｔ ａ ａ ｔ ｌ とすると、（Ｖ ｅ＋：
２２ ＋２ＶｃＥｔａａｔ＋ ）となり、通常ＶＢＢ〜
０．７、■ＣＥ＋５ａｔｌ〜０，２■とすると、電源電
圧−１，１■まで動作が可能となる。また出方振幅につ
いては、電源電圧をＶＣＣ５第１および第２のカレント
ミラー回路３．６の出力側１〜ランジスタ１，４のエミ
−，−１（］−＝ ツタ・コレクタ間の飽和電圧をＶＣＥ。ａｔｌｌ＋ＶＣ
Ｉ！；＋ａｉｔｌ ４とすると、最大（ｖｃｃ ＶＣ
Ｅ＋、ａｔｌＩ Ｖ ＣＥ ｔ−−ｔ＋ ４ ）の大
きな振幅が可能となる。
このように、無信号時の消費電流を小さくでき、従来例
と比較して大きな出力振幅と出力電流能力を得ることが
でき、低電源電圧で動作できる出力回路を提供すること
かできる。
と比較して大きな出力振幅と出力電流能力を得ることが
でき、低電源電圧で動作できる出力回路を提供すること
かできる。
なお、本実施例では第１のトランジスタ２７の出力を第
３のカレントミラー回路９を介して第１のカレントミラ
ー回路に接続しているが、第３のカレントミラー回路の
かわりに、入力電流と出力電流の比か１対１で電流の位
相を反転させる回路を使用することも可能である。
３のカレントミラー回路９を介して第１のカレントミラ
ー回路に接続しているが、第３のカレントミラー回路の
かわりに、入力電流と出力電流の比か１対１で電流の位
相を反転させる回路を使用することも可能である。
発明の効果
以上のように本発明によれば、電流増幅率の大きいエミ
ッタ接地の第１および第２のトランジスタにて電流増幅
した電流を、第１および第２のカレントミラー回路にて
構成された出力段に入力することにより、大きな出力振
幅と出力電流能力を得ることができ、無信号時に第１お
よび第２のトランジスタのベース入力電流を小さくすれ
ば回路全体の消費電流を小さくすることができる。さら
に、回路の動作可能な電源電圧は、差動増幅器のトラン
ジスタのコレクタ・エミッタ間飽和電圧および差動増幅
器の出力に接続されるカレントミラー回路のトランジス
タのベース・エミッタ間電扛を加えた電圧となり、低電
源電圧で動作を可能にできる。
ッタ接地の第１および第２のトランジスタにて電流増幅
した電流を、第１および第２のカレントミラー回路にて
構成された出力段に入力することにより、大きな出力振
幅と出力電流能力を得ることができ、無信号時に第１お
よび第２のトランジスタのベース入力電流を小さくすれ
ば回路全体の消費電流を小さくすることができる。さら
に、回路の動作可能な電源電圧は、差動増幅器のトラン
ジスタのコレクタ・エミッタ間飽和電圧および差動増幅
器の出力に接続されるカレントミラー回路のトランジス
タのベース・エミッタ間電扛を加えた電圧となり、低電
源電圧で動作を可能にできる。
第１図は本発明の一実施例を示す出力回路の回路図、第
２図は従来の出力回路の回路図である。 １．２・・・第１のカレントミラー回路のＮＰＮ型トラ
ンジスタ、３・・・第１のカレントミラー回路、４．５
・−・第２のカレントミラー回路のＰＮＰ型トランジス
タ、６・・・第２のカレントミラー回路、９・・・第３
のカレントミラー回路、１３・・入力端子、１５・・・
差動増幅器、１６・・・出力端子、１８・・・電源端子
、２３・・・第４のカレントミラー回路、２６・・・第
５のカレントミラー回路、２７・・第１のトランジスタ
、２８・・・第２のトランジスタ。 −１２＝
２図は従来の出力回路の回路図である。 １．２・・・第１のカレントミラー回路のＮＰＮ型トラ
ンジスタ、３・・・第１のカレントミラー回路、４．５
・−・第２のカレントミラー回路のＰＮＰ型トランジス
タ、６・・・第２のカレントミラー回路、９・・・第３
のカレントミラー回路、１３・・入力端子、１５・・・
差動増幅器、１６・・・出力端子、１８・・・電源端子
、２３・・・第４のカレントミラー回路、２６・・・第
５のカレントミラー回路、２７・・第１のトランジスタ
、２８・・・第２のトランジスタ。 −１２＝
Claims (1)
- １、入力端子に接続された差動増幅器のそれぞれの出力
がカレントミラー回路を介してベースに入力され、エミ
ッタが接地された第１および第２のトランジスタと、エ
ミッタが接地されたＮＰＮ型トランジスタよりなる第１
のカレントミラー回路と、エミッタが電源に接続された
ＰＮＰ型トランジスタよりなる第２のカレントミラー回
路とを設け、前記第１および第２のトランジスタの一方
のコレクタをカレントミラー回路などを介して前記第１
のカレントミラー回路の入力側トランジスタのコレクタ
・ベース共通接続点に接続するとともに、前記第１およ
び第２のトランジスタの他方のコレクタを直接第２のカ
レントミラー回路の入力側トランジスタのコレクタ・ベ
ース共通接続点に接続し、前記第１および第２のカレン
トミラー回路のそれぞれの出力側トランジスタのコレク
タを接続し、このコレクタの共通接続点を出力端子とし
た出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050544A JPH01223807A (ja) | 1988-03-02 | 1988-03-02 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63050544A JPH01223807A (ja) | 1988-03-02 | 1988-03-02 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223807A true JPH01223807A (ja) | 1989-09-06 |
Family
ID=12861952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63050544A Pending JPH01223807A (ja) | 1988-03-02 | 1988-03-02 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223807A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476941A (ja) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | 半導体集積回路 |
| US6215357B1 (en) * | 1997-09-03 | 2001-04-10 | Canon Kabushiki Kaisha | Operational amplifier |
| JP2005354266A (ja) * | 2004-06-09 | 2005-12-22 | Nec Electronics Corp | 電圧比較器回路 |
| JP2007201879A (ja) * | 2006-01-27 | 2007-08-09 | Nec Electronics Corp | 差動信号受信回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247111A (ja) * | 1985-04-25 | 1986-11-04 | Matsushita Electric Ind Co Ltd | 増幅回路 |
-
1988
- 1988-03-02 JP JP63050544A patent/JPH01223807A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247111A (ja) * | 1985-04-25 | 1986-11-04 | Matsushita Electric Ind Co Ltd | 増幅回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476941A (ja) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | 半導体集積回路 |
| US6215357B1 (en) * | 1997-09-03 | 2001-04-10 | Canon Kabushiki Kaisha | Operational amplifier |
| JP2005354266A (ja) * | 2004-06-09 | 2005-12-22 | Nec Electronics Corp | 電圧比較器回路 |
| JP2007201879A (ja) * | 2006-01-27 | 2007-08-09 | Nec Electronics Corp | 差動信号受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPS6212691B2 (ja) | ||
| JPH04227104A (ja) | 増幅回路 | |
| JPH01223807A (ja) | 出力回路 | |
| JPH10190375A (ja) | 演算増幅回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH04369105A (ja) | 増幅器 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US5705952A (en) | Operational amplifier circuit | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JP3784910B2 (ja) | 出力回路 | |
| JPH0124972Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0115224Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH036022Y2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JP3309878B2 (ja) | アンプ |