JPH0431409B2 - - Google Patents

Info

Publication number
JPH0431409B2
JPH0431409B2 JP61222044A JP22204486A JPH0431409B2 JP H0431409 B2 JPH0431409 B2 JP H0431409B2 JP 61222044 A JP61222044 A JP 61222044A JP 22204486 A JP22204486 A JP 22204486A JP H0431409 B2 JPH0431409 B2 JP H0431409B2
Authority
JP
Japan
Prior art keywords
circuit
signal
switching
holding circuit
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61222044A
Other languages
Japanese (ja)
Other versions
JPS6378227A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP22204486A priority Critical patent/JPS6378227A/en
Publication of JPS6378227A publication Critical patent/JPS6378227A/en
Publication of JPH0431409B2 publication Critical patent/JPH0431409B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力された信号を回路的に絶縁して
伝える絶縁回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an insulating circuit that transmits an input signal while insulating the circuit.

〔従来の技術〕[Conventional technology]

デジタル信号に変換した測定信号を中央処理装
置CPUを用いて処理する場合、測定信号とCPU
との間に測定信号に乗つてくるノイズの影響をさ
けるため絶縁回路を設けている。
When processing the measurement signal converted into a digital signal using the central processing unit CPU, the measurement signal and the CPU
An insulating circuit is provided between the two to avoid the influence of noise that may be introduced into the measurement signal.

第3図はこのような絶縁回路を用いた信号処理
系の構成図で、図において、1は複数のチヤネル
から入力されてくる複数のアナログ測定信号を順
次切り換えて出力するマルチプレクサ、2はマル
チプレクサ1によつて切り換えて出力された1つ
のチヤネルのアナログ測定信号を増幅して出力す
る増幅器、3は増幅器2で増幅したアナログ測定
信号をデジタル測定信号に変換するA/D変換回
路、4はA/D変換回路3によつてデジタル信号
に変換されたデジタル測定信号を回路的に絶縁し
て出力する絶縁回路、5は絶縁回路4によつて回
路的に絶縁されたデジタル測定信号を処理し、例
えば表示装置にグラフとして表示する中央処理装
置CPU、6は上記マルチプレクサ2、増幅器3、
A/D変換回路4、絶縁回路5に各々駆動電力を
供給する電源である。
Figure 3 is a configuration diagram of a signal processing system using such an isolation circuit. In the figure, 1 is a multiplexer that sequentially switches and outputs multiple analog measurement signals input from multiple channels, and 2 is a multiplexer 1. 3 is an A/D conversion circuit that converts the analog measurement signal amplified by amplifier 2 into a digital measurement signal; 4 is an A/D conversion circuit; An isolation circuit 5 circuit-isolated and outputs the digital measurement signal converted into a digital signal by the D conversion circuit 3; 5 processes the digital measurement signal circuit-isolated by the isolation circuit 4; A central processing unit CPU (6) displays the above-mentioned multiplexer 2, amplifier 3,
This is a power source that supplies drive power to the A/D conversion circuit 4 and the insulation circuit 5, respectively.

次に動作について説明する。 Next, the operation will be explained.

複数のチヤネルから入力されてくる複数のアナ
ログ測定信号を順次切り換えて増幅器2に出力
し、増幅器2はマルチプレクサ1によつて切り換
えて出力された1つのチヤネルのアナログ測定信
号を増幅してA/D変換回路3に出力する。A/
D変換回路3は増幅器2で増幅したアナログ測定
信号をデジタル測定信号に変換して絶縁回路4に
出力し、絶縁回路4はA/D変換回路3によつて
デジタル信号に変換されたデジタル測定信号を回
路的に絶縁して出力する。ここにCPU5は絶縁
回路4によつて回路的に絶縁されたデジタル測定
信号を処理し、例えばグラフ形式にして表示装置
に表示する。
A plurality of analog measurement signals inputted from a plurality of channels are sequentially switched and output to an amplifier 2, and the amplifier 2 amplifies the analog measurement signal of one channel that is switched and output by a multiplexer 1 and outputs it to an A/D. Output to conversion circuit 3. A/
The D conversion circuit 3 converts the analog measurement signal amplified by the amplifier 2 into a digital measurement signal and outputs it to the isolation circuit 4. is isolated in a circuit and output. Here, the CPU 5 processes the digital measurement signal circuit-isolated by the insulation circuit 4, and displays it on a display device, for example, in the form of a graph.

この従来の信号処理系においては、マルチプレ
クサ1によつてアナログ測定信号を順次切り換え
て出力し、切り換えて出力された測定信号を順次
処理していくので、絶縁回路は1つで済む利点が
あるが、測定信号を高速に処理する場合、マルチ
プレクサ1による切り換えを早くしなければなら
ないが、あまり切り換えを早くすると、フイルタ
をあまり入れられない信号処理系では、ノイズが
発生してしまい、測定信号の高速処理に限界があ
つた。
In this conventional signal processing system, the analog measurement signals are sequentially switched and output by the multiplexer 1, and the switched and output measurement signals are sequentially processed, so there is an advantage that only one isolation circuit is required. When processing measurement signals at high speed, the switching by multiplexer 1 must be done quickly, but if the switching is done too quickly, noise will occur in a signal processing system that cannot accommodate many filters, and the high-speed measurement signal There was a limit to processing.

そこで、第4図に示すように複数チヤネルに対
し、複数の増幅器2、複数のA/D変換回路3、
複数の絶縁回路4を設け、絶縁された複数チヤネ
ルからのデジタル測定信号を得て、このデジタル
測定信号をCPU5に入力して、高速の処理を行
うこともある。
Therefore, as shown in FIG. 4, for multiple channels, multiple amplifiers 2, multiple A/D conversion circuits 3,
A plurality of isolation circuits 4 may be provided to obtain digital measurement signals from a plurality of isolated channels, and the digital measurement signals may be input to the CPU 5 for high-speed processing.

この場合、各複数の増幅器2、A/D変換回路
3、絶縁回路4を駆動させるための電源6を各々
の駆動電圧に応じて種々用意しなければならない
問題がある。
In this case, there is a problem in that various power supplies 6 for driving the plurality of amplifiers 2, A/D conversion circuits 3, and insulation circuits 4 must be prepared according to their respective drive voltages.

このため、第5図に示すように入力信号を直接
絶縁回路4で絶縁し、後段の増幅器2に入力する
ことも考えられる。このような回路構成では、後
段の各増幅器2、A/D変換回路3に用いる電源
6が1種で済む利点がある。
Therefore, as shown in FIG. 5, it is conceivable to directly insulate the input signal with an isolation circuit 4 and input it to the amplifier 2 at the subsequent stage. Such a circuit configuration has the advantage that only one type of power supply 6 is required for each of the subsequent amplifiers 2 and A/D conversion circuits 3.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、従来用いている絶縁回路は、絶縁型
の増幅器等市販されている回路素子を用いてお
り、極めて高価である。
By the way, conventionally used insulation circuits use commercially available circuit elements such as insulation type amplifiers, and are extremely expensive.

この発明は上記問題点を解消するためになされ
たもので、入力信号を直接絶縁する信号処理系等
に最適で、入力信号の処理を高速に行える安価な
絶縁回路を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an inexpensive isolation circuit that is suitable for a signal processing system that directly isolates input signals and can process input signals at high speed.

〔課題を解決するための手段) このため、この発明にかかる絶縁回路は、コン
デンサC0を含み、入力された信号を蓄電して保
持する前段保持回路1Fと、該前段保持回路に保
持された信号を開閉の繰り返しによつて出力する
第1のスイツチング回路1Aと、コンデンサC1
を含み、前記第1のスイツチング回路が閉状態の
時に該第1のスイツチング回路から出力される信
号を蓄電して保持する中段保持回路1Bと、該中
段保持回路に保持された信号を開閉の繰り返しに
よつて出力する第2のスイツチング回路1Cと、
コンデンサC2を含み、前記第2のスイツチング
回路が閉状態の時に該第2のスイツチング回路か
ら出力れる信号を蓄電して保持する後段保持回路
1Eと、前記第1、第2のスイツチング回路の開
閉状態を交互に切り換えるスイツチング駆動回路
1Dとを備えたことを特徴としている。
[Means for Solving the Problems] Therefore, the insulating circuit according to the present invention includes a pre-stage holding circuit 1F that includes a capacitor C0 and stores and holds an input signal, and a pre-stage holding circuit 1F that stores and holds an input signal, and A first switching circuit 1A that outputs a signal by repeatedly switching on and off, and a capacitor C 1
a middle-stage holding circuit 1B that stores and holds a signal output from the first switching circuit when the first switching circuit is in a closed state; and a repeating opening and closing of the signal held in the middle-stage holding circuit. a second switching circuit 1C that outputs an output by;
a second-stage holding circuit 1E that includes a capacitor C2 and stores and holds the signal output from the second switching circuit when the second switching circuit is in a closed state; and an opening/closing circuit for the first and second switching circuits. It is characterized in that it includes a switching drive circuit 1D that alternately switches the state.

〔作用〕[Effect]

前段保持回路1Fは入力された信号を蓄電して
保持する。この保持された信号は第1のスイツチ
ング回路1Aが閉状態の時に中段保持回路1Bに
出力され、この中段保持回路1Bは入力された信
号を蓄電して保持する。
The pre-stage holding circuit 1F stores and holds the input signal. This held signal is output to the middle stage holding circuit 1B when the first switching circuit 1A is in the closed state, and the middle stage holding circuit 1B stores and holds the input signal.

ここで、第1のスイツチング回路1Aが開状態
となり、第2のスイツチング回路1Cが開状態か
ら閉状態に変化すると、中段保持回路1Bに保持
された信号は第2のスイツチング回路1Cを介し
後段保持回路1Eに出力され、後段保持回路1E
は入力された信号を蓄電して保持する。この時の
第1、第2のスイツチング回路1A,1Cの開閉
状態はスイツチング駆動回路1Dによつて交互に
行われる。
Here, when the first switching circuit 1A becomes open and the second switching circuit 1C changes from the open state to the closed state, the signal held in the middle stage holding circuit 1B is transferred to the second stage holding circuit 1C via the second switching circuit 1C. Output to circuit 1E, subsequent holding circuit 1E
stores and holds the input signal. At this time, the opening and closing states of the first and second switching circuits 1A and 1C are alternately performed by the switching drive circuit 1D.

なお、前段保持回路1Fはノイズを除去すると
ともに、測定入力信号が急激に変化した場合、中
段保持回路1Bへの充電を早める。
Note that the front-stage holding circuit 1F removes noise and accelerates charging of the middle-stage holding circuit 1B when the measurement input signal changes suddenly.

〔実施例〕〔Example〕

以下、図面に基づいて本発明の一実施例を説明
する。
Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図は本発明の一実施例を示す構成図で、図
において、1Aは入力された信号を開閉の繰り返
しによつて出力する第1のスイツチング回路、1
Bは第1のスイツチング回路1Aが閉状態の時に
第1のスイツチング回路1Aから出力される信号
を蓄電して保持するコンデンサC1を含む第1の
信号保持回路(中段保持回路)、1Cは第1の信
号保持回路1Bから出力される信号を開閉の繰り
返しによつて出力する第2のスイツチング回路、
1Dは第1、第2のスイツチング回路1A,1C
の開閉状態を交互に切り換えるスイツチング駆動
回路、1EはコンデンサC2を含む第2のスイツ
チング回路1Cの出力を保持する第2の信号保持
回路(後段保持回路)、1FはコンデンサC0を含
む入力用の第3の信号保持回路(前段保持回路)
である。
FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1A is a first switching circuit that outputs an input signal by repeatedly opening and closing;
B is a first signal holding circuit (middle stage holding circuit) including a capacitor C1 that stores and holds the signal output from the first switching circuit 1A when the first switching circuit 1A is in a closed state; a second switching circuit that outputs the signal output from the first signal holding circuit 1B by repeatedly opening and closing;
1D is the first and second switching circuits 1A and 1C
1E is a second signal holding circuit (later holding circuit) that holds the output of the second switching circuit 1C, which includes a capacitor C2 , and 1F is an input circuit that includes a capacitor C0 . The third signal holding circuit (pre-stage holding circuit)
It is.

ここに、第1の信号保持回路1Bはコンデンサ
構成され、スイツチング駆動回路1Dはパルス発
振回路2Aとパルス発振回路2Aの出力信号Q1
の立ち上がり点でトリガパルス2を出力する第
1のトリガパルス回路2Bと、上記出力信号Q1
とトリガパルス2との論理積をとる第1のAND
回路2Cと、パルス発振回路2Aの反転信号1
の立ち上がり点でトリガパルス3を出力する、
第2のトリガパルス回路2Dと、上記反転信号
Q1とトリガパルス3との論理積をとる第2の
AND回路2Eとから構成されている。
Here, the first signal holding circuit 1B is configured with a capacitor, and the switching drive circuit 1D receives the output signal Q1 of the pulse oscillation circuit 2A and the pulse oscillation circuit 2A.
a first trigger pulse circuit 2B that outputs trigger pulse 2 at the rising point of Q 1 ;
The first AND which takes the logical product of and trigger pulse 2
Inverted signal 1 of circuit 2C and pulse oscillation circuit 2A
Outputs trigger pulse 3 at the rising point of
Second trigger pulse circuit 2D and the above inverted signal
The second logical AND of Q 1 and trigger pulse 3
It is composed of an AND circuit 2E.

次に、動作について説明する。 Next, the operation will be explained.

第2図に示すようにパルス発振回路2Aから
各々出力信号Q1とその反転信号1が出力される
と、第1、第2のAND回路2C,2Eから駆動
パルスA,Bが出力され、この駆動パルスA,B
によつて第1、第2のスイツチング1A,1Cの
開閉状態が制御される。
As shown in FIG. 2, when the pulse oscillation circuit 2A outputs the output signal Q1 and its inverted signal 1 , the first and second AND circuits 2C and 2E output the drive pulses A and B. Drive pulses A, B
The opening/closing states of the first and second switching 1A, 1C are controlled by.

すなわち、駆動パルスAが1の状態のとき、駆
動パルスBは0の状態であるから、第1のスイツ
チング回路1Aは閉状態、第2のスイツチング回
路1Cは開状態となつており、第3の信号保持回
路1Fに充電されて第1のスイツチング回路1A
に入力された測定信号は、第1のスイツチング回
路1Aを介したコンデンサで構成される第1の信
号保持回路1Bに入力され、このコンデンサに蓄
電されることによつて第1の信号保持回路1Bは
信号を保持する。
That is, when the drive pulse A is 1, the drive pulse B is 0, so the first switching circuit 1A is closed, the second switching circuit 1C is open, and the third The signal holding circuit 1F is charged and the first switching circuit 1A
The measurement signal input to the first signal holding circuit 1B is inputted to the first signal holding circuit 1B which is composed of a capacitor via the first switching circuit 1A, and is stored in this capacitor. holds the signal.

ここで、駆動パルスAが0の状態、駆動パルス
Bが1の状態になると、第1のスイツチング回路
1Aは開状態、第2のスイツチング回路1Cが閉
状態になり、第1の信号保持回路1Bに保持され
ている測定信号は、第2のスイツチング回路1C
を介し第2の信号保持回路1Eに保持されて出力
される。この第2の信号保持回路1Eは、第2の
スイツチング回路1Cが閉状態の間信号の保持を
続けて安定した出力を可能とする。
Here, when the driving pulse A is in the state of 0 and the driving pulse B is in the state of 1, the first switching circuit 1A is in the open state, the second switching circuit 1C is in the closed state, and the first signal holding circuit 1B is in the closed state. The measurement signal held in the second switching circuit 1C
via the second signal holding circuit 1E and output. The second signal holding circuit 1E continues to hold the signal while the second switching circuit 1C is in the closed state, thereby enabling stable output.

なお、複数のチヤネルからの測定信号を複数の
絶縁回路を用いて絶縁する場合、駆動パルスA,
Bは各々の絶縁回路に印加される。また、第3の
信号保持回路1Fはある程度のノイズ除去の機能
と、測定入力信号が急激に変化した場合、第1の
信号保持回路1Bへの充電を早める機能をもつ。
Note that when insulating measurement signals from multiple channels using multiple isolation circuits, the drive pulses A,
B is applied to each isolated circuit. Further, the third signal holding circuit 1F has a function of removing noise to some extent and a function of accelerating charging of the first signal holding circuit 1B when the measurement input signal changes suddenly.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明による絶縁回路は
コンデンサC0を含み、入力された信号を蓄電し
て保持する前段保持回路1Fと、該前段保持回路
に保持された信号を開閉の繰り返しによつて出力
する第1のスイツチング回路1Aと、コンデンサ
C1を含み、前記第1のスイツチング回路が閉状
態の時に該第1のスイツチング回路から出力され
る信号を蓄電して保持する中段保持回路1Bと、
該中段保持回路に保持された信号を開閉の繰り返
しによつて出力する第2のスイツチング回路1C
と、コンデンサC2を含み、前記第2のスイツチ
ング回路が閉状態の時に該第2のスイツチング回
路から出力れる信号を蓄電して保持する後段保持
回路1Eと、前記第1、第2のスイツチング回路
の開閉状態を交互に切り換えるスイツチング駆動
回路1Dとを備えた構成で、前段保持回路1Fに
より、入力信号のある程度のノイズの除去を行う
ことができるとともに、入力信号を常時連続的に
蓄電して保持することができ、第1のスイツチン
グ回路1Aを介して入力信号を中段保持回路1B
に出力するにあたつて、測定入力信号が急激に変
化した場合、中段保持回路への充電を早めること
ができる。
As explained above, the insulating circuit according to the present invention includes a capacitor C0 , a pre-stage holding circuit 1F that stores and holds the input signal, and outputs the signal held in the pre-stage holding circuit by repeatedly opening and closing. A first switching circuit 1A and a capacitor
a middle-stage holding circuit 1B that includes C 1 and stores and holds a signal output from the first switching circuit when the first switching circuit is in a closed state;
A second switching circuit 1C that outputs the signal held in the intermediate holding circuit by repeating opening and closing.
a second-stage holding circuit 1E that includes a capacitor C2 and stores and holds a signal output from the second switching circuit when the second switching circuit is in a closed state; and the first and second switching circuits. The configuration includes a switching drive circuit 1D that alternately switches the open/closed state of the switch, and the front-stage holding circuit 1F can remove a certain amount of noise from the input signal, as well as continuously store and hold the input signal. The input signal can be transferred to the intermediate holding circuit 1B via the first switching circuit 1A.
When the measurement input signal suddenly changes when outputting to the intermediate stage holding circuit, charging of the middle stage holding circuit can be accelerated.

また、後段保持回路1Eにより、第2のスイツ
チング回路1Cが閉状態の間、信号を蓄電して保
持し続けて安定した出力を可能にできる。さら
に、後段保持回路1Eによる蓄電を保持したま
ま、第2のスイツチング回路1Cを閉状態にする
ことで、中断保持回路1Bより次の入力の取り込
みを行うことができ、信号処理の高速化を図るこ
とができる。
In addition, the second-stage holding circuit 1E allows the signal to be stored and held while the second switching circuit 1C is in the closed state, thereby enabling stable output. Furthermore, by closing the second switching circuit 1C while maintaining the power stored by the subsequent holding circuit 1E, the next input can be taken from the interruption holding circuit 1B, thereby speeding up signal processing. be able to.

そして、本発明では、コンデンサを含む3つの
保持回路と2つのスイツチング回路の組み合わせ
により、回路を簡素に構成して極めて安価で高速
の信号処理系を作ることができる。
Further, in the present invention, by combining three holding circuits including capacitors and two switching circuits, it is possible to create an extremely inexpensive and high-speed signal processing system with a simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成図、第2
図はスイツチング駆動回路の各部の出力波形時、
第3図は従来の絶縁回路を用いた信号処理系の構
成図、第4図は従来の他の信号処理系の構成図、
第5図は従来の他の信号処理系の構成図である。 1……マルチプレクサ、2……増幅器、3……
A/D変換回路、4……絶縁回路、1A……第1
のスイツチング回路、1B……第1の信号保持回
路(中段保持回路)、1C……第2のスイツチン
グ回路、1D……スイツチング駆動回路、1E…
…第2の信号保持回路(後段保持回路)、1F…
…第3の信号保持回路(前段保持回路)。
FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
The figure shows the output waveforms of each part of the switching drive circuit.
Figure 3 is a configuration diagram of a signal processing system using a conventional isolation circuit, and Figure 4 is a configuration diagram of another conventional signal processing system.
FIG. 5 is a block diagram of another conventional signal processing system. 1...Multiplexer, 2...Amplifier, 3...
A/D conversion circuit, 4...Insulation circuit, 1A...1st
switching circuit, 1B...first signal holding circuit (middle stage holding circuit), 1C...second switching circuit, 1D...switching drive circuit, 1E...
...Second signal holding circuit (second stage holding circuit), 1F...
...Third signal holding circuit (pre-stage holding circuit).

Claims (1)

【特許請求の範囲】[Claims] 1 コンデンサC0を含み、入力された信号を蓄
電して保持する前段保持回路1Fと、該前段保持
回路に保持された信号を開閉の繰り返しによつて
出力する第1のスイツチング回路1Aと、コンデ
ンサC1を含み、前記第1のスイツチング回路が
閉状態の時に該第1のスイツチング回路から出力
される信号を蓄電して保持する中段保持回路1B
と、該中段保持回路に保持された信号を開閉の繰
り返しによつて出力する第2のスイツチング回路
1Cと、コンデンサC2を含み、前記第2のスイ
ツチング回路が閉状態の時に該第2のスイツチン
グ回路から出力れる信号を蓄電して保持する後段
保持回路1Eと、前記第1、第2のスイツチング
回路の開閉状態を交互に切り換えるスイツチング
駆動回路1Dとを備えたことを特徴とする絶縁回
路。
1 A pre-stage holding circuit 1F that includes a capacitor C0 and stores and holds the input signal, a first switching circuit 1A that outputs the signal held in the pre-stage holding circuit by repeatedly opening and closing, and a capacitor. an intermediate holding circuit 1B that stores and holds the signal output from the first switching circuit when the first switching circuit is in the closed state;
, a second switching circuit 1C that outputs the signal held in the intermediate holding circuit by repeating opening and closing, and a capacitor C2, and when the second switching circuit is in the closed state, the second switching circuit 1C outputs the signal held in the intermediate holding circuit by repeatedly opening and closing. An insulating circuit characterized in that it comprises a rear-stage holding circuit 1E that stores and holds a signal output from the circuit, and a switching drive circuit 1D that alternately switches the opening and closing states of the first and second switching circuits.
JP22204486A 1986-09-22 1986-09-22 isolated circuit Granted JPS6378227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22204486A JPS6378227A (en) 1986-09-22 1986-09-22 isolated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22204486A JPS6378227A (en) 1986-09-22 1986-09-22 isolated circuit

Publications (2)

Publication Number Publication Date
JPS6378227A JPS6378227A (en) 1988-04-08
JPH0431409B2 true JPH0431409B2 (en) 1992-05-26

Family

ID=16776211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22204486A Granted JPS6378227A (en) 1986-09-22 1986-09-22 isolated circuit

Country Status (1)

Country Link
JP (1) JPS6378227A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719839A (en) * 1980-07-09 1982-02-02 Hitachi Ltd Analog input device
JPS60104954U (en) * 1983-12-21 1985-07-17 株式会社明電舎 data acquisition circuit

Also Published As

Publication number Publication date
JPS6378227A (en) 1988-04-08

Similar Documents

Publication Publication Date Title
JP2000010075A (en) Tft-lcd driving circuit
JP2005303591A (en) A/d converter
CN104656524A (en) Multi-channel synchronous sampling holding circuit as well as digital sampling circuit and relay protection device
JPH0431409B2 (en)
JP2923656B2 (en) Data driver for matrix display device
JPH0456888A (en) Dot matrix driving circuit
JPH02306293A (en) Method for driving liquid crystal display device
EP0403836B1 (en) Shiftregister for producing pulses in sequence
JPS6046158A (en) Selecting circuit of received signal
JPH02274015A (en) Double sample-hold circuit
JPH0454713A (en) Signal processing circuit
US9699534B1 (en) Time-domain multiplexed signal processing block and method for use with multiple MEMS devices
JPS58136135A (en) Switching circuit
SU805379A1 (en) Multichannel ac switching device
JPH0637640A (en) Digital-analog conversion circuit
SU1469545A1 (en) Amplifier
JPH07152348A (en) Signal processing circuit
SU652705A1 (en) Voltage-to-frequency converter
JP2762542B2 (en) Comparator circuit
SU311271A1 (en) SYSTEM OF MULTICHANNEL AL \ P1 ITUD
JPS57162185A (en) Sample holding circuit
JPS59103650A (en) Data collecting circuit of x-ray ct apparatus
JPS61140496U (en)
JPH0685526U (en) Analog multiplexer
JPH0514315A (en) Light separation device