JPH0431409B2 - - Google Patents
Info
- Publication number
- JPH0431409B2 JPH0431409B2 JP61222044A JP22204486A JPH0431409B2 JP H0431409 B2 JPH0431409 B2 JP H0431409B2 JP 61222044 A JP61222044 A JP 61222044A JP 22204486 A JP22204486 A JP 22204486A JP H0431409 B2 JPH0431409 B2 JP H0431409B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching
- holding circuit
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は入力された信号を回路的に絶縁して
伝える絶縁回路に関する。
伝える絶縁回路に関する。
デジタル信号に変換した測定信号を中央処理装
置CPUを用いて処理する場合、測定信号とCPU
との間に測定信号に乗つてくるノイズの影響をさ
けるため絶縁回路を設けている。
置CPUを用いて処理する場合、測定信号とCPU
との間に測定信号に乗つてくるノイズの影響をさ
けるため絶縁回路を設けている。
第３図はこのような絶縁回路を用いた信号処理
系の構成図で、図において、１は複数のチヤネル
から入力されてくる複数のアナログ測定信号を順
次切り換えて出力するマルチプレクサ、２はマル
チプレクサ１によつて切り換えて出力された１つ
のチヤネルのアナログ測定信号を増幅して出力す
る増幅器、３は増幅器２で増幅したアナログ測定
信号をデジタル測定信号に変換するＡ／Ｄ変換回
路、４はＡ／Ｄ変換回路３によつてデジタル信号
に変換されたデジタル測定信号を回路的に絶縁し
て出力する絶縁回路、５は絶縁回路４によつて回
路的に絶縁されたデジタル測定信号を処理し、例
えば表示装置にグラフとして表示する中央処理装
置CPU、６は上記マルチプレクサ２、増幅器３、
Ａ／Ｄ変換回路４、絶縁回路５に各々駆動電力を
供給する電源である。
系の構成図で、図において、１は複数のチヤネル
から入力されてくる複数のアナログ測定信号を順
次切り換えて出力するマルチプレクサ、２はマル
チプレクサ１によつて切り換えて出力された１つ
のチヤネルのアナログ測定信号を増幅して出力す
る増幅器、３は増幅器２で増幅したアナログ測定
信号をデジタル測定信号に変換するＡ／Ｄ変換回
路、４はＡ／Ｄ変換回路３によつてデジタル信号
に変換されたデジタル測定信号を回路的に絶縁し
て出力する絶縁回路、５は絶縁回路４によつて回
路的に絶縁されたデジタル測定信号を処理し、例
えば表示装置にグラフとして表示する中央処理装
置CPU、６は上記マルチプレクサ２、増幅器３、
Ａ／Ｄ変換回路４、絶縁回路５に各々駆動電力を
供給する電源である。
次に動作について説明する。
複数のチヤネルから入力されてくる複数のアナ
ログ測定信号を順次切り換えて増幅器２に出力
し、増幅器２はマルチプレクサ１によつて切り換
えて出力された１つのチヤネルのアナログ測定信
号を増幅してＡ／Ｄ変換回路３に出力する。Ａ／
Ｄ変換回路３は増幅器２で増幅したアナログ測定
信号をデジタル測定信号に変換して絶縁回路４に
出力し、絶縁回路４はＡ／Ｄ変換回路３によつて
デジタル信号に変換されたデジタル測定信号を回
路的に絶縁して出力する。ここにCPU５は絶縁
回路４によつて回路的に絶縁されたデジタル測定
信号を処理し、例えばグラフ形式にして表示装置
に表示する。
ログ測定信号を順次切り換えて増幅器２に出力
し、増幅器２はマルチプレクサ１によつて切り換
えて出力された１つのチヤネルのアナログ測定信
号を増幅してＡ／Ｄ変換回路３に出力する。Ａ／
Ｄ変換回路３は増幅器２で増幅したアナログ測定
信号をデジタル測定信号に変換して絶縁回路４に
出力し、絶縁回路４はＡ／Ｄ変換回路３によつて
デジタル信号に変換されたデジタル測定信号を回
路的に絶縁して出力する。ここにCPU５は絶縁
回路４によつて回路的に絶縁されたデジタル測定
信号を処理し、例えばグラフ形式にして表示装置
に表示する。
この従来の信号処理系においては、マルチプレ
クサ１によつてアナログ測定信号を順次切り換え
て出力し、切り換えて出力された測定信号を順次
処理していくので、絶縁回路は１つで済む利点が
あるが、測定信号を高速に処理する場合、マルチ
プレクサ１による切り換えを早くしなければなら
ないが、あまり切り換えを早くすると、フイルタ
をあまり入れられない信号処理系では、ノイズが
発生してしまい、測定信号の高速処理に限界があ
つた。
クサ１によつてアナログ測定信号を順次切り換え
て出力し、切り換えて出力された測定信号を順次
処理していくので、絶縁回路は１つで済む利点が
あるが、測定信号を高速に処理する場合、マルチ
プレクサ１による切り換えを早くしなければなら
ないが、あまり切り換えを早くすると、フイルタ
をあまり入れられない信号処理系では、ノイズが
発生してしまい、測定信号の高速処理に限界があ
つた。
そこで、第４図に示すように複数チヤネルに対
し、複数の増幅器２、複数のＡ／Ｄ変換回路３、
複数の絶縁回路４を設け、絶縁された複数チヤネ
ルからのデジタル測定信号を得て、このデジタル
測定信号をCPU５に入力して、高速の処理を行
うこともある。
し、複数の増幅器２、複数のＡ／Ｄ変換回路３、
複数の絶縁回路４を設け、絶縁された複数チヤネ
ルからのデジタル測定信号を得て、このデジタル
測定信号をCPU５に入力して、高速の処理を行
うこともある。
この場合、各複数の増幅器２、Ａ／Ｄ変換回路
３、絶縁回路４を駆動させるための電源６を各々
の駆動電圧に応じて種々用意しなければならない
問題がある。
３、絶縁回路４を駆動させるための電源６を各々
の駆動電圧に応じて種々用意しなければならない
問題がある。
このため、第５図に示すように入力信号を直接
絶縁回路４で絶縁し、後段の増幅器２に入力する
ことも考えられる。このような回路構成では、後
段の各増幅器２、Ａ／Ｄ変換回路３に用いる電源
６が１種で済む利点がある。
絶縁回路４で絶縁し、後段の増幅器２に入力する
ことも考えられる。このような回路構成では、後
段の各増幅器２、Ａ／Ｄ変換回路３に用いる電源
６が１種で済む利点がある。
ところで、従来用いている絶縁回路は、絶縁型
の増幅器等市販されている回路素子を用いてお
り、極めて高価である。
の増幅器等市販されている回路素子を用いてお
り、極めて高価である。
この発明は上記問題点を解消するためになされ
たもので、入力信号を直接絶縁する信号処理系等
に最適で、入力信号の処理を高速に行える安価な
絶縁回路を得ることを目的とする。
たもので、入力信号を直接絶縁する信号処理系等
に最適で、入力信号の処理を高速に行える安価な
絶縁回路を得ることを目的とする。
〔課題を解決するための手段）
このため、この発明にかかる絶縁回路は、コン
デンサC0を含み、入力された信号を蓄電して保
持する前段保持回路１Ｆと、該前段保持回路に保
持された信号を開閉の繰り返しによつて出力する
第１のスイツチング回路１Ａと、コンデンサC1
を含み、前記第１のスイツチング回路が閉状態の
時に該第１のスイツチング回路から出力される信
号を蓄電して保持する中段保持回路１Ｂと、該中
段保持回路に保持された信号を開閉の繰り返しに
よつて出力する第２のスイツチング回路１Ｃと、
コンデンサC2を含み、前記第２のスイツチング
回路が閉状態の時に該第２のスイツチング回路か
ら出力れる信号を蓄電して保持する後段保持回路
１Ｅと、前記第１、第２のスイツチング回路の開
閉状態を交互に切り換えるスイツチング駆動回路
１Ｄとを備えたことを特徴としている。
デンサC0を含み、入力された信号を蓄電して保
持する前段保持回路１Ｆと、該前段保持回路に保
持された信号を開閉の繰り返しによつて出力する
第１のスイツチング回路１Ａと、コンデンサC1
を含み、前記第１のスイツチング回路が閉状態の
時に該第１のスイツチング回路から出力される信
号を蓄電して保持する中段保持回路１Ｂと、該中
段保持回路に保持された信号を開閉の繰り返しに
よつて出力する第２のスイツチング回路１Ｃと、
コンデンサC2を含み、前記第２のスイツチング
回路が閉状態の時に該第２のスイツチング回路か
ら出力れる信号を蓄電して保持する後段保持回路
１Ｅと、前記第１、第２のスイツチング回路の開
閉状態を交互に切り換えるスイツチング駆動回路
１Ｄとを備えたことを特徴としている。
前段保持回路１Ｆは入力された信号を蓄電して
保持する。この保持された信号は第１のスイツチ
ング回路１Ａが閉状態の時に中段保持回路１Ｂに
出力され、この中段保持回路１Ｂは入力された信
号を蓄電して保持する。
保持する。この保持された信号は第１のスイツチ
ング回路１Ａが閉状態の時に中段保持回路１Ｂに
出力され、この中段保持回路１Ｂは入力された信
号を蓄電して保持する。
ここで、第１のスイツチング回路１Ａが開状態
となり、第２のスイツチング回路１Ｃが開状態か
ら閉状態に変化すると、中段保持回路１Ｂに保持
された信号は第２のスイツチング回路１Ｃを介し
後段保持回路１Ｅに出力され、後段保持回路１Ｅ
は入力された信号を蓄電して保持する。この時の
第１、第２のスイツチング回路１Ａ，１Ｃの開閉
状態はスイツチング駆動回路１Ｄによつて交互に
行われる。
となり、第２のスイツチング回路１Ｃが開状態か
ら閉状態に変化すると、中段保持回路１Ｂに保持
された信号は第２のスイツチング回路１Ｃを介し
後段保持回路１Ｅに出力され、後段保持回路１Ｅ
は入力された信号を蓄電して保持する。この時の
第１、第２のスイツチング回路１Ａ，１Ｃの開閉
状態はスイツチング駆動回路１Ｄによつて交互に
行われる。
なお、前段保持回路１Ｆはノイズを除去すると
ともに、測定入力信号が急激に変化した場合、中
段保持回路１Ｂへの充電を早める。
ともに、測定入力信号が急激に変化した場合、中
段保持回路１Ｂへの充電を早める。
以下、図面に基づいて本発明の一実施例を説明
する。
する。
第１図は本発明の一実施例を示す構成図で、図
において、１Ａは入力された信号を開閉の繰り返
しによつて出力する第１のスイツチング回路、１
Ｂは第１のスイツチング回路１Ａが閉状態の時に
第１のスイツチング回路１Ａから出力される信号
を蓄電して保持するコンデンサC1を含む第１の
信号保持回路（中段保持回路）、１Ｃは第１の信
号保持回路１Ｂから出力される信号を開閉の繰り
返しによつて出力する第２のスイツチング回路、
１Ｄは第１、第２のスイツチング回路１Ａ，１Ｃ
の開閉状態を交互に切り換えるスイツチング駆動
回路、１ＥはコンデンサC2を含む第２のスイツ
チング回路１Ｃの出力を保持する第２の信号保持
回路（後段保持回路）、１ＦはコンデンサC0を含
む入力用の第３の信号保持回路（前段保持回路）
である。
において、１Ａは入力された信号を開閉の繰り返
しによつて出力する第１のスイツチング回路、１
Ｂは第１のスイツチング回路１Ａが閉状態の時に
第１のスイツチング回路１Ａから出力される信号
を蓄電して保持するコンデンサC1を含む第１の
信号保持回路（中段保持回路）、１Ｃは第１の信
号保持回路１Ｂから出力される信号を開閉の繰り
返しによつて出力する第２のスイツチング回路、
１Ｄは第１、第２のスイツチング回路１Ａ，１Ｃ
の開閉状態を交互に切り換えるスイツチング駆動
回路、１ＥはコンデンサC2を含む第２のスイツ
チング回路１Ｃの出力を保持する第２の信号保持
回路（後段保持回路）、１ＦはコンデンサC0を含
む入力用の第３の信号保持回路（前段保持回路）
である。
ここに、第１の信号保持回路１Ｂはコンデンサ
構成され、スイツチング駆動回路１Ｄはパルス発
振回路２Ａとパルス発振回路２Ａの出力信号Q1
の立ち上がり点でトリガパルス2を出力する第
１のトリガパルス回路２Ｂと、上記出力信号Q1
とトリガパルス2との論理積をとる第１のAND
回路２Ｃと、パルス発振回路２Ａの反転信号1
の立ち上がり点でトリガパルス3を出力する、
第２のトリガパルス回路２Ｄと、上記反転信号
Q1とトリガパルス3との論理積をとる第２の
AND回路２Ｅとから構成されている。
構成され、スイツチング駆動回路１Ｄはパルス発
振回路２Ａとパルス発振回路２Ａの出力信号Q1
の立ち上がり点でトリガパルス2を出力する第
１のトリガパルス回路２Ｂと、上記出力信号Q1
とトリガパルス2との論理積をとる第１のAND
回路２Ｃと、パルス発振回路２Ａの反転信号1
の立ち上がり点でトリガパルス3を出力する、
第２のトリガパルス回路２Ｄと、上記反転信号
Q1とトリガパルス3との論理積をとる第２の
AND回路２Ｅとから構成されている。
次に、動作について説明する。
第２図に示すようにパルス発振回路２Ａから
各々出力信号Q1とその反転信号1が出力される
と、第１、第２のAND回路２Ｃ，２Ｅから駆動
パルスＡ，Ｂが出力され、この駆動パルスＡ，Ｂ
によつて第１、第２のスイツチング１Ａ，１Ｃの
開閉状態が制御される。
各々出力信号Q1とその反転信号1が出力される
と、第１、第２のAND回路２Ｃ，２Ｅから駆動
パルスＡ，Ｂが出力され、この駆動パルスＡ，Ｂ
によつて第１、第２のスイツチング１Ａ，１Ｃの
開閉状態が制御される。
すなわち、駆動パルスＡが１の状態のとき、駆
動パルスＢは０の状態であるから、第１のスイツ
チング回路１Ａは閉状態、第２のスイツチング回
路１Ｃは開状態となつており、第３の信号保持回
路１Ｆに充電されて第１のスイツチング回路１Ａ
に入力された測定信号は、第１のスイツチング回
路１Ａを介したコンデンサで構成される第１の信
号保持回路１Ｂに入力され、このコンデンサに蓄
電されることによつて第１の信号保持回路１Ｂは
信号を保持する。
動パルスＢは０の状態であるから、第１のスイツ
チング回路１Ａは閉状態、第２のスイツチング回
路１Ｃは開状態となつており、第３の信号保持回
路１Ｆに充電されて第１のスイツチング回路１Ａ
に入力された測定信号は、第１のスイツチング回
路１Ａを介したコンデンサで構成される第１の信
号保持回路１Ｂに入力され、このコンデンサに蓄
電されることによつて第１の信号保持回路１Ｂは
信号を保持する。
ここで、駆動パルスＡが０の状態、駆動パルス
Ｂが１の状態になると、第１のスイツチング回路
１Ａは開状態、第２のスイツチング回路１Ｃが閉
状態になり、第１の信号保持回路１Ｂに保持され
ている測定信号は、第２のスイツチング回路１Ｃ
を介し第２の信号保持回路１Ｅに保持されて出力
される。この第２の信号保持回路１Ｅは、第２の
スイツチング回路１Ｃが閉状態の間信号の保持を
続けて安定した出力を可能とする。
Ｂが１の状態になると、第１のスイツチング回路
１Ａは開状態、第２のスイツチング回路１Ｃが閉
状態になり、第１の信号保持回路１Ｂに保持され
ている測定信号は、第２のスイツチング回路１Ｃ
を介し第２の信号保持回路１Ｅに保持されて出力
される。この第２の信号保持回路１Ｅは、第２の
スイツチング回路１Ｃが閉状態の間信号の保持を
続けて安定した出力を可能とする。
なお、複数のチヤネルからの測定信号を複数の
絶縁回路を用いて絶縁する場合、駆動パルスＡ，
Ｂは各々の絶縁回路に印加される。また、第３の
信号保持回路１Ｆはある程度のノイズ除去の機能
と、測定入力信号が急激に変化した場合、第１の
信号保持回路１Ｂへの充電を早める機能をもつ。
絶縁回路を用いて絶縁する場合、駆動パルスＡ，
Ｂは各々の絶縁回路に印加される。また、第３の
信号保持回路１Ｆはある程度のノイズ除去の機能
と、測定入力信号が急激に変化した場合、第１の
信号保持回路１Ｂへの充電を早める機能をもつ。
以上説明したようにこの発明による絶縁回路は
コンデンサC0を含み、入力された信号を蓄電し
て保持する前段保持回路１Ｆと、該前段保持回路
に保持された信号を開閉の繰り返しによつて出力
する第１のスイツチング回路１Ａと、コンデンサ
C1を含み、前記第１のスイツチング回路が閉状
態の時に該第１のスイツチング回路から出力され
る信号を蓄電して保持する中段保持回路１Ｂと、
該中段保持回路に保持された信号を開閉の繰り返
しによつて出力する第２のスイツチング回路１Ｃ
と、コンデンサC2を含み、前記第２のスイツチ
ング回路が閉状態の時に該第２のスイツチング回
路から出力れる信号を蓄電して保持する後段保持
回路１Ｅと、前記第１、第２のスイツチング回路
の開閉状態を交互に切り換えるスイツチング駆動
回路１Ｄとを備えた構成で、前段保持回路１Ｆに
より、入力信号のある程度のノイズの除去を行う
ことができるとともに、入力信号を常時連続的に
蓄電して保持することができ、第１のスイツチン
グ回路１Ａを介して入力信号を中段保持回路１Ｂ
に出力するにあたつて、測定入力信号が急激に変
化した場合、中段保持回路への充電を早めること
ができる。
コンデンサC0を含み、入力された信号を蓄電し
て保持する前段保持回路１Ｆと、該前段保持回路
に保持された信号を開閉の繰り返しによつて出力
する第１のスイツチング回路１Ａと、コンデンサ
C1を含み、前記第１のスイツチング回路が閉状
態の時に該第１のスイツチング回路から出力され
る信号を蓄電して保持する中段保持回路１Ｂと、
該中段保持回路に保持された信号を開閉の繰り返
しによつて出力する第２のスイツチング回路１Ｃ
と、コンデンサC2を含み、前記第２のスイツチ
ング回路が閉状態の時に該第２のスイツチング回
路から出力れる信号を蓄電して保持する後段保持
回路１Ｅと、前記第１、第２のスイツチング回路
の開閉状態を交互に切り換えるスイツチング駆動
回路１Ｄとを備えた構成で、前段保持回路１Ｆに
より、入力信号のある程度のノイズの除去を行う
ことができるとともに、入力信号を常時連続的に
蓄電して保持することができ、第１のスイツチン
グ回路１Ａを介して入力信号を中段保持回路１Ｂ
に出力するにあたつて、測定入力信号が急激に変
化した場合、中段保持回路への充電を早めること
ができる。
また、後段保持回路１Ｅにより、第２のスイツ
チング回路１Ｃが閉状態の間、信号を蓄電して保
持し続けて安定した出力を可能にできる。さら
に、後段保持回路１Ｅによる蓄電を保持したま
ま、第２のスイツチング回路１Ｃを閉状態にする
ことで、中断保持回路１Ｂより次の入力の取り込
みを行うことができ、信号処理の高速化を図るこ
とができる。
チング回路１Ｃが閉状態の間、信号を蓄電して保
持し続けて安定した出力を可能にできる。さら
に、後段保持回路１Ｅによる蓄電を保持したま
ま、第２のスイツチング回路１Ｃを閉状態にする
ことで、中断保持回路１Ｂより次の入力の取り込
みを行うことができ、信号処理の高速化を図るこ
とができる。
そして、本発明では、コンデンサを含む３つの
保持回路と２つのスイツチング回路の組み合わせ
により、回路を簡素に構成して極めて安価で高速
の信号処理系を作ることができる。
保持回路と２つのスイツチング回路の組み合わせ
により、回路を簡素に構成して極めて安価で高速
の信号処理系を作ることができる。
第１図は本発明の一実施例を示す構成図、第２
図はスイツチング駆動回路の各部の出力波形時、
第３図は従来の絶縁回路を用いた信号処理系の構
成図、第４図は従来の他の信号処理系の構成図、
第５図は従来の他の信号処理系の構成図である。 １……マルチプレクサ、２……増幅器、３……
Ａ／Ｄ変換回路、４……絶縁回路、１Ａ……第１
のスイツチング回路、１Ｂ……第１の信号保持回
路（中段保持回路）、１Ｃ……第２のスイツチン
グ回路、１Ｄ……スイツチング駆動回路、１Ｅ…
…第２の信号保持回路（後段保持回路）、１Ｆ…
…第３の信号保持回路（前段保持回路）。
図はスイツチング駆動回路の各部の出力波形時、
第３図は従来の絶縁回路を用いた信号処理系の構
成図、第４図は従来の他の信号処理系の構成図、
第５図は従来の他の信号処理系の構成図である。 １……マルチプレクサ、２……増幅器、３……
Ａ／Ｄ変換回路、４……絶縁回路、１Ａ……第１
のスイツチング回路、１Ｂ……第１の信号保持回
路（中段保持回路）、１Ｃ……第２のスイツチン
グ回路、１Ｄ……スイツチング駆動回路、１Ｅ…
…第２の信号保持回路（後段保持回路）、１Ｆ…
…第３の信号保持回路（前段保持回路）。
Claims (1)
- １ コンデンサC0を含み、入力された信号を蓄
電して保持する前段保持回路１Ｆと、該前段保持
回路に保持された信号を開閉の繰り返しによつて
出力する第１のスイツチング回路１Ａと、コンデ
ンサC1を含み、前記第１のスイツチング回路が
閉状態の時に該第１のスイツチング回路から出力
される信号を蓄電して保持する中段保持回路１Ｂ
と、該中段保持回路に保持された信号を開閉の繰
り返しによつて出力する第２のスイツチング回路
１Ｃと、コンデンサC2を含み、前記第２のスイ
ツチング回路が閉状態の時に該第２のスイツチン
グ回路から出力れる信号を蓄電して保持する後段
保持回路１Ｅと、前記第１、第２のスイツチング
回路の開閉状態を交互に切り換えるスイツチング
駆動回路１Ｄとを備えたことを特徴とする絶縁回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22204486A JPS6378227A (ja) | 1986-09-22 | 1986-09-22 | 絶縁回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22204486A JPS6378227A (ja) | 1986-09-22 | 1986-09-22 | 絶縁回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6378227A JPS6378227A (ja) | 1988-04-08 |
| JPH0431409B2 true JPH0431409B2 (ja) | 1992-05-26 |
Family
ID=16776211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22204486A Granted JPS6378227A (ja) | 1986-09-22 | 1986-09-22 | 絶縁回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6378227A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719839A (en) * | 1980-07-09 | 1982-02-02 | Hitachi Ltd | Analog input device |
| JPS60104954U (ja) * | 1983-12-21 | 1985-07-17 | 株式会社明電舎 | デ−タ収集回路 |
-
1986
- 1986-09-22 JP JP22204486A patent/JPS6378227A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6378227A (ja) | 1988-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000010075A (ja) | Ｔｆｔ―ｌｃｄ駆動回路 | |
| JP2005303591A (ja) | Ａｄ変換器 | |
| CN104656524A (zh) | 多通道同步采样保持电路与数字采样电路、继电保护装置 | |
| JPH0431409B2 (ja) | ||
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| JPH0456888A (ja) | ドットマトリクス駆動回路 | |
| JPH02306293A (ja) | 液晶表示装置の駆動方法 | |
| EP0403836B1 (en) | Shiftregister for producing pulses in sequence | |
| JPS6046158A (ja) | 受信信号の選別回路 | |
| JPH02274015A (ja) | ２重サンプルホールド回路 | |
| JPH0454713A (ja) | 信号処理回路 | |
| US9699534B1 (en) | Time-domain multiplexed signal processing block and method for use with multiple MEMS devices | |
| JPS58136135A (ja) | 切換回路 | |
| SU805379A1 (ru) | Многоканальный коммутатор пере-МЕННОгО TOKA | |
| JPH0637640A (ja) | ディジタル−アナログ変換回路 | |
| SU1469545A1 (ru) | Устройство дл усилени | |
| JPH07152348A (ja) | 信号処理回路 | |
| SU652705A1 (ru) | Преобразователь напр жени -частота | |
| JP2762542B2 (ja) | コンパレータ回路 | |
| SU311271A1 (ru) | СИСТЕМА МНОГОКАНАЛЬНЫХ АЛ\По1 ИТУДНЫХ | |
| JPS57162185A (en) | Sample holding circuit | |
| JPS59103650A (ja) | Ｘ線ｃｔ装置のデ−タ収集回路 | |
| JPS61140496U (ja) | ||
| JPH0685526U (ja) | アナログマルチプレクサ | |
| JPH0514315A (ja) | 光分離装置 |