JPH043141B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、複数のレベルの３元入力信号を共通
出力に多重化することに関し、具体的には、フイ
ードバツク及び減衰が最小の３元入力信号を受動
的に多重化できる３元信号マルチプレクサ回路に
関する。

Ｂ 従来技術 複数の入力信号を結合ないしは組み合わせて共
通出力信号にすることのできるマルチプレクサは
周知である。マルチプレクサは、電源、電話機
器、論理回路など様々な機器で使用されている。
従来技術のマルチプレクサに伴う問題としては、
(1)入力電源の分離不良、(2)信号を減衰させる、(3)
外部電源が必要、(4)様々な構成要素が必要なので
コストがかかる、などがある。従来技術のマルチ
プレクサでは、こうした問題が相互にからみ合つ
ているため、一つの問題を解決しようとすると、
他の問題を悪化する結果となることが多い。

次に、上記の諸問題についてさらに詳しく説明
する。分離を向上させる試みについては、こうし
た試みの結果、マルチプレクサの各入力段の分離
回路が複雑になりすぎることがしばしばあつた。
分離段に関連する欠点がいくつかある。こうした
試みにはかなりの数の構成要素が必要なだけでな
く、分離回路を動作させるために、別々の電源が
必要となる。これらの欠点により、運転コストも
製造コストも増加する。

従来技術のマルチプレクサでは、通常、入力信
号線の数が増加するにつれて減衰が増大する。た
とえば、４本の入力線をもつマルチプレクサは入
力信号の1/4のエネルギーをもつ出力信号を生成
する。同様に、８本の入力線をもつマルチプレク
サは、入力信号の1/8のエネルギーをもつ出力信
号を生成することになる。入力信号線の数が増加
するにつれて、減衰の量も増加する。

ところで、減衰の問題は、複雑な増幅器段と
別々の電源を回路に追加するという犠牲の上で解
決されてきた。その結果、分離問題を改善しよう
との試みに伴うものと同じ欠点が、減衰を減少さ
せるように設計された回路でも生じる。その代わ
りに、マルチプレクサの構成を単純にして減衰を
減らそうとすると、分離が不十分になる。

外部電源にすると、マルチプレクサのコストが
増し、またマルチプレクサから妥当な距離に電源
を配置する必要があるので回路の物理的位置が限
られることもある。しかし、受動型マルチプレク
サは信号の強度に悪影響を及ぼす。

分離用の回路を設計する際に多数の構成要素を
利用して可能なオプシヨンの数を多くしようとす
ると、回路のサイズが増大し、必要電力量が増大
し、回路の構成要素による減衰が増大し、また製
造コストが増大する。

Ｃ 問題を解決するための手段 本発明の一つの目的は、複数の３元信号を改良
された方式で単一の出力信号に多重化することで
ある。

本発明の他の目的は、入力回路間の分離を最大
にすることである。

本発明の他の目的は、信号減衰を最小にするこ
とである。

本発明のさらに他の目的は、３元信号を受動的
に多重化することである。

本発明のさらに他の目的は、少数の構成要素を
もつ信号マルチプレクサ回路で３元信号を多重化
することである。

この目的を達成するため、本発明の３元入力多
重化回路は、入力端及び出力端を有し、複数の３
元入力信号を受け取るために該複数の３元入力信
号ごとに設けられた入力段と、 上記各入力段の出力端に接続された共通の３元
出力段と、 を含み、 上記入力段の各々は当該入力端で１の３元入力
信号の入力に接続され、上記入力端の当該出力端
で上記共通３元出力段に接続され、 上記入力段の各々は３元入力信号の正極性の成
分のための正極性信号通路及び３元入力信号の負
極性の成分のための負極性信号通路とを有し、 上記正極性信号通路及び負極性信号通路はトラ
ンジスタ及びダイオードの構成体を含み、 上記トランジスタ及びダイオードの構成体の
各々は直列接続された１のトランジスタ及び１の
ダイオードを含み当該構成体において一方向にの
み電流が流れるようにされ、 上記正極性信号通路の上記トランジスタ及びダ
イオードの構成体と上記負極性信号通路の上記ト
ランジスタ及びダイオードの構成体とが並列に接
続され、 上記正極性信号通路の電流の方向と上記負極性
通路の電流の方向とが逆方向とされ、 上記トランジスタ及びダイオードの構成体のト
ランジスタが上記入力段の入力端に接続され、上
記トランジスタ及びダイオードの構成体のダイオ
ードが上記入力端の出力端に接続され、 上記複数の入力段は当該出力端において共通に
上記出力段の入力端に接続され、 上記入力段の各々において当該入力段の出力端
に他の上記入力段が供給した３元入力信号により
当該入力段の上記トランジスタ及びダイオードの
構成体を逆バイアスするようにし、この逆バイア
スにより当該入力段の３元入力信号の入力と他の
上記入力段の出力端との間を高インピーダンスと
するようにしている。

Ｄ 実施例 第１図は、回路の概略図である、第２Ａ図ない
し第２Ｄ図は、第１図の回路が使用できる３元入
力信号の説明図である。この開示では、３元信号
を正、ゼロ及い負の極性をもつ信号として定義す
る。３元信号は３重信号とは異なる。３重信号
は、ある極性の３つのレベルを使用するものの、
極性が正または負の単一の極性に限られている。
本明細書で開示する回路は、各極性で複数のレベ
ルをもつ３元信号で動作する。また、単一の正ま
たは負の極性をもつ信号でも同様に動作する。説
明しやすくするため、第２Ｃ図に示す３元信号を
使つて、回路の動作を説明する。なお、本発明
は、第２Ａ図と第２Ｂ図に示す単一極性の信号や
第２Ｄ図に示す複数レベルの３元信号でも動作す
る。受動回路は、入力信号により電力を供給され
る回路で、外部電源は不要である。最後に、本明
細書で開示する回路は、一時に１つの入力信号を
多重化するように設計されており、同時にマルチ
プレクサの入力端に到達するいくつかの３元信号
を多重化するように設計されてはいない。

第１図で、入力線１０，２０，ｎ０が、それぞ
れ１次巻線１３６と２次巻線１３８をもつ変圧器
１０２を介して入力段１００，２００，ｎ００の
入力側に接続されている。入力段１００，２０
０，ｎ００の出力側は、１次巻線１４０と２次巻
線１４２をもつ変圧器１１４に接続されている。
入力段１００，２００，ｎ００の出力側は、変圧
器１１４を介して共通出力線１７に接続されてい
る。各入力段１００，２００，ｎ００はどれも同
じ構造なので、他の入力段２００，ｎ００にも同
様に動作するとの了解のもとで入力段１００に関
してこの回路の説明を行なう。

一般的説明として、入力線１０他の入力段２０
０，ｎ００の出力側から分離することは、以下の
ように行なわれる。入力線１０上の３元信号は入
力段１００を通過して出力線１７に達する。他の
入力段からの信号は、分離回路によつて入力線１
０にフイールドバツクすることが妨げられる。こ
の分離回路は、入力段のトランジスタとダイオー
ドの組合せ１０４と１０８、それと並列で極性が
逆のトランジスタとダイオードの組合せ１０６と
１１０、及び抵抗器１１２から構成される。この
回路により、３元信号は入力線１０から出力線１
７への１方向にのみ通過できるようになる。他の
入力段２００，ｎ００の出力からの信号は、後で
さらに詳しく説明するように、他の入力段２０
０，ｎ００からの信号に応答して分離回路１０４
−１１２によつて高インピーダンス・ブロツクが
形成されるために、入力線１０にフイードバツク
することが妨げられる。

具体的には、入力線１０の分離は、信号経路１
０２，１０４，１０８，１１４の一部をなすトラ
ンジスタとダイオードの組合せ１０４と１０８、
入力段１００の信号経路１０２，１０６，１１
０，１１４の一部をなすそれと極性が逆のトラン
ジスタとダイオードの組合せ１０６と１１０、及
びトランジスタ１０４と１０６にバイアスをかけ
るのに使用される抵抗器１１２によつて実現され
る。トランジスタとダイオードの組合せ１０４，
１０８及びトランジスタとダイオードの組合せ１
０６，１１０により、入力線１０上に発生した信
号は、組合せ１０４と１０８または１０６と１１
０の一方を通過できるようになる。トランジスタ
とダイオードの組合せ１０４，１０８または１０
６，１１０のどちらが選択されるかは、入力信号
の極性によつて決まる。トランジスタとダイオー
ドの組合せ１０４，１０８とトランジスタとダイ
オードの組合せ１０６，１１０は並列に接続さ
れ、入力線１０上のある極性の入力信号により一
方のトランジスタとダイオードの組合せが導通
し、それと並列に接続された他方の極性が逆のト
ランジスタとダイオードの組合せは逆バイアスを
かけられ、その間に、他の入力段２００，ｎ００
によつて生成されるに任意の極性の信号により、
入力段１００の両方のトランジスタとダイオード
の組合せに逆バイアスがかけられて、入力変圧器
１０２の出力巻線１３８の電流経路中に高インピ
ーダンス・ブロツクができるように構成される。
この高インピーダンス・ブロツクは、入力段１０
０の入力変圧器１０２の出力巻線１３８中を電流
が流れることを妨げることにより、入力段２０
０，ｎ００からの信号が入力線１０へフイールド
バツクされることを妨げる。高インピーダンス・
ブロツクが他の段２００，ｎ００からの信号によ
つてどのように形成されるかについては、動作の
部で詳しく説明する。

一般的に、減衰が最小になると、信号強度の減
衰によるエラーの可能性が減少する。したがつて
減衰は最小であることが望ましい。一方、減衰し
た信号は、どこかで増幅される必要があり、その
ため運転コストが増加し、装置がより複雑にな
る。本明細書で開示されるマルチプレクサの減衰
は、入力段の構成要素の両端間で一定の電圧降下
のみに限られている。入力信号線の数が増加する
につれて信号エネルギーの損失が増大することは
ない。

その上、入力変圧器１０２の昇圧比と、変圧器
１１４からなる共通出力段の降圧比によつて、減
衰はさらに小さくなる。具体的に言うと、この昇
圧比または降圧比により、入力段１００の構成要
素１０４−１１０の両端間での飽和電圧降下によ
る信号損失の相対量が低下する。これらの電圧降
下は回路構成要素によつて比較的一定なので、大
きい信号ほど小さい信号に比べて電圧降下が小さ
くなる。通常の巻数比は４：１程度であるが、回
路構成要素、信号強度などの特定の値によつて変
化することがある。したがつて、どんな巻数比を
選択するかは、他のすべての回路構成要素の値と
同様に、ルーチン回路設計選択上の問題である。
変圧器１０２，１１４がどのように動作して信号
減衰を低下させるかについては、動作の部で詳し
く説明する。

各入力段１００，２００，ｎ００は完全に受動
型で、外部電源は不要である。入力信号が回路に
電力を供給する。受動型動作にはいくつか利点が
ある。別の電源が不要であり、複雑さが減り、エ
ネルギー効率がよく、製造コストが安くなること
である。

各入力段では、第１図に示すようにノード１２
４と１２６で出力変圧器１１４に接続される。複
数の入力段のそれぞれを通過する信号は、上述の
入力線１０中の信号と同じ方式で処理される。各
入力線１０，２０，ｎ０は、それぞれ当該の入力
段１００，２００，ｎ００に接続され、それらの
入力段の出力側は共通して出力変圧器１１４に接
続されている。図をわかりやすくするため、第１
図には３本の入力線しか示してない。当然、入力
信号の数に応じていくつの入力段でも使用でき
る。

好ましい実施例では、入力と出力の両方に関し
て平衡のとれた線を使用する。しかし、第３図及
び第４図に示す他の実施例は、出力昇圧変圧器１
１４を備えてない非平衡線である。出力変圧器１
１４の代わりに、同軸ケーブル１３４と抵抗器１
３２が示してある。これらの実施例では、入力線
の分離度が高いこと、動作が受動型であること、
製造コストが安いことといつた利点が得られる
が、減衰が最小になるという利点はない。

第３図は、本発明の別の実施例を示す。第３図
では、各入力段１００，２００、ｎ００からの出
力線が同軸ケーブル１３４に直接接続されてい
る。その回路は、次の点を除いて第１図の回路と
同じように動作する。すなわち、出力降圧変圧器
がないので、好ましい実施例に記載するように、
減衰を少なくするため信号を昇圧し、次いで降圧
することによつて信号レベルを変更するという機
能はない。

第４図は、本発明の別の実施例を示す。第４図
では、各入力段１００，２００，ｎ００からの出
力線が抵抗出力線１３２に接続されている。第３
図に記載する実施例の場合と同様に、出力降圧変
圧器がないために、好ましい実施例に記載するよ
うに、信号レベルを変更して減衰を小さくするこ
とはできない。

動 作 第１図に示した回路は、次のように動作する。
極性が正、負及びゼロ信号がどのように入力段１
００で処理されるか、及び他の入力段２００，ｎ
００の出力が入力段１００に対してどのような効
果を及ぼすかについて、詳しく説明する。他の入
力段２００，ｎ００の動作も入力段１００の動作
と同じである。

入力線１０は入力段１００に接続されている。
入力線１０上に現われる３元信号は、正と負のパ
ルスに分離される。それらのパルスは、パルスの
極性に応じて別々の経路を経て入力段１００を通
過する。正パルスは経路１０２，１０４，１０
８，１１４によつて入力段１００を通過する。負
パルスは経路１０２，１０６，１１０，１１４に
よつて入力段１００を通過する。他の入力段２０
０，ｎ００によつて生成されて入力段１００の出
力側に現われるパルスは、入力段１００のトラン
ジスタとダイオードの組合せ１０４，１０８及び
トランジスタとダイオードの組合せ１０６，１１
０によつて形成された高インピーダンス・ブロツ
クにより、入力線１０へフイールドバツクするこ
とが妨げられる。

３元信号は、次のように入力線１０から出力線
１７に進む。入力線１０上に正パルスがかかる
と、入力変圧器１０２の出力側１２０とトランジ
スタ１０６のエミツタとの間に正パルスが現わ
れ、入力変圧器１０２の出力側１２２とダイオー
ド１１０のコレクタとの間に負パルスが現われ
る。入力変圧器１０２の出力側１２２からのこの
負パルスは、抵抗器１１２を介してトランジスタ
１０６のベースに印加される。入力変圧器１０２
の出力端１２０に正パルスがかかり、トランジス
タ１０６のベースに負パルスがかかるため、トラ
ンジスタ１０６に逆バイアスがかけられる。した
がつて、トランジスタとダイオードの組合せ１０
６，１１０は、入力線１０上の正パルスを出力変
圧器１１４に送ることを妨げられる。

入力線１０上に正パルスがかかると、入力変圧
器１０２の出力側１２０とトランジスタ１０４の
エミツタとの間に正パルスが現われ、入力変圧器
１０２の出力側１２２とダイオード１０８のエミ
ツタとの間に負パルスが現われ、この負パルスは
抵抗器１１２を介してトランジスタ１０４のベー
スにも印加される。入力変圧器１０２の出力側１
２０に正パルスがかかり、トランジスタ１０４の
ベースに負のパルスがかかるために、トランジス
タ１０４は順バイアスがかかり、したがつて、そ
の負パルスはダイオード１０８に進む。ダイオー
ド１０８は、トランジスタ１０４によつてそのコ
レクタに正パルスが印加され、入力変圧器１０２
の出力側１２２によつてそのエミツタに負パルス
が印加されるために、順バイアスがかかる。した
がつて、トランジスタとダイオードの組合せ１０
４，１０８は、順バイアスがかかつて、電流を経
路１０２，１１４，１０８，１０４を通つて流さ
せる。変圧器１１４中を流れるために、出力線１
７上の正パルスが現われる。

入力線１０上に負パルスがかかると、入力変圧
器１０２の出力側１２０とトランジスタ１０４の
エミツタとの間に負パルスが現われ、入力変圧器
１０２の出力側１２２とダイオード１０８のエミ
ツタとの間に正パルスが現われる。入力変圧器１
０２の出力側１２２からこの正パルスは、抵抗器
１１２を介してトランジスタ１０４のベースにも
印加される。入力変圧器１０２の出力側１２０に
負パルスがかかり、トランジスタ１０４のベース
に正パルスがかかるために、トランジスタ１０４
は逆バイアスがかけられる。したがつて、トラン
ジスタとダイオードの組合せ１０４，１０８は、
入力線１０上の負パルスを出力変圧器１１４に送
ることを妨げられる。

入力線１０上に負パルスがかかると、入力変圧
器１０２の出力側１２０とトランジスタ１０６の
エミツタとの間に負パルスが現われ、入力変圧器
１０２の出力側１２２とダイオード１１０のコレ
クタとの間に正パルスが現われる。入力変圧器１
０２の出力側１２２からこの正パルスは、抵抗器
１１２を介してトランジスタ１０６のベースにも
印加される。入力変圧器１０２の出力側１２０に
負パルスがかかり、トランジスタ１０６のベース
に正パルスがかかるために、トランジスタ１０６
は順バイアスがかかり、したがつて、その正パル
スはダイオード１０８の進む。ダイオード１１０
は、トランジスタ１０６によつてそのエミツタに
負パルスが印加され、入力変圧器１０２の出力側
１２２によつてそのコレクタに正パルスが印加さ
れるために、順バイアスがかかる。したがつて、
トランジスタとダイオードの組合せ１０６，１１
０は、順バイアスがかかつて、電流を経路１０
２，１１４，１１０，１０６を通つて流させる。
変圧器１１４中を電流が流れるために、出力線１
７上に負パルスが現われる。

入力段１００の分離は次にようにして実現され
る。他の入力段２００，ｎ００からの正パルスに
より、出力変圧器１１４の入力側１２４に正パル
スが生じ、出力変圧器１１４の入力側１２６に負
パルスが生じる。出力変圧器１１４の入力側１２
４の正パルスは、ダイオード１０８のエミツタに
印加される。ダイオード１０８は、この正パルス
によつて逆バイアスがかけられ、そのためトラン
ジスタとダイオードの組合せ１０４，１０８の導
通が妨げられる。出力変圧器１１４の入力側１２
６の負パルスは、抵抗器１１２を介してトランジ
スタ１０６のベースに印加される。トランジスタ
１０６はこの負パルスによつて逆バイアスがかけ
られ、そのためトランジスタとダイオードの組合
せ１０６，１１０の導通が妨げられる。両方のト
ランジスタとダイオードの組合せ１０４，１０８
と１０６，１１０に逆バイアスがかかるので、入
力変圧器１０２の出力巻線１３８の電流経路に高
インピーダンス・ブロツクが生じ、そのため他の
入力段２００，ｎ００からの正パルスが入力線１
０にフイードバツクすることが妨げられる。

他の入力段２００，ｎ００からの負パルスによ
り、出力変圧器１１４の入力側１２４に負パルス
が生じ、出力変圧器１１４の入力側１２６に正パ
ルスが生じる。出力変圧器１１４の入力側１２４
の負パルスは、ダイオード１１０のコレクタに印
加される。ダイオード１１０はこの負パルスによ
つて逆バイアスがかけられ、そのためトランジス
タとダイオードの組合せ１０６，１１０の導通が
妨げられる。出力変圧器１１４の入力側１２６の
正パルスは、抵抗器１１２を介してトランジスタ
１０４のベースに印加される。トランジスタ１０
４はこの正パルスによつて逆バイアスがかけら
れ、そのためトランジスタとダイオードの組合せ
１０４，１０８の導通が妨げられる。両方のトラ
ンジスタとダイオードの組合せ１０４，１０８と
１０６，１１０に逆バイアスがかかるので、入力
変圧器１０２の出力巻線１３８の電流経路に高イ
ンピーダンス・ブロツクが生じ、そのため他の入
力段２００，ｎ００からの負パルスが入力線にフ
イードバツクすることが妨げられる。

信号減衰の最小化は次のようにして実現され
る。信号が減衰するのは、信号が通過しなければ
ならないトランジスタ１０４，１０６及びダイオ
ード１０８，１１０の両端間で電圧降下が生じる
ためである。これらの電圧降下は回路構成要素に
よつて比較的一定なので、大きな信号ほど小さな
信号に比べて電圧降下が小さくなる。入力変圧器
１０２と出力変圧器１１４は、巻線比及びインピ
ーダンス比が互いに逆数の関係にあるので、変圧
器１０２，１１４は線にとつてトランスペアレン
トである。入力変圧器１０２は入力信号の電圧レ
ベルを増大させる昇圧比をもち、出力変圧器１１
４は入力線１０上の信号電圧をあるレベルに復元
させる降圧比をもつ。

この昇圧比のために生じる高レベルの信号は、
入力段１００の構成要素１０４−１１２の両端間
に、それが入力変圧器１０２によつて昇圧される
前の元のレベルにある場合と同じ電圧降下を発生
させる。出力変圧器１１４は、その降圧比が入力
変圧器１０２の昇圧比に等しい。電流がマルチプ
レクサを通過している間に信号を一時的に昇圧さ
せる結果、減衰による信号損失が減少する。以下
に示す例を用いて、信号減衰に対する昇圧比及び
降圧比の効果を例示することができる。なお、信
号レベルに使用した値は、説明がわかりやすくな
るように選んだものである。

４ボルトの入力信号が入力線１０から入力段１
００に印加されると仮定する。さらに、入力変圧
器１０２は１：１の比（昇圧なし）、出力変圧器
も１：１の比（降圧なし）をもち、入力段１００
の構成要素１０４−１１２は信号レベルで１ボル
トの電圧降下をもたらすと仮定する。入力変圧器
１０２の入力巻線１３６に４ボルトの信号が印加
されると、入力変圧器１０２の出力巻線１３８に
４ボルトの信号が生じる。入力段１００の構成要
素１０４−１１２の特性により信号が１ボルト電
圧降下する結果、３ボルトの信号レベルが出力変
圧器１１４の入力巻線１４０に印加されることに
なる。したがつて、出力変圧器１１４の出力巻線
１４２上の信号は３ボルトとなる。

一方、入力変圧器１０２の昇圧比が１：４で、
出力変圧器１１４の降圧比が４：１の場合、出力
信号レベルは、次のようになる。入力変圧器１０
２の入力巻線１３６に４ボルトの入力信号が印加
されると、入力変圧器１０２の出力巻線１３８に
16ボルトの信号が生じる。入力段１００の構成要
素１０４−１１２の両端間での電圧降下により信
号レベルが１ボルト損失する結果、出力変圧器１
１４の入力巻線１４０に15ボルトの信号レベルが
印加される。出力変圧器１１４の降圧比が４：１
であるため、出力変圧器１１４の出力巻線１４２
上の信号レベルが3.75ボルトとなり、そのため、
回路構成要素による減衰の降下がかなり減少す
る。

入力段１００は完全に受動型で、外部電源は不
要である。入力線１０上の信号を入力段１００を
介して出力変圧器１１４に送るのに必要な電力
は、線１０上の入力信号のみによつて与えられ
る。

この回路は、同時に入力線の高レベル分離を実
現し、信号の減衰を最小にし、受動型動作である
ため外部電源を不要にし、構成要素の数が少なく
なるために製造コストを減少させながら、複数の
入力３元信号を多重化する。

Ｅ 発明の効果 以上説明したように本発明によれば、外部電源
が不要であり、回路が簡単に構成でき、エネルギ
ー効率がよく製造コストを安くすることができ
る。

【図面の簡単な説明】

第１図は、３元信号を多重化できる本発明の実
施例を示す図である。第２Ａ図ないし第２Ｄ図
は、ゼロ、正及び負の極性をもつ３元信号を示す
図である。第３図は、出力降圧変圧器の代わりに
同軸ケーブルを備えた、本発明の他の実施例を示
す図である。第４図は出力降圧変圧器の代わりに
抵抗性出力を使用した、本発明の他の実施例を示
す図である。 １０，２０，ｎ０……入力線、１７……共通出
力線、１００，２００，ｎ００……入力段、１０
２，１１４……変圧器、１０４，１０６……トラ
ンジスタ、１０８，１１０……ダイオード、１１
２……抵抗器、１３６，１３８，１４０，１４２
……巻線。

Claims (1)

1. 【特許請求の範囲】 １ 入力端及び出力端を有し、複数の３元入力信
   号を受け取るために該複数の３元入力信号ごとに
   設けられた入力段と、 上記各入力段の出力端に接続された共通３元出
   力段と、 を含み、 上記入力段の各々は当該入力端で１の３元入力
   信号の入力に接続され、上記入力端の当該出力端
   で上記共通３元出力段に接続され、 上記入力段の各々は３元入力信号の正極性の成
   分のための正極性信号通路及び３元入力信号の負
   極性の成分のための負極性信号通路とを有し、 上記正極性信号通路及び負極性信号通路はトラ
   ンジスタ及びダイオードの構成体を含み、 上記トランジスタ及びダイオードの構成体の
   各々は直列接続された１のトランジスタ及び１の
   ダイオードを含み当該構成体において一方向にの
   み電流が流れるようにされ、 上記正極性信号通路の上記トランジスタ及びダ
   イオードの構成体と上記負極性信号通路の上記ト
   ランジスタ及びダイオードの構成体とが並列に接
   続され、 上記正極性信号通路の電流の方向と上記負極性
   通路の電流の方向とが逆方向とされ、 上記トランジスタ及びダイオードの構成体のト
   ランジスタが上記入力段の入力端に接続され、上
   記トランジスタ及びダイオードの構成体のダイオ
   ードが上記入力端の出力端に接続され、 上記複数の入力段は当該出力端において共通に
   上記出力段の入力端に接続され、 上記入力段の各々において当該入力段の出力端
   に他の上記入力段が供給した３元入力信号により
   当該入力段の上記トランジスタ及びダイオードの
   構成体を逆バイアスするようにし、この逆バイア
   スにより当該入力段の３元入力信号の入力と他の
   上記入力段の出力端との間を高インピーダンスと
   することを特徴とする３元信号多重回路。