JPH0431420B2 - - Google Patents
Info
- Publication number
- JPH0431420B2 JPH0431420B2 JP60258062A JP25806285A JPH0431420B2 JP H0431420 B2 JPH0431420 B2 JP H0431420B2 JP 60258062 A JP60258062 A JP 60258062A JP 25806285 A JP25806285 A JP 25806285A JP H0431420 B2 JPH0431420 B2 JP H0431420B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- counter
- data
- output
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、マイクロコンピユータ等に内蔵され
るシリアルＩ／Ｏ回路に関する。
るシリアルＩ／Ｏ回路に関する。
(ロ) 従来の技術
近年、ワンチツプマイクロコンピユータの高機
能化が進み、各種の周辺回路が内蔵されるに至つ
た。その一例として、複数のマイクロコンピユー
タを用いた場合、マイクロコンピユータ間のデー
タ転送を少ない入出力端子で行うためのシリアル
Ｉ／Ｏ回路が内蔵されたマイクロコンピユータが
ある。
能化が進み、各種の周辺回路が内蔵されるに至つ
た。その一例として、複数のマイクロコンピユー
タを用いた場合、マイクロコンピユータ間のデー
タ転送を少ない入出力端子で行うためのシリアル
Ｉ／Ｏ回路が内蔵されたマイクロコンピユータが
ある。
従来、マイクロコンピユータに内蔵されるシリ
アルＩ／Ｏ回路は、昭和59年４月１日にCQ出版
株式会社から発行された「ワンチツプ・マイコン
の基礎とその応用技術」の第73頁に記載されてい
る如く構成される。第２図にそのブロツク図を示
す。
アルＩ／Ｏ回路は、昭和59年４月１日にCQ出版
株式会社から発行された「ワンチツプ・マイコン
の基礎とその応用技術」の第73頁に記載されてい
る如く構成される。第２図にそのブロツク図を示
す。
第２図に於いて、シフトレジスタ１は８ビツト
で構成され、その入力はシリアル入力端子２に、
出力はシリアル出力端子３に接続される。また、
シフトレジスタ１のシフト動作を制御する同期ク
ロツクCPは、データ受信時には外部から同期ク
ロツク入出力端子４に印加される外部同期クロツ
クSCPが用いられ、データ送信時にはクロツク発
生回路５で作成された内部同期クロツクSCP′が
用いられるが、これらの同期クロツクCPはAND
ゲート６を介してシフトレジスタ１及びカウンタ
７に印加される。カウンタ７はシフトレジスタ１
の構成ビツト数「８」を計数するもので、同期ク
ロツクCPを８個計数したときシフトレジスタ１
へのデータ入力、あるいは、シフトレジスタ１か
らのデータ出力が終了したものとして、FF８を
リセツトして、同期クロツクCPをANDゲートに
於いて遮断する。尚、FF８はデータ送受信開始
命令の実行時にセツトされる。
で構成され、その入力はシリアル入力端子２に、
出力はシリアル出力端子３に接続される。また、
シフトレジスタ１のシフト動作を制御する同期ク
ロツクCPは、データ受信時には外部から同期ク
ロツク入出力端子４に印加される外部同期クロツ
クSCPが用いられ、データ送信時にはクロツク発
生回路５で作成された内部同期クロツクSCP′が
用いられるが、これらの同期クロツクCPはAND
ゲート６を介してシフトレジスタ１及びカウンタ
７に印加される。カウンタ７はシフトレジスタ１
の構成ビツト数「８」を計数するもので、同期ク
ロツクCPを８個計数したときシフトレジスタ１
へのデータ入力、あるいは、シフトレジスタ１か
らのデータ出力が終了したものとして、FF８を
リセツトして、同期クロツクCPをANDゲートに
於いて遮断する。尚、FF８はデータ送受信開始
命令の実行時にセツトされる。
(ハ) 発明が解決しようとする問題点
第２図に示されたシリアルＩ／Ｏ回路に於い
て、データをシリアル入力する場合には、同期ク
ロツク入出力端子４に印加された外部同期クロツ
クSCPの立ち下がりによつて、シフトレジスタ１
のシフト動作が為され、シリアル入力端子２に印
加されたデータが取り込まれる。そこで、外部同
期クロツクSCPが８個カウンタ７で計数されると
FF８がリセツトされ、外部同期クロツクSCPが
遮断される。その後、同期クロツク入出力端子４
にクロツクが印加されてもシフトレジスタ１のシ
フト動作は行われず、データのシリアル入力が終
了したことになる。
て、データをシリアル入力する場合には、同期ク
ロツク入出力端子４に印加された外部同期クロツ
クSCPの立ち下がりによつて、シフトレジスタ１
のシフト動作が為され、シリアル入力端子２に印
加されたデータが取り込まれる。そこで、外部同
期クロツクSCPが８個カウンタ７で計数されると
FF８がリセツトされ、外部同期クロツクSCPが
遮断される。その後、同期クロツク入出力端子４
にクロツクが印加されてもシフトレジスタ１のシ
フト動作は行われず、データのシリアル入力が終
了したことになる。
しかしながら、データのシリアル入力中に、第
３図に示す如く、外部同期クロツクに何らかの原
因によりノイズが発生すると、該ノイズによつて
シフトレジスタ１のシフト動作及びカウンタ７の
計数動作が行われ、同じデータが２回取り込まれ
ることになる。従つて、カウンタ７が８個の計数
をしたときには、最後に送られて来たデータはシ
フトレジスタ１に取り込まれずデータの誤転送と
なる。よつて、第２図に示されたシリアルＩ／Ｏ
回路では、ノイズに対する転送の信頼性が低下す
るため、同一のデータを数回繰り返えして実施
し、そのデータが一致しているか否かをプログラ
ムで判定しなければならず、データの転送に時間
がかかる欠点があつた。
３図に示す如く、外部同期クロツクに何らかの原
因によりノイズが発生すると、該ノイズによつて
シフトレジスタ１のシフト動作及びカウンタ７の
計数動作が行われ、同じデータが２回取り込まれ
ることになる。従つて、カウンタ７が８個の計数
をしたときには、最後に送られて来たデータはシ
フトレジスタ１に取り込まれずデータの誤転送と
なる。よつて、第２図に示されたシリアルＩ／Ｏ
回路では、ノイズに対する転送の信頼性が低下す
るため、同一のデータを数回繰り返えして実施
し、そのデータが一致しているか否かをプログラ
ムで判定しなければならず、データの転送に時間
がかかる欠点があつた。
(ニ) 問題点を解決するための手段
本発明は、上述した点に鑑みて為されたもので
あり、同期クロツクを計数するカウンタの計数容
量を、データ転送に必要な同期クロツク数より大
きな容量とし、該カウンタがデータ転送に必要な
同期クロツク数を計数したことを検出しシフトレ
ジスタのシフト動作を禁止するシフトレジスタ制
御手段と、該制御手段の検出動作後前記カウンタ
の計数値が変化したか否かを検出するオーバーラ
ン検出手段を設け、該オーバーラン検出手段の検
出結果に基いて、データ転送の誤りを認識可能と
したものである。
あり、同期クロツクを計数するカウンタの計数容
量を、データ転送に必要な同期クロツク数より大
きな容量とし、該カウンタがデータ転送に必要な
同期クロツク数を計数したことを検出しシフトレ
ジスタのシフト動作を禁止するシフトレジスタ制
御手段と、該制御手段の検出動作後前記カウンタ
の計数値が変化したか否かを検出するオーバーラ
ン検出手段を設け、該オーバーラン検出手段の検
出結果に基いて、データ転送の誤りを認識可能と
したものである。
(ホ) 作用
上述の手段によれば、同期クロツク出力端子に
印加される外部同期クロツクSCPにノイズが発生
しなかつた場合には、データ転送に必要な同期ク
ロツク数がカウンタに計数され、シフトレジスタ
制御手段によつてシフト動作が禁止された後は、
カウンタの計数値は変化しないのでオーバーラン
検出手段の検出結果は、データ転送の誤りを指示
しない。一方、外部同期クロツクSCPにノイズが
発生した場合には、カウンタがデータ転送に必要
なクロツク数を計数した後に、更に、カウンタの
計数が進むため、オーバーラン検出手段の検出結
果は、データ転送の誤りを指示することになり、
その指示によりシフトレジスタに転送されたデー
タが誤りであることが認識できる。
印加される外部同期クロツクSCPにノイズが発生
しなかつた場合には、データ転送に必要な同期ク
ロツク数がカウンタに計数され、シフトレジスタ
制御手段によつてシフト動作が禁止された後は、
カウンタの計数値は変化しないのでオーバーラン
検出手段の検出結果は、データ転送の誤りを指示
しない。一方、外部同期クロツクSCPにノイズが
発生した場合には、カウンタがデータ転送に必要
なクロツク数を計数した後に、更に、カウンタの
計数が進むため、オーバーラン検出手段の検出結
果は、データ転送の誤りを指示することになり、
その指示によりシフトレジスタに転送されたデー
タが誤りであることが認識できる。
(ヘ) 実施例
第１図は本発明の実施例を示すブロツク図であ
る。シフトレジスタ９は８ビツトで構成され、入
力はシリアル入力端子１０、出力はシリアル出力
端子１１に接続され、更に、シフトレジスタ９の
各ビツトの入出力はデータバス１２と接続されて
データの送受がパラレルで行えるよう構成され
る。同期クロツク入出力端子１３は、データをシ
リアルで受信する際に外部同期クロツクSCPが印
加され、また、シフトレジスタ９に保持されたデ
ータをシリアルに送信する際にはクロツク発生回
路１４で作成された内部同期クロツクSCP′が送
出される端子である。これら同期クロツクCPは、
Ｒ−SFF１５の出力Ｑで制御されるANDゲート
１６、及び、Ｒ−SFF１７の出力Ｑで制御される
ANDゲート１８に印加され、ANDゲート１６の
出力はシフトレジスタ９のシフトクロツク入力に
接続され、ANDゲート１８の出力はカウンタ１
９の計数入力に接続される。カウンタ１９は、４
ビツトで構成された16進バイナリーカウンタであ
り、ANDゲート１８から印加される同期クロツ
クCPの立ち下がりを計数し、計数値が「８」、即
ち「1000」となつたときの出力でＲ−SFF１５を
リセツトする。即ち、シフトレジスタ９が８ビツ
ト構成であるため、データの１回のシリアル転送
を８ビツト単位で行い、その転送には８個の同期
クロツクCPが必要であり、そのため、カウンタ
１９の計数値「８」を検出することにより８ビツ
トデータの転送終了を検出している。Ｒ−SFF１
５は、シフトレジスタ制御手段を構成するもので
あり、データ送受信開始命令の実行によつてセツ
トされ、そのセツトされている期間、ANDゲー
ト１６から同期クロツクCPをシフトレジスタ９
に印加する。また、カウンタ１９の各ビツト出力
Q1、Q2、Q3及び4は、ORゲート２０に印加さ
れ、ORゲート２０の出力は、ステイタスレジス
タ２１のフラグ２２に接続される。これら、OR
ゲート２０及びフラグ２２によりオーバーラン検
出手段が構成される。即ち、カウンタ１９の計数
値が「８」の場合には、ORゲート２０の出力は
“０”であり、フラグ２２は“０”となるが、カ
ウンタ１９の計数値が「８」以外の場合にはOR
ゲート２０の出力が“１”となつてフラグ２２が
“１”にセツトされる。一方、Ｒ−SFF１７は、
データ送受信開始命令の実行でセツトされ、シフ
トレジスタ９のデータを読み出すレジスタリード
命令の実行でリセツトされるため、カウンタ１９
が「８」を計数したとき、ANDゲート１６で同
期クロツクCPが遮断されても、レジスタリード
命令が実行されるまで、同期クロツク入出力端子
１３に発生するクロツクをカウンタ１９に供給し
ている。即ち、シフトレジスタ９のシフト動作が
禁止された後も、カウンタ１９は計数を行うた
め、外部同期クロツクSCPにノイズが発生してパ
ルス数が増えると、その増加分がカウンタ１９に
計数されることになる。
る。シフトレジスタ９は８ビツトで構成され、入
力はシリアル入力端子１０、出力はシリアル出力
端子１１に接続され、更に、シフトレジスタ９の
各ビツトの入出力はデータバス１２と接続されて
データの送受がパラレルで行えるよう構成され
る。同期クロツク入出力端子１３は、データをシ
リアルで受信する際に外部同期クロツクSCPが印
加され、また、シフトレジスタ９に保持されたデ
ータをシリアルに送信する際にはクロツク発生回
路１４で作成された内部同期クロツクSCP′が送
出される端子である。これら同期クロツクCPは、
Ｒ−SFF１５の出力Ｑで制御されるANDゲート
１６、及び、Ｒ−SFF１７の出力Ｑで制御される
ANDゲート１８に印加され、ANDゲート１６の
出力はシフトレジスタ９のシフトクロツク入力に
接続され、ANDゲート１８の出力はカウンタ１
９の計数入力に接続される。カウンタ１９は、４
ビツトで構成された16進バイナリーカウンタであ
り、ANDゲート１８から印加される同期クロツ
クCPの立ち下がりを計数し、計数値が「８」、即
ち「1000」となつたときの出力でＲ−SFF１５を
リセツトする。即ち、シフトレジスタ９が８ビツ
ト構成であるため、データの１回のシリアル転送
を８ビツト単位で行い、その転送には８個の同期
クロツクCPが必要であり、そのため、カウンタ
１９の計数値「８」を検出することにより８ビツ
トデータの転送終了を検出している。Ｒ−SFF１
５は、シフトレジスタ制御手段を構成するもので
あり、データ送受信開始命令の実行によつてセツ
トされ、そのセツトされている期間、ANDゲー
ト１６から同期クロツクCPをシフトレジスタ９
に印加する。また、カウンタ１９の各ビツト出力
Q1、Q2、Q3及び4は、ORゲート２０に印加さ
れ、ORゲート２０の出力は、ステイタスレジス
タ２１のフラグ２２に接続される。これら、OR
ゲート２０及びフラグ２２によりオーバーラン検
出手段が構成される。即ち、カウンタ１９の計数
値が「８」の場合には、ORゲート２０の出力は
“０”であり、フラグ２２は“０”となるが、カ
ウンタ１９の計数値が「８」以外の場合にはOR
ゲート２０の出力が“１”となつてフラグ２２が
“１”にセツトされる。一方、Ｒ−SFF１７は、
データ送受信開始命令の実行でセツトされ、シフ
トレジスタ９のデータを読み出すレジスタリード
命令の実行でリセツトされるため、カウンタ１９
が「８」を計数したとき、ANDゲート１６で同
期クロツクCPが遮断されても、レジスタリード
命令が実行されるまで、同期クロツク入出力端子
１３に発生するクロツクをカウンタ１９に供給し
ている。即ち、シフトレジスタ９のシフト動作が
禁止された後も、カウンタ１９は計数を行うた
め、外部同期クロツクSCPにノイズが発生してパ
ルス数が増えると、その増加分がカウンタ１９に
計数されることになる。
第１図に示されたシリアルＩ／Ｏ回路に於い
て、データをシリアルに入力する場合の動作を説
明する。先ず、内部同期クロツクSCP′の発生を
禁止する命令を実行した後、データ送受信開始命
令を実行すると、Ｒ−SFF１５，１７がセツトさ
れると共にカウンタ１９がリセツトされる。次
に、データをシリアルに送る相手側にデータの送
信を許可する信号を送る。すると、相手側からシ
リアル入力端子１０にデータが順次印加されると
共に、外部同期クロツクSCPがデータと同期して
同期クロツク入出力端子１３に印加される。外部
同期クロツクSCPは、ANDゲート１６を介して
シフトレジスタ９に印加され、その立ち下がりに
従つてシフトレジスタ９は、順次シリアル入力端
子１０に印加されたデータを取り込みシフトす
る。同時に、外部同期クロツクSCPは、ANDゲ
ート１８を介してカウンタ１９に計数されること
になる。カウンタ１９の計数値が「８」になる
と、その出力によりＲ−SFF１５がリセツトされ
るため、ANDゲート１６に於いて、以後到来す
る外部同期クロツクSCPが遮断され、シフトレジ
スタ９の動作が禁止される。このとき、Ｒ−SFF
１５の出力により、コンピユータに割込みが要求
され、割込み処理が為される。この割込み処理に
於いては、割込みが発生してから外部同期クロツ
クの１周期以上の時間を経過した時点でステイタ
スレジスタ２１のフラグ２２を判定する。即ち、
カウンタ１９が「８」を計数するまでにノイズが
発生すれば、ノイズがカウンタ１９に計数されて
いることになり、外部同期クロツクSCPの１周期
後に必ず外部同期クロツクSCPが計数されるた
め、ORゲート２０の出力が“１”となつてフラ
グ２２が“１”にセツトされる。従つて、外部同
期クロツクSCPの１周期後にフラグ２２を判定し
た結果が“０”であれば、８個の外部同期クロツ
クSCPでデータの受信が終了しており、シフトレ
ジスタ９に蓄積されたデータは正しいものと判断
され、この場合にはレジスタリード命令を実行し
てシフトレジスタ９の内容をデータバス１２に取
り出して所定の処理が行える。このとき、レジス
タリード命令の実行により、Ｒ−SFF１７がリセ
ツトされ、データのシリアル受信が終了する。一
方、フラグ２２を判定した結果が“１”であつた
場合には、シフトレジスタ９に蓄積されたデータ
は誤りであることが判断され、この場合には再び
データ送受信命令を実行して、再度同じデータの
転送を相手側に要求する。
て、データをシリアルに入力する場合の動作を説
明する。先ず、内部同期クロツクSCP′の発生を
禁止する命令を実行した後、データ送受信開始命
令を実行すると、Ｒ−SFF１５，１７がセツトさ
れると共にカウンタ１９がリセツトされる。次
に、データをシリアルに送る相手側にデータの送
信を許可する信号を送る。すると、相手側からシ
リアル入力端子１０にデータが順次印加されると
共に、外部同期クロツクSCPがデータと同期して
同期クロツク入出力端子１３に印加される。外部
同期クロツクSCPは、ANDゲート１６を介して
シフトレジスタ９に印加され、その立ち下がりに
従つてシフトレジスタ９は、順次シリアル入力端
子１０に印加されたデータを取り込みシフトす
る。同時に、外部同期クロツクSCPは、ANDゲ
ート１８を介してカウンタ１９に計数されること
になる。カウンタ１９の計数値が「８」になる
と、その出力によりＲ−SFF１５がリセツトされ
るため、ANDゲート１６に於いて、以後到来す
る外部同期クロツクSCPが遮断され、シフトレジ
スタ９の動作が禁止される。このとき、Ｒ−SFF
１５の出力により、コンピユータに割込みが要求
され、割込み処理が為される。この割込み処理に
於いては、割込みが発生してから外部同期クロツ
クの１周期以上の時間を経過した時点でステイタ
スレジスタ２１のフラグ２２を判定する。即ち、
カウンタ１９が「８」を計数するまでにノイズが
発生すれば、ノイズがカウンタ１９に計数されて
いることになり、外部同期クロツクSCPの１周期
後に必ず外部同期クロツクSCPが計数されるた
め、ORゲート２０の出力が“１”となつてフラ
グ２２が“１”にセツトされる。従つて、外部同
期クロツクSCPの１周期後にフラグ２２を判定し
た結果が“０”であれば、８個の外部同期クロツ
クSCPでデータの受信が終了しており、シフトレ
ジスタ９に蓄積されたデータは正しいものと判断
され、この場合にはレジスタリード命令を実行し
てシフトレジスタ９の内容をデータバス１２に取
り出して所定の処理が行える。このとき、レジス
タリード命令の実行により、Ｒ−SFF１７がリセ
ツトされ、データのシリアル受信が終了する。一
方、フラグ２２を判定した結果が“１”であつた
場合には、シフトレジスタ９に蓄積されたデータ
は誤りであることが判断され、この場合には再び
データ送受信命令を実行して、再度同じデータの
転送を相手側に要求する。
このように、データの転送が終了したと判定さ
れてから所定時間後フラグ２２の内容を判定する
ことにより、外部同期クロツクSCPにノイズが発
生したか否かを検出され、データの正誤が判断で
きる。従つて、正誤を確めるために複数回の転送
を行う必要がなくなる。尚、上述の実施例では、
シリアルにデータを入力する場合について説明し
たが、クロツク発生回路１４で作成された内部同
期クロツクSCP′に基いてデータを送出する場合
にも、同期クロツク入出力端子１３に発生するノ
イズに対して同様の動作により、データ転送の誤
りを検出することができる。
れてから所定時間後フラグ２２の内容を判定する
ことにより、外部同期クロツクSCPにノイズが発
生したか否かを検出され、データの正誤が判断で
きる。従つて、正誤を確めるために複数回の転送
を行う必要がなくなる。尚、上述の実施例では、
シリアルにデータを入力する場合について説明し
たが、クロツク発生回路１４で作成された内部同
期クロツクSCP′に基いてデータを送出する場合
にも、同期クロツク入出力端子１３に発生するノ
イズに対して同様の動作により、データ転送の誤
りを検出することができる。
(ト) 発明の効果
上述の如く本発明によれば、複数回同じデータ
を転送してデータの正誤を判定する必要がないた
め、データの転送時間が短縮され、コンピユータ
の応答が速くなる利点を有する。また、正誤判定
のためのプログラムが短くなり、使用し易いマイ
クロコンピユータが得られる。
を転送してデータの正誤を判定する必要がないた
め、データの転送時間が短縮され、コンピユータ
の応答が速くなる利点を有する。また、正誤判定
のためのプログラムが短くなり、使用し易いマイ
クロコンピユータが得られる。
第１図は本発明の実施例を示すブロツク図、第
２図は従来例を示すブロツク図、第３図はノイズ
による誤動作を説明するタイミング図である。 ９……シフトレジスタ、１０……シリアル入力
端子、１１……シリアル出力端子、１２……デー
タバス、１３……同期クロツク入出力端子、１４
……クロツク発生回路、１５，１７……Ｒ−
SFF、１６，１８……ANDゲート、１９……カ
ウンタ、２０……ORゲート、２１……ステイタ
スレジスタ、２２……フラグ。
２図は従来例を示すブロツク図、第３図はノイズ
による誤動作を説明するタイミング図である。 ９……シフトレジスタ、１０……シリアル入力
端子、１１……シリアル出力端子、１２……デー
タバス、１３……同期クロツク入出力端子、１４
……クロツク発生回路、１５，１７……Ｒ−
SFF、１６，１８……ANDゲート、１９……カ
ウンタ、２０……ORゲート、２１……ステイタ
スレジスタ、２２……フラグ。
Claims (1)
- １ 同期クロツクに基いてシリアル入力端子に印
加されたデータを順次入力するシフトレジスタを
有するシリアルＩ／Ｏ回路に於いて、前記シフト
レジスタのデータ転送に必要とされる同期クロツ
ク数より大なる計数容量を有し、前記同期クロツ
クを計数するカウンタと、前記シフトレジスタの
データ転送命令が実行された時にセツトされると
共に前記カウンタが前記シフトレジスタのデータ
転送に必要とされる同期クロツク数を計数した時
の所定の１ビツト出力によつてリセツトされる第
１のフリツプフロツプと、前記第１のフリツプフ
ロツプのセツト出力又はリセツト出力によつて、
前記同期クロツクが前記シフトレジスタに印加さ
れる状態を制御する第１の論理ゲートと、前記デ
ータ転送命令が実行された時にセツトされると共
に前記シフトレジスタのデータ読出命令が実行さ
れた時にリセツトされる第２のフリツプフロツプ
と、前記第２のフリツプフロツプのセツト出力又
はリセツト出力によつて、前記同期クロツクが前
記カウンタに印加される状態を制御する第２の論
理ゲートと、前記第１のフリツプフロツプがリセ
ツトされた後、前記カウンタの計数値がオーバー
ランした状態を検出する第３の論理ゲートと、前
記カウンタの計数値がオーバーランした時の前記
第３の論理ゲートの論理出力によつてセツトされ
るフラグと、を備え、前記第１のフリツプフロツ
プのリセツト出力によつて割込み要求を発生し、
該割込み要求に基づいて前記フラグを判定する割
込み処理を実行し、前記シフトレジスタのデータ
転送の誤りを認識可能としたことを特徴とするシ
リアルＩ／Ｏ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60258062A JPS62117052A (ja) | 1985-11-18 | 1985-11-18 | シリアルｉ／ｏ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60258062A JPS62117052A (ja) | 1985-11-18 | 1985-11-18 | シリアルｉ／ｏ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62117052A JPS62117052A (ja) | 1987-05-28 |
| JPH0431420B2 true JPH0431420B2 (ja) | 1992-05-26 |
Family
ID=17315000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60258062A Granted JPS62117052A (ja) | 1985-11-18 | 1985-11-18 | シリアルｉ／ｏ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117052A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682485B2 (ja) * | 2001-09-06 | 2011-05-11 | 株式会社デンソー | メモリ制御装置及びシリアルメモリ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176812A (ja) * | 1983-03-28 | 1984-10-06 | Canon Inc | シリアルデ−タ入力装置 |
-
1985
- 1985-11-18 JP JP60258062A patent/JPS62117052A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62117052A (ja) | 1987-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021950A (en) | Multiprocessor system with standby function | |
| US4956807A (en) | Watchdog timer | |
| JP2595314B2 (ja) | 誤書き込み防止機能を備えたｉｃカ―ド | |
| CN1015134B (zh) | 在数据处理系统中使系统初始化和复位的装置 | |
| WO2019136595A1 (zh) | 处理i2c总线死锁的方法、电子设备和通信系统 | |
| US4498178A (en) | Data error correction circuit | |
| US4926427A (en) | Software error detection apparatus | |
| JPH0431420B2 (ja) | ||
| JPS592924B2 (ja) | シ−ケンサの入出力制御回路 | |
| EP0462622B1 (en) | Microprocessor capable of ensuring flexible recovery time for I/O device | |
| KR970003319B1 (ko) | 직렬 인터페이스 장치를 갖는 처리장치 | |
| JP2847604B2 (ja) | カウンタ回路内蔵のｉｃおよびワンチップマイクロコンピュータ | |
| SU1758649A1 (ru) | Устройство дл обработки информации | |
| JPH0721103A (ja) | データ転送装置 | |
| JP2530040Y2 (ja) | シリアル通信による全二重通信方式 | |
| JPH0219931A (ja) | マイクロプロセッサのテストモード制御方式 | |
| JPH05252222A (ja) | シリアル送受信回路 | |
| JP2693885B2 (ja) | マイクロコンピュータ | |
| JP2584205B2 (ja) | デ−タ出力回路 | |
| JP3152014B2 (ja) | タイマ回路 | |
| JPH0465407B2 (ja) | ||
| JPS5866445A (ja) | 信号照合回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| SU1278854A1 (ru) | Устройство дл контрол цифровых блоков | |
| JPS6115437A (ja) | シリアルデ−タ受信系のスタ−トビツト検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |