JPH04314337A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04314337A JPH04314337A JP3079374A JP7937491A JPH04314337A JP H04314337 A JPH04314337 A JP H04314337A JP 3079374 A JP3079374 A JP 3079374A JP 7937491 A JP7937491 A JP 7937491A JP H04314337 A JPH04314337 A JP H04314337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- electrode
- wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体素子がそ
の電極端子と回路基板上の配線端子とをろう付けするこ
とによって回路基板上に搭載される半導体装置およびそ
の製造方法に関する。
の電極端子と回路基板上の配線端子とをろう付けするこ
とによって回路基板上に搭載される半導体装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子を多数個， 微細ピッ
チで基板上に搭載する装置や機器の開発が盛んである。 例えば、メモリカード， 液晶，エレクトロルミネセン
ス （ＥＬ）あるいはプラズマディスプレイパネル等が
ある。 これらは、いずれも多数の入出力 （電源， 信号，
制御） 端子電極を有する駆動用ＩＣを用い、このＩＣ
を一定の面積を有するパネル基板に、高密度でしかも薄
型に搭載しなければならない。
チで基板上に搭載する装置や機器の開発が盛んである。 例えば、メモリカード， 液晶，エレクトロルミネセン
ス （ＥＬ）あるいはプラズマディスプレイパネル等が
ある。 これらは、いずれも多数の入出力 （電源， 信号，
制御） 端子電極を有する駆動用ＩＣを用い、このＩＣ
を一定の面積を有するパネル基板に、高密度でしかも薄
型に搭載しなければならない。
【０００３】このような半導体装置における半導体素子
の従来行われている搭載方式として、（ａ） Ａｕから
なる金属突起電極 （Ａｕバンプ） を相互に加圧接触
させて接続する方式、あるいは（ｂ） はんだからなる
金属突起電極 （はんだバンプ） を加熱， 溶融させ
て接続する方式があるが、このうち（ｂ） の方式を図
２（ａ）， （ｂ）を引用してエレクトロルミネセンス
（ＥＬ） 表示パネルの例について説明する。
の従来行われている搭載方式として、（ａ） Ａｕから
なる金属突起電極 （Ａｕバンプ） を相互に加圧接触
させて接続する方式、あるいは（ｂ） はんだからなる
金属突起電極 （はんだバンプ） を加熱， 溶融させ
て接続する方式があるが、このうち（ｂ） の方式を図
２（ａ）， （ｂ）を引用してエレクトロルミネセンス
（ＥＬ） 表示パネルの例について説明する。
【０００４】このディスプレイ基板において、ＩＣチッ
プ１の一面には、絶縁保護膜２のコンタクトホールで露
出する図示しないＡｌ電極パッドの上に金属電極４１が
設けられ、その上にはんだバンプ５が形成されている。 一方、ＥＬディスプレイ基板は、ガラス基板６の上に発
光層をはんだで形成されたＩＴＯ電極配線およびＡｌ電
極配線の端部よりなる端子８を有する。端子部ではＩＴ
Ｏ配線の上にＡｌ層が積層されており、Ａｌ配線はその
まま端子として利用されている。そして、ＩＣチップ１
のはんだバンプ５とディスプレイ基板６の上の端子８と
を位置合わせし、加熱してはんだバンプ５をリフローさ
せることにより電気的に接続する。このあと、ＩＣチッ
プ１と基板６の間の空隙を封止樹脂９で埋め接続部を保
護すると共に、ＩＣチップ１と基板６との接続強度を増
大させる。
プ１の一面には、絶縁保護膜２のコンタクトホールで露
出する図示しないＡｌ電極パッドの上に金属電極４１が
設けられ、その上にはんだバンプ５が形成されている。 一方、ＥＬディスプレイ基板は、ガラス基板６の上に発
光層をはんだで形成されたＩＴＯ電極配線およびＡｌ電
極配線の端部よりなる端子８を有する。端子部ではＩＴ
Ｏ配線の上にＡｌ層が積層されており、Ａｌ配線はその
まま端子として利用されている。そして、ＩＣチップ１
のはんだバンプ５とディスプレイ基板６の上の端子８と
を位置合わせし、加熱してはんだバンプ５をリフローさ
せることにより電気的に接続する。このあと、ＩＣチッ
プ１と基板６の間の空隙を封止樹脂９で埋め接続部を保
護すると共に、ＩＣチップ１と基板６との接続強度を増
大させる。
【０００５】
【発明が解決しようとする課題】しかし、図２に示した
ＥＬディスプレイ装置においては、ＩＣチップ１とガラ
ス基板６との熱膨脹係数が異なるため、はんだバンプ５
のリフローのための加熱温度からの冷却の際に接続部に
応力が生じ、剥離が発生することがある。また、はんだ
リフローの際に金属電極４１のはんだ喰われの現象が起
こるおそれがある。そこで応力緩和およびはんだ喰われ
の防止のため、金属電極４１には、例えばＣｒ／Ｃｕ／
Ａｕ， Ｔｉ／Ｐｄ／Ａｕ， Ｔｉ／Ｗ／Ａｕあるいは
Ｔｉ／Ｐｔ／Ａｕなどの多層積層構造が採用される。こ
の結果、接続部の接続強度は１ｍｍ２ 当たり数百ｇの
値が得られている。しかし、ＩＣチップの電極パッドの
積層数が多いことはコスト高を招くという欠点があった
。
ＥＬディスプレイ装置においては、ＩＣチップ１とガラ
ス基板６との熱膨脹係数が異なるため、はんだバンプ５
のリフローのための加熱温度からの冷却の際に接続部に
応力が生じ、剥離が発生することがある。また、はんだ
リフローの際に金属電極４１のはんだ喰われの現象が起
こるおそれがある。そこで応力緩和およびはんだ喰われ
の防止のため、金属電極４１には、例えばＣｒ／Ｃｕ／
Ａｕ， Ｔｉ／Ｐｄ／Ａｕ， Ｔｉ／Ｗ／Ａｕあるいは
Ｔｉ／Ｐｔ／Ａｕなどの多層積層構造が採用される。こ
の結果、接続部の接続強度は１ｍｍ２ 当たり数百ｇの
値が得られている。しかし、ＩＣチップの電極パッドの
積層数が多いことはコスト高を招くという欠点があった
。
【０００６】本発明の目的は、上記の欠点を除き、積層
数を減少させた電極パッドを有するＩＣチップを回路基
板の配線端子と接続してなる低コストの半導体装置およ
びその製造方法を提供することにある。
数を減少させた電極パッドを有するＩＣチップを回路基
板の配線端子と接続してなる低コストの半導体装置およ
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体素子の電極端子と回路基板の配
線端子がはんだ付けされ、半導体素子と回路基板の間の
空隙に樹脂が充填される半導体装置において、半導体素
子の電極端子および回路基板の配線端子はいずれもはん
だに接する側にニッケル層を有し、かつそのニッケル層
の下にアルミニウム層を有するものとする。そして、半
導体装置がＥＬ表示装置であって、回路基板がガラスよ
りなり、Ａｌ層と回路基板の間にＣｒ層が介在すること
が有効である。また、本発明の製造方法は、半導体素子
の半導体基板の一面上に表面がＮｉ層、その下がＡｌ層
からなる電極端子を形成し、その上にはんだからなるバ
ンプを固着し、一方回路基板上に表面がＮｉ層、その下
がＡｌ層からなる配線端子を形成し、この配線端子と前
記はんだバンプを接触させた状態で加熱してはんだを溶
融させたのち凝固させ、次いで半導体基板と回路基板の
間の空隙に樹脂を充填し、硬化させるものとする。
めに、本発明は、半導体素子の電極端子と回路基板の配
線端子がはんだ付けされ、半導体素子と回路基板の間の
空隙に樹脂が充填される半導体装置において、半導体素
子の電極端子および回路基板の配線端子はいずれもはん
だに接する側にニッケル層を有し、かつそのニッケル層
の下にアルミニウム層を有するものとする。そして、半
導体装置がＥＬ表示装置であって、回路基板がガラスよ
りなり、Ａｌ層と回路基板の間にＣｒ層が介在すること
が有効である。また、本発明の製造方法は、半導体素子
の半導体基板の一面上に表面がＮｉ層、その下がＡｌ層
からなる電極端子を形成し、その上にはんだからなるバ
ンプを固着し、一方回路基板上に表面がＮｉ層、その下
がＡｌ層からなる配線端子を形成し、この配線端子と前
記はんだバンプを接触させた状態で加熱してはんだを溶
融させたのち凝固させ、次いで半導体基板と回路基板の
間の空隙に樹脂を充填し、硬化させるものとする。
【０００８】
【作用】本発明は、半導体素子と回路基板との接続強度
に、素子の電極端子と回路基板の配線端子とのはんだ付
け強度ばかりでなく、半導体素子と回路基板との間の空
隙に充填される樹脂の接着強度も加わるので、はんだ付
け強度の幾分低くても構わないという考え方に基づく。 従って、従来のような多層金属電極構造を必要とせず、
Ａｌ層とその上のはんだ付け性の良いＮｉ層との２層が
存在すれば十分である。同時にはんだの両側に同一のＮ
ｉ／Ａｌ層構造が存在することにより、応力分布の均衡
が得られ、接続の信頼性が確保される。
に、素子の電極端子と回路基板の配線端子とのはんだ付
け強度ばかりでなく、半導体素子と回路基板との間の空
隙に充填される樹脂の接着強度も加わるので、はんだ付
け強度の幾分低くても構わないという考え方に基づく。 従って、従来のような多層金属電極構造を必要とせず、
Ａｌ層とその上のはんだ付け性の良いＮｉ層との２層が
存在すれば十分である。同時にはんだの両側に同一のＮ
ｉ／Ａｌ層構造が存在することにより、応力分布の均衡
が得られ、接続の信頼性が確保される。
【０００９】
【実施例】図１（ａ）， （ｂ）は本発明の一実施例を
示し、図２と共通の部分には同一の符号が付されている
。ＩＣチップ１はＥＬディスプレイ基板上の表示素子を
駆動するための、例えば高耐圧Ｂｉ−ＣＭＯＳである。 図３はこのＩＣチップの一部を拡大して示し、チップ１
の一面上に電子ビーム （ＥＢ） 蒸着法で被着した厚
さ４０００Å程度のＡｌ薄膜をフォトプロセスでパター
ニングし、その一部を電極端子としてのＡｌ電極パッド
３にする。次いで表面に絶縁保護膜としての厚さ３００
０Å程度のＳｉＯ２膜２を形成し、フォトプロセスで電
極パッド３の周縁部に重なるＳｉＯ２ 膜を残してコン
タクトホールを開ける。このあと、厚さ４０００Å程度
のＮｉ薄膜を全面に蒸着し、フォトプロセスでＡｌ電極
パッド３上にＮｉ電極パッド４を形成する。別の方法と
しては、ＩＣチップ１上にＡｌ薄膜， Ｎｉ薄膜を積層
し、フォトプロセスでＮｉ薄膜を、次いでＡｉ薄膜をエ
ッチングして電極パッドを形成し、そのあとで絶縁保護
膜の成膜， コンタクトホール開けを行ってもよい。以
上のようにしてできたＩＣチップ１の電極パッド３，
４の上に、蒸着やめっきにより２０〜１００ μｍの厚
さのはんだパンプ５を形成する。
示し、図２と共通の部分には同一の符号が付されている
。ＩＣチップ１はＥＬディスプレイ基板上の表示素子を
駆動するための、例えば高耐圧Ｂｉ−ＣＭＯＳである。 図３はこのＩＣチップの一部を拡大して示し、チップ１
の一面上に電子ビーム （ＥＢ） 蒸着法で被着した厚
さ４０００Å程度のＡｌ薄膜をフォトプロセスでパター
ニングし、その一部を電極端子としてのＡｌ電極パッド
３にする。次いで表面に絶縁保護膜としての厚さ３００
０Å程度のＳｉＯ２膜２を形成し、フォトプロセスで電
極パッド３の周縁部に重なるＳｉＯ２ 膜を残してコン
タクトホールを開ける。このあと、厚さ４０００Å程度
のＮｉ薄膜を全面に蒸着し、フォトプロセスでＡｌ電極
パッド３上にＮｉ電極パッド４を形成する。別の方法と
しては、ＩＣチップ１上にＡｌ薄膜， Ｎｉ薄膜を積層
し、フォトプロセスでＮｉ薄膜を、次いでＡｉ薄膜をエ
ッチングして電極パッドを形成し、そのあとで絶縁保護
膜の成膜， コンタクトホール開けを行ってもよい。以
上のようにしてできたＩＣチップ１の電極パッド３，
４の上に、蒸着やめっきにより２０〜１００ μｍの厚
さのはんだパンプ５を形成する。
【００１０】一方、ＥＬ表示パネルにおいては、図４に
示すようにガラス基板６の上にＩＴＯ薄膜を２０００Å
程度の厚さに形成し、これをフォトプロセスでエッチン
グによりデータ側の電極配線７とする。次に図示しない
が蒸着やスパッタ法により３０００〜４０００Åの厚さ
の第一絶縁層， ５０００〜１２０００ Åの厚さのＺ
ｎＳ：Ｍｎからなる発光層、さらに３０００〜４０００
Åの厚さの第二絶縁層を積層する。次にＥＢ蒸着により
、それぞれ４０００Å程度の厚さのＡｌ薄膜８１， Ｎ
ｉ薄膜８２を積層し、フォトプロセスにより、先ずＮｉ
薄膜８２， 次いでＡｌ薄膜８１を一部がＩＴＯ配線７
に重なるようにエッチング加工し、ガラス基板６に接す
る部分をデータ側のＡｌ／Ｎｉ配線端子８とする。第二
絶縁層上に設けられる走査側の背面電極は、Ａｌ単層あ
るいはＡｌ／Ｎｉ２層構造とし、Ａｌ単層の場合も、ガ
ラス基板上まで延長された部分ではＮｉ薄膜を積層する
ことにより、図５に示すようにそれぞれ厚さ３０００Å
程度のＡｌ薄膜８１， Ｎｉ薄膜８２の２層構造となる
。あるいは、Ａｌ薄膜の下に厚さ２０００Å程度のＣｒ
薄膜を介在させてガラス基板６との密着強度を向上させ
てもよい。いずれの場合も端部は配線端子８となる。
示すようにガラス基板６の上にＩＴＯ薄膜を２０００Å
程度の厚さに形成し、これをフォトプロセスでエッチン
グによりデータ側の電極配線７とする。次に図示しない
が蒸着やスパッタ法により３０００〜４０００Åの厚さ
の第一絶縁層， ５０００〜１２０００ Åの厚さのＺ
ｎＳ：Ｍｎからなる発光層、さらに３０００〜４０００
Åの厚さの第二絶縁層を積層する。次にＥＢ蒸着により
、それぞれ４０００Å程度の厚さのＡｌ薄膜８１， Ｎ
ｉ薄膜８２を積層し、フォトプロセスにより、先ずＮｉ
薄膜８２， 次いでＡｌ薄膜８１を一部がＩＴＯ配線７
に重なるようにエッチング加工し、ガラス基板６に接す
る部分をデータ側のＡｌ／Ｎｉ配線端子８とする。第二
絶縁層上に設けられる走査側の背面電極は、Ａｌ単層あ
るいはＡｌ／Ｎｉ２層構造とし、Ａｌ単層の場合も、ガ
ラス基板上まで延長された部分ではＮｉ薄膜を積層する
ことにより、図５に示すようにそれぞれ厚さ３０００Å
程度のＡｌ薄膜８１， Ｎｉ薄膜８２の２層構造となる
。あるいは、Ａｌ薄膜の下に厚さ２０００Å程度のＣｒ
薄膜を介在させてガラス基板６との密着強度を向上させ
てもよい。いずれの場合も端部は配線端子８となる。
【００１１】ＩＣチップ１の電極パッド３， ４および
はんだバンプ５は、図１（ｂ） に示すようにチップの
４辺を使用することにより、高密度端子の形成を行うこ
とができる。しかし、図６（ａ）， （ｂ）に示すよう
に電極パッド３， ４およびはんだパンプ５をＩＣチッ
プ１の全面に、あるいは図７（ａ）， （ｂ）に示すよ
うに電極パッド３， ４およびはんだバンプ５をＩＣチ
ップ１の長辺方向の２辺に配置する例もある。
はんだバンプ５は、図１（ｂ） に示すようにチップの
４辺を使用することにより、高密度端子の形成を行うこ
とができる。しかし、図６（ａ）， （ｂ）に示すよう
に電極パッド３， ４およびはんだパンプ５をＩＣチッ
プ１の全面に、あるいは図７（ａ）， （ｂ）に示すよ
うに電極パッド３， ４およびはんだバンプ５をＩＣチ
ップ１の長辺方向の２辺に配置する例もある。
【００１２】ＩＣチップ１上のはんだバンプ５と回路基
板６の配線端子８とは相対する位置に設けられており、
図１（ａ） に示すようにＩＣチップ１を回路基板６上
に乗せ、目視で位置合わせを行う。次にガラス基板６を
通じての赤外線スポットではんだバンプ５上をスキャン
するか、ラインスポットで１辺上のはんだバンプ５全部
に、あるいは４辺上のはんだバンプ５全部に照射するこ
とにより、はんだを加熱，リフローさせる。そのような
照射のために、赤外線ランプに予め反射板や遮蔽板がセ
ットされている。リフロー後凝固させることにより、は
んだ５がＩＣチップ１の電極パッド３， ４と基板上の
配線端子８を接続する。
板６の配線端子８とは相対する位置に設けられており、
図１（ａ） に示すようにＩＣチップ１を回路基板６上
に乗せ、目視で位置合わせを行う。次にガラス基板６を
通じての赤外線スポットではんだバンプ５上をスキャン
するか、ラインスポットで１辺上のはんだバンプ５全部
に、あるいは４辺上のはんだバンプ５全部に照射するこ
とにより、はんだを加熱，リフローさせる。そのような
照射のために、赤外線ランプに予め反射板や遮蔽板がセ
ットされている。リフロー後凝固させることにより、は
んだ５がＩＣチップ１の電極パッド３， ４と基板上の
配線端子８を接続する。
【００１３】このあと、ＩＣチップ１の信頼性を確保す
るため、ＩＣチップ１と回路基板６の間の空隙にエポキ
シ系熱硬化樹脂９を注入し、１５０ 〜２００ ℃で熱
硬化して使用環境下の耐湿性を強化する。封止樹脂９と
しては、例えばポリエステルアクリレートあるいはエポ
キシアクリレート等のＵＶ硬化樹脂のような光硬化重合
樹脂を充填し、光硬化してもよい。はんだ付け後のＩＣ
チップ１とディスプレイ基板６との接続強度が１００
〜２００ ｇ／ｍｍ２ であるが、封止樹脂９で空隙を
埋めることにより、接続強度はさらに増大する。
るため、ＩＣチップ１と回路基板６の間の空隙にエポキ
シ系熱硬化樹脂９を注入し、１５０ 〜２００ ℃で熱
硬化して使用環境下の耐湿性を強化する。封止樹脂９と
しては、例えばポリエステルアクリレートあるいはエポ
キシアクリレート等のＵＶ硬化樹脂のような光硬化重合
樹脂を充填し、光硬化してもよい。はんだ付け後のＩＣ
チップ１とディスプレイ基板６との接続強度が１００
〜２００ ｇ／ｍｍ２ であるが、封止樹脂９で空隙を
埋めることにより、接続強度はさらに増大する。
【００１４】上記の実施例はＥＬディスプレイ装置につ
いて述べたが、液晶パネルの場合には従来用いられてい
るＩＴＯ電極配線， ＩＴＯ／Ｃｒ電極配線あるいはＩ
ＴＯ／Ｍｏ電極配線の上あるいはその端部上にＡｌ薄膜
を重ね、さらに端子部においてＮｉ薄膜を重ねることに
より本発明を実施することができる。
いて述べたが、液晶パネルの場合には従来用いられてい
るＩＴＯ電極配線， ＩＴＯ／Ｃｒ電極配線あるいはＩ
ＴＯ／Ｍｏ電極配線の上あるいはその端部上にＡｌ薄膜
を重ね、さらに端子部においてＮｉ薄膜を重ねることに
より本発明を実施することができる。
【００１５】
【発明の効果】本発明によれば、はんだで接続される半
導体素子の電極端子および回路基板上の配線端子の双方
の表面層をいずれもＡｌ層とその上のＮｉ層で形成し、
素子， 基板間に充填される樹脂による接着強度と合わ
せて十分な接続強度を素子， 基板間に得ることができ
た。そして、はんだの両側に存在する端子構造が同じで
あるため、経時的変化による断線等の発生がない。さら
に、Ａｌ層としては従来より半導体素子に用いられてい
るＡｌ電極あるいは回路基板に用いられているＡｌ配線
が利用できるので、従来の多層積層構造の電極端子を用
いた場合に比してコストを低減した半導体装置を製造す
ることができた。
導体素子の電極端子および回路基板上の配線端子の双方
の表面層をいずれもＡｌ層とその上のＮｉ層で形成し、
素子， 基板間に充填される樹脂による接着強度と合わ
せて十分な接続強度を素子， 基板間に得ることができ
た。そして、はんだの両側に存在する端子構造が同じで
あるため、経時的変化による断線等の発生がない。さら
に、Ａｌ層としては従来より半導体素子に用いられてい
るＡｌ電極あるいは回路基板に用いられているＡｌ配線
が利用できるので、従来の多層積層構造の電極端子を用
いた場合に比してコストを低減した半導体装置を製造す
ることができた。
【図面の簡単な説明】
【図１】本発明の一実施例のＥＬディスプレイ装置を示
し、そのうち（ａ） は要部断面図、（ｂ） はＩＣチ
ップの平面図
し、そのうち（ａ） は要部断面図、（ｂ） はＩＣチ
ップの平面図
【図２】従来のＥＬディスプレイ装置を示し、そのうち
（ａ） は断面図、（ｂ） はＩＣチップの平面図
（ａ） は断面図、（ｂ） はＩＣチップの平面図
【図
３】本発明の一実施例のＥＬディスプレイ装置に用いら
れるＩＣチップの要部断面図
３】本発明の一実施例のＥＬディスプレイ装置に用いら
れるＩＣチップの要部断面図
【図４】本発明の一実施例のＥＬディスプレイ装置に用
いられるディスプレイ基板のデータ側電極配線端子部の
断面図
いられるディスプレイ基板のデータ側電極配線端子部の
断面図
【図５】本発明の一実施例のＥＬディスプレイ装置に用
いられるディスプレイ基板の走査側電極配線端子部の断
面図
いられるディスプレイ基板の走査側電極配線端子部の断
面図
【図６】本発明の別の実施例で用いられるＩＣチップを
示し、そのうち（ａ） は平面図、（ｂ） は側面図
示し、そのうち（ａ） は平面図、（ｂ） は側面図
【
図７】本発明のさらに別の実施例で用いられるＩＣチッ
プを示し、そのうち（ａ） は平面図、（ｂ） は側面
図
図７】本発明のさらに別の実施例で用いられるＩＣチッ
プを示し、そのうち（ａ） は平面図、（ｂ） は側面
図
１ ＩＣチップ
２ 絶縁保護膜
３ Ａｌ電極パッド
４ Ｎｉ電極パッド
５ はんだバンプ
６ ＥＬディスプレイ基板
７ 電極配線
８ 配線端子
８１ Ａｌ薄膜
８２ Ｎｉ薄膜
９ 封止樹脂
Claims (3)
- 【請求項１】半導体素子の電極端子と回路基板の配線端
子がはんだ付けされ、半導体素子と回路基板の間の空隙
に樹脂が充填されるものにおいて、半導体素子および回
路基板の配線端子はいずれもはんだに接する側にニッケ
ル層を有し、かつそのニッケル層の下にアルミニウム層
を有することを特徴とする半導体装置。 - 【請求項２】エレクトロルミネセンス表示装置であって
、回路基板がガラスよりなり、アルミニウム層と回路基
板の間にクロム層が介在する請求項１記載の半導体装置
。 - 【請求項３】半導体素子の半導体基板の一面上に表面が
ニッケル層、その下がアルミニウム層からなる電極端子
を形成し、その上にはんだからなるバンプを固着し、一
方回路基板上に表面がニッケル層、その下がアルミニウ
ム層からなる配線端子を形成し、その配線端子と前記は
んだバンプを接触させた状態で加熱してはんだを溶融さ
せたのち凝固させ、次いで半導体基板と回路基板の間の
空隙に樹脂を充填し、硬化させることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079374A JPH04314337A (ja) | 1991-04-12 | 1991-04-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079374A JPH04314337A (ja) | 1991-04-12 | 1991-04-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04314337A true JPH04314337A (ja) | 1992-11-05 |
Family
ID=13688099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3079374A Pending JPH04314337A (ja) | 1991-04-12 | 1991-04-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04314337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751204A (zh) * | 2012-07-16 | 2012-10-24 | 江阴长电先进封装有限公司 | 一种扇出型圆片级芯片封装方法 |
-
1991
- 1991-04-12 JP JP3079374A patent/JPH04314337A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751204A (zh) * | 2012-07-16 | 2012-10-24 | 江阴长电先进封装有限公司 | 一种扇出型圆片级芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551918B2 (en) | Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US5016986A (en) | Display device having an improvement in insulating between conductors connected to electronic components | |
| US6537854B1 (en) | Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| US8497432B2 (en) | Electronic component mounting structure | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JPH027180B2 (ja) | ||
| US20040084206A1 (en) | Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method | |
| US20050040504A1 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
| JP2000090840A (ja) | プラズマディスプレイパネルの電極端子取出し構造 | |
| US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| US7206056B2 (en) | Display device having a terminal that has a transparent film on top of a high resistance conductive film | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| WO1994024699A1 (fr) | Dispositif semi-conducteur | |
| KR20140020767A (ko) | 칩형 전자 부품 및 접속 구조체 | |
| JPH04314337A (ja) | 半導体装置およびその製造方法 | |
| CN1326432C (zh) | 无焊垫设计的高密度电路板及其制造方法 | |
| JP2636602B2 (ja) | 半導体装置 | |
| JP2001118968A (ja) | 半導体装置 | |
| JPH02185051A (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JP2002083841A (ja) | 実装構造及びその製造方法 | |
| JP3601455B2 (ja) | 液晶表示装置 |