JPH04314393A - 多層セラミック回路基板の製造方法と積層構造 - Google Patents

多層セラミック回路基板の製造方法と積層構造

Info

Publication number
JPH04314393A
JPH04314393A JP7945691A JP7945691A JPH04314393A JP H04314393 A JPH04314393 A JP H04314393A JP 7945691 A JP7945691 A JP 7945691A JP 7945691 A JP7945691 A JP 7945691A JP H04314393 A JPH04314393 A JP H04314393A
Authority
JP
Japan
Prior art keywords
ceramic
multilayer
layer
layers
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7945691A
Other languages
English (en)
Inventor
Katsuharu Hida
勝春 肥田
Shigenori Aoki
重憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7945691A priority Critical patent/JPH04314393A/ja
Publication of JPH04314393A publication Critical patent/JPH04314393A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は剥離の発生を抑制した多
層セラミック回路基板の製造方法に関する。大量の情報
を迅速に処理する必要から情報処理装置は小形大容量化
が行われており、装置はLSI やVLSIなどの半導
体素子を密に搭載して高密度実装が行われている。
【0002】こゝで、これらの半導体素子を搭載する回
路基板は当初ガラスエポキシなどからなる多層プリント
配線基板が使用されていたが、半導体素子の集積度が向
上するに従って発熱量が増加し、1チップの発熱量が1
0Wを超えるに及んで耐熱性の優れたセラミック基板が
用いられるようになった。
【0003】
【従来の技術】セラミック基板の構成材料として当初は
アルミナ( Al2O3) セラミックスが使用され、
また配線パターンを形成する金属材料としてタングステ
ン(W)が使用されていたが、情報処理の高速化により
信号周波数がMHzのオーダに達し、また光通信も行わ
れるに到って低損失のセラミック基板と低抵抗の導体材
料が必要となった。
【0004】こゝで、低抵抗の導体材料で好ましい金属
は銅(Cu)であるが、融点は1084℃と低いため、
グリンシートの焼成温度が1400℃を越すアルミナ・
セラミックスよりなる多層回路基板の配線材料としては
使用することができない。
【0005】そこで、焼成温度が低いガラスセラミック
スが使用されるようになった。すなわち、ガラスセラミ
ックスは焼成温度を1000℃以下にとることができ、
そのため金(Au)やCuのような導電率の優れた金属
材料を使用することができる。
【0006】こゝで、代表的なガラスセラミックスは硼
珪酸ガラスにアルミナ粉を添加し固溶してなるものであ
り、硼珪酸ガラスの誘電率が約4と低いために合成誘電
率は5〜7とアルミナセラミックスの約10に較べて小
さく、そのため信号の遅延時間を短縮することができ有
利である。
【0007】然し、ガラスセラミックスの機械的強度例
えば曲げ強さは150 〜200 MPaとアルミナセ
ラミックスに較べると弱く破損し易いと云う問題がある
。  そこで、ガラスセラミック多層基板のうち、信号
線がパターン形成されている信号層をガラスセラミック
スで形成し、一方、最上層や最下層など信号品質に影響
が少ない部分をガラス含有量の少ないガラスセラミック
スか、ムライト(3 Al2O3 ・2 SiO2) 
のように機械的強度が優れたセラミック粉を用いたガラ
スセラミックスで形成して強度を増すことが行われてい
る。
【0008】然し、このように異種材料を用いてガラス
セラミック多層基板を形成する場合は、焼成の際に各グ
リーンシートの収縮率が異なるために層間剥離が起こり
易く、この傾向は基板面積が大きくなるに従って顕著に
なっている。ことが問題であった。
【0009】
【発明が解決しようとする課題】高速演算を行う大型・
超高速電算機のような情報処理装置に使用する回路基板
としては、耐熱性が優れ、信号の遅延時間が少なく、且
つ機械的強度が優れたものが必要である。
【0010】そこで、信号線路部分は低損失のガラスセ
ラミックスを用いて形成し、一方、電気的特性に影響が
少ない部分は機械的強度の優れたガラスセラミックスを
用いて形成することが試みられている。  然し、焼成
中におけるグリーンシートの収縮率が異なるために層間
剥離が起こり易いことが問題であり、この解決が課題で
ある。
【0011】
【課題を解決するための手段】上記の課題は多層基板を
構成する信号層には低誘電率のセラミック材料を用い、
また多層基板の上下に配する強化層には曲げ強度の大き
なセラミック材料を用い、この材料からなるグリンシー
トを積層した後に加圧し、一体化して焼成してなる製造
方法において、使用するセラミック材料の比表面積を調
整することにより焼成時に生ずる両者の収縮率を近似さ
せることを特徴として多層セラミック回路基板の製造方
法を構成することにより解決することができる。
【0012】
【作用】本発明はガラスセラミックスを焼成する際に、
原料粉の比表面積が大きい場合はグリンシート中での空
隙率が高いために焼成に当たって収縮率が大きく、一方
比表面積が小さい場合は空隙率が低いために収縮率が小
さくなる現象を利用して信号層と強化層との収縮率を近
似させるものである。
【0013】図1は本発明の実施法を示す断面図であっ
て、多層セラミック回路基板が5層から構成される場合
、第二層1,第三層2および第四層3のグリンシートを
低誘電率のガラスセラミックスで形成して第三層2およ
び第四層3に信号配線4をパターニングする。
【0014】一方、第一層5と第五層6のグリンシート
を機械的強度の優れたガラスセラミックスで形成して強
化層とする。そして、第二層1と第五層6に接地層(シ
ールド層)7をパターンニングし、位置合わせした後に
加圧して一体化し、焼成することにより多層セラミック
回路基板ができあがっている。
【0015】然し、殆どの場合、強化層と低誘電率ガラ
スセラミックス層とでは焼成に当たって収縮率が異なる
ために強化層(第一層5と第五層6)と低誘電率ガラス
セラミックス層(第二層〜第四層)との間にクラックが
生じ、面積が大きな場合は剥離が生ずる。
【0016】そこで、本発明は収縮率の小さな強化層を
比表面積の大きなセラミックス粉を用いて形成し、また
、収縮率の比較的大きな低誘電率ガラスセラミックス層
を比表面積の小さなセラミックス粉を用いて形成するも
のである。
【0017】
【実施例】セラミックス粉として比表面積が1.2 m
2/gと3.8 m2/gのムライト(3 Al2O3
 ・2SiO2) を準備した。
【0018】そして、比表面積が1.2 m2/gのム
ライトを低誘電率ガラスセラミックス層に使用し、また
、3.8 m2/gのムライトを強化層に使用した。す
なわち、低誘電率ガラスセラミックス層の構成としては
、硼珪酸ガラス粉末・・・・・・・・・・・・30重量
部シリカガラス粉末・・・・・・・・・・・・60  
〃ムライト粉末    ・・・・・・・・・・・・10
  〃一方、強化層の構成としては、 硼珪酸ガラス粉末・・・・・・・・・・・・30重量部
シリカガラス粉末・・・・・・・・・・・・40  〃
ムライト粉末    ・・・・・・・・・・・・30 
 〃とし、また、バインダや溶剤としては、バインダ(
ポリビニルブチラール)・・・・50重量部可塑剤(ジ
ブチルフタレート)    ・・・・15  〃溶剤 
 (エタノール)            ・・・・4
00 〃を共通に使用し、それぞれボールミルを用いて
混合してスラリーを作り、ドクタブレード法を用いて成
形し、厚さが200 μm で大きさが150mm の
グリンシートを形成した。
【0019】次に、このグリンシートをそれぞれ15枚
づつ積層し、150 ℃, 10MPaの条件で加圧し
て一体化した後にN2気流中で1000℃で4時間焼成
して基板を作った。 そして、この基板について収縮率を測定したところ両者
とも18.0%であり、低誘電率ガラスセラミックス層
の誘電率は4.1 、また強化層の曲げ強さは160 
MPaであった。
【0020】次に、低誘電率ガラスセラミックスグリン
シートと強化層用グリンシートに銅(Cu)ペーストを
スクリーニングして信号配線と接地層をパターン形成し
、乾燥した後、図1に示すように積層し、150 ℃,
10 MPaの条件で加圧して一体化した後、N2気流
中で1000℃で4時間焼成してセラミック多層回路基
板を形成したが、クラックの発生は認められてかった。
【0021】
【発明の効果】本発明の実施により低誘電率ガラスセラ
ミックスグリンシートと強化層用グリンシートを積層し
て多層基板を形成してもクラックや剥離を生じなくなり
、これにより電気的特性と機械的特性を兼ね備えたセラ
ミック多層回路基板の実用化が可能となる。
【図面の簡単な説明】
【図1】セラミック多層回路基板の構成を示す断面図で
ある。
【符号の説明】
4    信号配線 7    接地層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  多層基板を構成する信号層には低誘電
    率のセラミック材料を用い、また多層基板の上下に配す
    る強化層には曲げ強度の大きなセラミック材料を用い、
    該材料からなるグリンシートを積層した後に加圧し、一
    体化して焼成してなる多層基板において、使用するセラ
    ミック材料の比表面積を調整することにより焼成時に生
    ずる両者の収縮率を近似させることを特徴とする多層セ
    ラミック回路基板の製造方法。
  2. 【請求項2】  セラミック材料からなるグリーンシー
    トを積層し加圧した後、一体化して焼成してなるセラミ
    ック積層構造において、収縮率の小さなセラミック層を
    比面積の大きなセラミック粉を用いて形成し、収縮率の
    大きなセラミック層を比表面積の小さなセラミック粉を
    用いて形成することを特徴とするセラミック積層構造。
JP7945691A 1991-04-12 1991-04-12 多層セラミック回路基板の製造方法と積層構造 Withdrawn JPH04314393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7945691A JPH04314393A (ja) 1991-04-12 1991-04-12 多層セラミック回路基板の製造方法と積層構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7945691A JPH04314393A (ja) 1991-04-12 1991-04-12 多層セラミック回路基板の製造方法と積層構造

Publications (1)

Publication Number Publication Date
JPH04314393A true JPH04314393A (ja) 1992-11-05

Family

ID=13690385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7945691A Withdrawn JPH04314393A (ja) 1991-04-12 1991-04-12 多層セラミック回路基板の製造方法と積層構造

Country Status (1)

Country Link
JP (1) JPH04314393A (ja)

Similar Documents

Publication Publication Date Title
JPH0634452B2 (ja) セラミツクス回路基板
JPH0361359B2 (ja)
JPH04314394A (ja) ガラスセラミック回路基板とその製造方法
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
JPH04369509A (ja) 多層セラミック基板の製造方法
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JPH04314393A (ja) 多層セラミック回路基板の製造方法と積層構造
JPS6010696A (ja) 薄膜用セラミツク回路基板の製造法
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JPH02238642A (ja) セラミック回路基板の製造方法
US20110088831A1 (en) Method for producing ceramic body
JP2727700B2 (ja) 多層セラミック回路基板の製造方法
JP2669033B2 (ja) セラミック回路基板の製造方法
JPH02230798A (ja) 複合積層セラミック部品
JP2727720B2 (ja) 多層セラミック回路基板の製造方法
JPH04100295A (ja) 多層セラミック回路基板の製造方法
JPH03151690A (ja) 多層セラミック回路基板
JPS63202994A (ja) 多層セラミツク回路基板の製造方法
JPH0547960A (ja) ガラスセラミツク多層基板の製造方法
JP3688919B2 (ja) セラミック多層配線基板
JPH04217392A (ja) 低誘電率セラミック多層基板の製造方法
JPH06196863A (ja) 多層セラミック配線基板及びその製造方法
JPH0250638B2 (ja)
JPH04238858A (ja) 低温焼成ガラスセラミック体

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711