JPH04217392A - 低誘電率セラミック多層基板の製造方法 - Google Patents
低誘電率セラミック多層基板の製造方法Info
- Publication number
- JPH04217392A JPH04217392A JP2403449A JP40344990A JPH04217392A JP H04217392 A JPH04217392 A JP H04217392A JP 2403449 A JP2403449 A JP 2403449A JP 40344990 A JP40344990 A JP 40344990A JP H04217392 A JPH04217392 A JP H04217392A
- Authority
- JP
- Japan
- Prior art keywords
- hollow silica
- dielectric constant
- substrate
- powder
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は低誘電率セラミック多層
基板の製造方法に関する。大量の情報を迅速に処理する
必要から信号の周波数は益々向上して光通信も行われて
いる。
基板の製造方法に関する。大量の情報を迅速に処理する
必要から信号の周波数は益々向上して光通信も行われて
いる。
【０００２】こゝで、このような高速な信号を処理する
電子回路が形成される多層回路基板は、電気信号の遅延
時間τができるだけ少なく、また配線間の漏話が少ない
ことが必要であり、これを達成するためには、次の（１
）式に示すように基板の誘電率εが小さいことが必要で
ある。
電子回路が形成される多層回路基板は、電気信号の遅延
時間τができるだけ少なく、また配線間の漏話が少ない
ことが必要であり、これを達成するためには、次の（１
）式に示すように基板の誘電率εが小さいことが必要で
ある。
【０００３】
τ∝ε１／２ ／ｃ
…（１） 但し、εは基板の誘電率 ｃは光の速度 また、伝送損失を少なくするため、基板上にパターン形
成する導体線路は抵抗率の低い金属を用いて形成するこ
とが必要である。
…（１） 但し、εは基板の誘電率 ｃは光の速度 また、伝送損失を少なくするため、基板上にパターン形
成する導体線路は抵抗率の低い金属を用いて形成するこ
とが必要である。
【０００４】
【従来の技術】発明者等はこのような問題を解決する手
段として基板材料としてガラスセラミックスを用い、電
子回路を銅（Ｃｕ）を用いて形成することを提案してい
る。
段として基板材料としてガラスセラミックスを用い、電
子回路を銅（Ｃｕ）を用いて形成することを提案してい
る。
【０００５】すなわち、アルミナ（ Ａｌ２Ｏ３，ε≒
１０） を主成分とするグリーンシートは１３００℃以
上の焼成温度を必要とするのに対し、アルミナ粉と硼珪
酸ガラス粉との混合物を主成分とするガラスセラミック
・グリーンシートは焼成温度を１０００℃以下に低下す
ることができ、そのため配線パターンの形成材料として
Ｃｕ（ 融点１０８４℃） を使用することが可能とな
った。
１０） を主成分とするグリーンシートは１３００℃以
上の焼成温度を必要とするのに対し、アルミナ粉と硼珪
酸ガラス粉との混合物を主成分とするガラスセラミック
・グリーンシートは焼成温度を１０００℃以下に低下す
ることができ、そのため配線パターンの形成材料として
Ｃｕ（ 融点１０８４℃） を使用することが可能とな
った。
【０００６】然し、このようなガラスセラミックス基板
の誘電率は４〜６であり、信号の遅延時間を短縮する目
的には不充分である。そこで、発明者等はセラミック基
板の低誘電率化を実現する方法としてアルミナなどのセ
ラミックスの一部を中空シリカ（ 石英）粉末に置き換
えて使用することを提案している。
の誘電率は４〜６であり、信号の遅延時間を短縮する目
的には不充分である。そこで、発明者等はセラミック基
板の低誘電率化を実現する方法としてアルミナなどのセ
ラミックスの一部を中空シリカ（ 石英）粉末に置き換
えて使用することを提案している。
【０００７】すなわち、シリカ（ ＳｉＯ２） は誘電
率εが３．８ と無機誘電体のうちでは最も低いが、中
空とすることにより空気との複合誘電体を形成すること
ができ、次の（２）式に示すように誘電率を更に低下す
ることができる。
率εが３．８ と無機誘電体のうちでは最も低いが、中
空とすることにより空気との複合誘電体を形成すること
ができ、次の（２）式に示すように誘電率を更に低下す
ることができる。
【０００８】
ε０ ＝（ ε１ ・ε２）／（ε１ ｖ２＋ε２ｖ１
） …（２） 但し、 ε０ は複合誘電率、 ｖ１ は全容積に対しε１ なる誘電体（石英） の占
める割合、 ｖ２ は全容積に対しε２ なる誘電体（空気）の占め
る割合、 なお、中空シリカ粉末はメトキシシリケート〔Ｓｉ（Ｏ
ＣＨ３）４］やエトキシシリケート［Ｓｉ（ＯＣ２Ｈ５
）４］などの有機硅素化合物と発泡材を混合霧化した後
に加熱分解する際、発泡剤が気泡となるのを利用して作
ることができ、粒径が１００ μｍ 以上と大きなもの
は現在、コンクリートの増量材や樹脂成形体の軽量材と
して使用されている。
） …（２） 但し、 ε０ は複合誘電率、 ｖ１ は全容積に対しε１ なる誘電体（石英） の占
める割合、 ｖ２ は全容積に対しε２ なる誘電体（空気）の占め
る割合、 なお、中空シリカ粉末はメトキシシリケート〔Ｓｉ（Ｏ
ＣＨ３）４］やエトキシシリケート［Ｓｉ（ＯＣ２Ｈ５
）４］などの有機硅素化合物と発泡材を混合霧化した後
に加熱分解する際、発泡剤が気泡となるのを利用して作
ることができ、粒径が１００ μｍ 以上と大きなもの
は現在、コンクリートの増量材や樹脂成形体の軽量材と
して使用されている。
【０００９】発明者等はガラスセラミックスを構成する
セラミックスの代わりに粒径が２０μｍ 以下の中空シ
リカ粉末を用いることにより低誘電率化したガラスセラ
ミックス基板の使用を提案している。
セラミックスの代わりに粒径が２０μｍ 以下の中空シ
リカ粉末を用いることにより低誘電率化したガラスセラ
ミックス基板の使用を提案している。
【００１０】すなわち、中空シリカ粉末，硼珪酸ガラス
粉末およびセラミック粉末との混合物に可塑剤，バイン
タおよび溶剤を加え、混練した後に成形してグリーンシ
ートを作り、このグリーンシートにバイアホールを形成
する孔開けを行った後、銅（Ｃｕ） ペーストをスクリ
ーン印刷して導体パターンを形成した後、このグリーン
シートを位置合わせして積層し、一体化した後に焼成す
ることにより多層セラミック回路基板を作るものである
。
粉末およびセラミック粉末との混合物に可塑剤，バイン
タおよび溶剤を加え、混練した後に成形してグリーンシ
ートを作り、このグリーンシートにバイアホールを形成
する孔開けを行った後、銅（Ｃｕ） ペーストをスクリ
ーン印刷して導体パターンを形成した後、このグリーン
シートを位置合わせして積層し、一体化した後に焼成す
ることにより多層セラミック回路基板を作るものである
。
【００１１】次に、このようにして形成した多層セラミ
ック回路基板は基板上に半導体チップを装着するために
、バイアホールと接続するボンディング・パッドを形成
する必要がある。
ック回路基板は基板上に半導体チップを装着するために
、バイアホールと接続するボンディング・パッドを形成
する必要がある。
【００１２】こゝで、ボンディング・パッドの形成は真
空蒸着法などにより金（Ａｕ）などの薄膜を形成した後
、写真蝕刻技術（ フォトリソグラフィ） を用いて行
われているが、微細なボンディング・パッドを精度よく
形成するには予め多層セラミック回路基板の表面を研磨
して平坦化しておくことが必要である。
空蒸着法などにより金（Ａｕ）などの薄膜を形成した後
、写真蝕刻技術（ フォトリソグラフィ） を用いて行
われているが、微細なボンディング・パッドを精度よく
形成するには予め多層セラミック回路基板の表面を研磨
して平坦化しておくことが必要である。
【００１３】然し、構成原料として中空シリカ粉末を含
むグリーンシートを用いて形成した多層基板を研磨した
場合の表面粗度は約２４μｍ であり、中空シリカ粉末
を含まないで形成した多層基板を研磨した場合の表面粗
度が約０．０２μｍ であるのに較べ非常に大きく、そ
のまゝではボンディング・パッドを形成することができ
ない。そこで、この解決が必要となった。
むグリーンシートを用いて形成した多層基板を研磨した
場合の表面粗度は約２４μｍ であり、中空シリカ粉末
を含まないで形成した多層基板を研磨した場合の表面粗
度が約０．０２μｍ であるのに較べ非常に大きく、そ
のまゝではボンディング・パッドを形成することができ
ない。そこで、この解決が必要となった。
【００１４】
【発明が解決しようとする課題】中空シリカ粉末と硼珪
酸ガラス粉末およびセラミック粉末との混合物を主成分
としてグリーンシートを作り、このグリーンシートにバ
イアホールを形成する孔開けと導体パターンの印刷を行
った後に積層し、一体化した後に焼成して得る多層セラ
ミック基板は、この上に半導体チップのボンディング・
パッドを形成するために研磨して平坦化する必要がある
が、中空シリカを用いているために表面粗度が大きく、
そのまゝでは写真蝕刻技術を施してボンディング・パッ
ドを形成できないことが問題である。
酸ガラス粉末およびセラミック粉末との混合物を主成分
としてグリーンシートを作り、このグリーンシートにバ
イアホールを形成する孔開けと導体パターンの印刷を行
った後に積層し、一体化した後に焼成して得る多層セラ
ミック基板は、この上に半導体チップのボンディング・
パッドを形成するために研磨して平坦化する必要がある
が、中空シリカを用いているために表面粗度が大きく、
そのまゝでは写真蝕刻技術を施してボンディング・パッ
ドを形成できないことが問題である。
【００１５】
【課題を解決するための手段】上記の課題は中空シリカ
粉末，硼珪酸ガラス粉末およびセラミック粉末との混合
物を主成分とし、この混合物に可塑剤，バインダおよび
溶剤を加え、混練した後に成形してグリーンシートを作
り、このグリーンシートにバイアホールを形成する孔開
けと導体パターンの印刷を行った後、グリーンシートを
位置合わせして積層し、一体化した後に焼成して得る多
層セラミック基板の製造方法において、中空シリカ粉末
のみを等量で平均粒径が等しいシリカビーズで置換した
以外は組成が等しいグリーンシートを用いて積層体の上
下層を形成し、一体化した後焼成することを特徴として
低誘電率セラミック多層基板の製造方法を構成すること
により解決することができる。
粉末，硼珪酸ガラス粉末およびセラミック粉末との混合
物を主成分とし、この混合物に可塑剤，バインダおよび
溶剤を加え、混練した後に成形してグリーンシートを作
り、このグリーンシートにバイアホールを形成する孔開
けと導体パターンの印刷を行った後、グリーンシートを
位置合わせして積層し、一体化した後に焼成して得る多
層セラミック基板の製造方法において、中空シリカ粉末
のみを等量で平均粒径が等しいシリカビーズで置換した
以外は組成が等しいグリーンシートを用いて積層体の上
下層を形成し、一体化した後焼成することを特徴として
低誘電率セラミック多層基板の製造方法を構成すること
により解決することができる。
【００１６】
【作用】焼成の終わったセラミック多層基板の表面を研
磨した場合に表面粗度が約２４μｍ と大きくなる理由
は中に中空シリカを含んでいるためである。そこで、中
空シリカを含まぬ組成のガラスセラミックスを用いてグ
リーンシートを作り、これをグリーンシート積層体の上
下層として加圧積層して一体化し、焼成して多層基板を
作った。
磨した場合に表面粗度が約２４μｍ と大きくなる理由
は中に中空シリカを含んでいるためである。そこで、中
空シリカを含まぬ組成のガラスセラミックスを用いてグ
リーンシートを作り、これをグリーンシート積層体の上
下層として加圧積層して一体化し、焼成して多層基板を
作った。
【００１７】然し、このようにして形成したグリーンシ
ートは昇温過程における収縮率が異なるために基板に反
りを生じたり、中空シリカを含む内部層より剥離するこ
とが判った。
ートは昇温過程における収縮率が異なるために基板に反
りを生じたり、中空シリカを含む内部層より剥離するこ
とが判った。
【００１８】そこで、発明者等は中空シリカをこれと等
量で平均粒径の等しいシリカビーズに置き換えてグリー
ンシートを作り、従来のようにバイアホール形成のため
の孔開けと導体パターンの形成を行った後、これをグリ
ーンシート積層体の上下層として加圧積層して一体化し
、焼成したところ好結果を得ることができた。
量で平均粒径の等しいシリカビーズに置き換えてグリー
ンシートを作り、従来のようにバイアホール形成のため
の孔開けと導体パターンの形成を行った後、これをグリ
ーンシート積層体の上下層として加圧積層して一体化し
、焼成したところ好結果を得ることができた。
【００１９】すなわち、本発明に係るセラミック多層基
板は図１に示すように内部層１を中空シリカを含むガラ
スセラミックスで形成する一方、上層２と下層３を中空
シリカの代わりにシリカビーズを用いて形成し、焼成後
に内部のバイアホール４と回路接続するボンディング・
パッド５を設けるものである。
板は図１に示すように内部層１を中空シリカを含むガラ
スセラミックスで形成する一方、上層２と下層３を中空
シリカの代わりにシリカビーズを用いて形成し、焼成後
に内部のバイアホール４と回路接続するボンディング・
パッド５を設けるものである。
【００２０】こゝで、内部層１の中に信号線路，電源線
路やアースが設けられ、信号線路や電源線路はバイアホ
ール４により回路接続されているが、上層２および下層
３に設けられるのはバイアホール４のみであり、そのた
め低誘電率化に対する影響は少ない。
路やアースが設けられ、信号線路や電源線路はバイアホ
ール４により回路接続されているが、上層２および下層
３に設けられるのはバイアホール４のみであり、そのた
め低誘電率化に対する影響は少ない。
【００２１】
次の組成の原料を用いてガラスセラミックスを形成
した。 内部層用： 中空シリカ粉末（平均粒径２０μｍ ，
厚さ１μｍ ）… １００ ｇ 硼珪酸ガ
ラス
… ２００ ｇ アル
ミナ粉末
… １００ ｇ上下層用： シリカビーズ（平均粒径２０μｍ ）
… １３ ｇ
硼珪酸ガラス
… ２００ ｇ
アルミナ粉末
… １００ ｇ
のそれぞれに、 ポリメチルメタアクリレート（バインダ）
… ４０ ｇ ジブチルフ
タレート（可塑剤）
… ３０ ｇ メチルエチルケトン（溶
剤） … ３０
０ ｇを加え、ボールミルで１６時間に亙って混練した
後ドクターブレード法により厚さが４００ μｍ のグ
リーンシートを形成した。
した。 内部層用： 中空シリカ粉末（平均粒径２０μｍ ，
厚さ１μｍ ）… １００ ｇ 硼珪酸ガ
ラス
… ２００ ｇ アル
ミナ粉末
… １００ ｇ上下層用： シリカビーズ（平均粒径２０μｍ ）
… １３ ｇ
硼珪酸ガラス
… ２００ ｇ
アルミナ粉末
… １００ ｇ
のそれぞれに、 ポリメチルメタアクリレート（バインダ）
… ４０ ｇ ジブチルフ
タレート（可塑剤）
… ３０ ｇ メチルエチルケトン（溶
剤） … ３０
０ ｇを加え、ボールミルで１６時間に亙って混練した
後ドクターブレード法により厚さが４００ μｍ のグ
リーンシートを形成した。
【００２２】このグリーンシートを９×９ｃｍの大きさ
に打ち抜いた後、内部層用のグリーンシートを８枚積層
し、この上下面に上下層用のグリーンシートを一枚づつ
当接し、８０℃で１０ＭＰａの圧力を加えて一体化した
後、９５０ ℃で５時間の焼成を行った。得られた多層
基板には反りや剥がれは認められなかった。
に打ち抜いた後、内部層用のグリーンシートを８枚積層
し、この上下面に上下層用のグリーンシートを一枚づつ
当接し、８０℃で１０ＭＰａの圧力を加えて一体化した
後、９５０ ℃で５時間の焼成を行った。得られた多層
基板には反りや剥がれは認められなかった。
【００２３】次に、従来のように表面研磨を行ったとこ
ろ、表面粗度は０．１μｍ であり、ボンディングパッ
ドのパターン形成に適した表面状態を得ることができた
。なお、このようにして得られた多層基板の誘電率は３
．８ であった。
ろ、表面粗度は０．１μｍ であり、ボンディングパッ
ドのパターン形成に適した表面状態を得ることができた
。なお、このようにして得られた多層基板の誘電率は３
．８ であった。
【００２４】
【発明の効果】ガラスセラミック基板は構成材として中
空ガラス粉を使用することにより誘電率を下げることが
できるものゝ表面粗度が大きいと云う問題があったが、
本発明の実施により、誘電的特性を損なわずに平坦化す
ることが可能となる。
空ガラス粉を使用することにより誘電率を下げることが
できるものゝ表面粗度が大きいと云う問題があったが、
本発明の実施により、誘電的特性を損なわずに平坦化す
ることが可能となる。
【図面の簡単な説明】
【図１】本発明の原理図である。
１ 内部層
２ 上層
３ 下層
４ バイアホール
Claims (1)
- 【請求項１】 中空シリカ粉末，硼珪酸ガラス粉末お
よびセラミック粉末との混合物を主成分とし、該混合物
に可塑剤，バインダおよび溶剤を加え、混練した後に成
形してグリーンシートを作り、該グリーンシートにバイ
アホールを形成する孔開けと導体パターンの印刷を行っ
た後、該グリーンシートを位置合わせして積層し、一体
化した後に焼成して得る多層セラミック基板の製造方法
において、前記中空シリカ粉末のみを等量で平均粒径が
等しいシリカビーズで置換した以外は組成が等しいグリ
ーンシートを用いて積層体の上下層を形成し、一体化し
た後焼成することを特徴とする低誘電率セラミック多層
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403449A JPH04217392A (ja) | 1990-12-19 | 1990-12-19 | 低誘電率セラミック多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403449A JPH04217392A (ja) | 1990-12-19 | 1990-12-19 | 低誘電率セラミック多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217392A true JPH04217392A (ja) | 1992-08-07 |
Family
ID=18513183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403449A Withdrawn JPH04217392A (ja) | 1990-12-19 | 1990-12-19 | 低誘電率セラミック多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217392A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324370A (en) * | 1992-02-27 | 1994-06-28 | Fujitsu Limited | Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant |
| CN103178024A (zh) * | 2011-12-26 | 2013-06-26 | 深圳光启高等理工研究院 | 具有复合介电常数的基板及其制备方法 |
| CN113838907A (zh) * | 2020-06-24 | 2021-12-24 | 中国科学院微电子研究所 | 低介电常数金属层间介质层结构及其制造方法 |
-
1990
- 1990-12-19 JP JP2403449A patent/JPH04217392A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324370A (en) * | 1992-02-27 | 1994-06-28 | Fujitsu Limited | Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant |
| US5534331A (en) * | 1992-02-27 | 1996-07-09 | Fujitsu Limited | Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant |
| CN103178024A (zh) * | 2011-12-26 | 2013-06-26 | 深圳光启高等理工研究院 | 具有复合介电常数的基板及其制备方法 |
| CN113838907A (zh) * | 2020-06-24 | 2021-12-24 | 中国科学院微电子研究所 | 低介电常数金属层间介质层结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2906282B2 (ja) | ガラスセラミック・グリーンシートと多層基板、及び、その製造方法 | |
| JPS63358A (ja) | 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法 | |
| JP3226281B2 (ja) | 支持基板上のセラミック多層回路基板用導電性バイア充填インク | |
| JPH04314394A (ja) | ガラスセラミック回路基板とその製造方法 | |
| JPH0811696B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| EP0476954B1 (en) | Method for preparing green sheets | |
| JPH04217392A (ja) | 低誘電率セラミック多層基板の製造方法 | |
| JP2004511111A (ja) | プリント回路基板，そのようなプリント回路基板の製造方法，及びそのようなプリント回路基板用の層状複合材料 | |
| JPS59107596A (ja) | セラミツク多層配線回路板 | |
| JPH04369509A (ja) | 多層セラミック基板の製造方法 | |
| JPH08274470A (ja) | 多層配線基板 | |
| KR100607568B1 (ko) | 이종 유전체를 이용한 다층기판 제조방법 | |
| JP2001072473A (ja) | セラミック基板の製造方法 | |
| JPH0249265B2 (ja) | ||
| JPS63202994A (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH0547960A (ja) | ガラスセラミツク多層基板の製造方法 | |
| JPH02231746A (ja) | セラミック回路基板の製造方法 | |
| JP2727700B2 (ja) | 多層セラミック回路基板の製造方法 | |
| TW440555B (en) | Low-fire, low-dielectric-constant and low-loss ceramic formulations | |
| KR100310910B1 (ko) | 금속상저온동시소성세라믹기판용유리-세라믹그린테이프조성물 | |
| JPH0563371A (ja) | 低誘電率多層回路基板の製造方法 | |
| JPH04314393A (ja) | 多層セラミック回路基板の製造方法と積層構造 | |
| JPH04206552A (ja) | ガラス―セラミック基体 | |
| JPH01100958A (ja) | 樹脂被覆セラミック配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |