JPH0431441B2 - - Google Patents
Info
- Publication number
- JPH0431441B2 JPH0431441B2 JP12903085A JP12903085A JPH0431441B2 JP H0431441 B2 JPH0431441 B2 JP H0431441B2 JP 12903085 A JP12903085 A JP 12903085A JP 12903085 A JP12903085 A JP 12903085A JP H0431441 B2 JPH0431441 B2 JP H0431441B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- resistor
- input terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 102000016550 Complement Factor H Human genes 0.000 description 10
- 108010053085 Complement Factor H Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、増幅回路におけるひずみ低減技術
に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a technology for reducing distortion in an amplifier circuit.
（発明の技術的背景）
従来、増幅回路としては第３図に示すようなブ
ロツク図がよく用いられている。図において１，
１′は入力端子であり、コールド側１′は接地され
ている。ホツト側１は電圧−電流変換部２の非反
転入力端子に接続され、その出力は電流増幅部３
に入力される。電流増幅部３の出力はホツト側の
出力端子４に導かれ、負荷RLが接続されるとと
もに、抵抗RBを通じて、電圧−電流変換部２の
反転入力端子に導かれる。この反転入力端子には
抵抗RAが接続され、抵抗RAの他端は接地される。
なお、負荷RLの他端はコールド側の出力端子
４′を通し接地されている。また、入力端子１−
１′間には、バイアス抵抗RCが挿入されている。
電圧−電流変換部２および電流増幅部３には各々
接地点を基準として正負電源±B1および±B2が
供給されている。(Technical Background of the Invention) Conventionally, a block diagram as shown in FIG. 3 is often used as an amplifier circuit. In the figure 1,
1' is an input terminal, and the cold side 1' is grounded. The hot side 1 is connected to the non-inverting input terminal of the voltage-current converter 2, and its output is connected to the current amplifier 3.
is input. The output of the current amplifying section 3 is guided to the hot side output terminal 4, to which the load R L is connected, and is also guided to the inverting input terminal of the voltage-current converting section 2 through the resistor R B. A resistor R A is connected to this inverting input terminal, and the other end of the resistor R A is grounded.
Note that the other end of the load R L is grounded through the cold side output terminal 4'. In addition, input terminal 1-
A bias resistor R C is inserted between the terminals 1' and 1'.
Positive and negative power supplies ±B 1 and ±B 2 are supplied to the voltage-current converter 2 and the current amplifier 3, respectively, with reference to the ground point.
この構成を有する実際の回路例を第２図に示す
が、これは、ごく普通に用いられる負帰還増幅回
路であり、第３図と同一符号の部分は同等内容を
示している。 An actual circuit example having this configuration is shown in FIG. 2, which is a commonly used negative feedback amplifier circuit, and parts with the same reference numerals as in FIG. 3 indicate the same contents.
次に動作について、式を用いて説明する。第３
図において、入力電圧をVi、出力電圧をV0とし、
電圧−電流変換部２の実際の入力電圧をVeとす
る。また、電圧−電流変換部２の伝達コンダクタ
ンスをＧ〔Ａ／Ｖ〕、電流増幅部３の電流増幅率を
Ｈ〔倍〕とすると、次式が成立する。 Next, the operation will be explained using equations. Third
In the figure, the input voltage is Vi, the output voltage is V0,
Let Ve be the actual input voltage of the voltage-current converter 2. Further, if the transfer conductance of the voltage-current converter 2 is G [A/V], and the current amplification factor of the current amplifier 3 is H [times], then the following equation holds true.
Vi＝Ve＋｛RA／（RA＋RB）｝・V0 ……(1)
GHVe＝V0／RL＋V0／（RA＋RB ……(2)
これらより、
V0＝｛（RA＋RB／RA｝・〔１／｛１＋（RA＋
RB＋RL）／GHRARL｝〕・V1……(3)
が得られる。Vi=Ve+{R A /(R A +R B )}・V0...(1) GHVe=V0/R L +V0/(R A +R B ...(2) From these, V0={(R A +R B /R A }・[1/{1+(R A +
R B + R L )/GHR A R L }]・V1...(3) is obtained.
ところで、実際の増幅回路は、上記の伝達コン
ダクタンスＧおよび電流増幅率Ｈが信号の振幅に
よつて変動し、これが増幅回路のひずみの原因と
なつている。(3)式において（RA＋RB＋RL）
GHRARLは、通常、１より充分小さいが、伝達コ
ンダクタンスＧ、電流増幅率Ｈといつた変動要素
（ひずみ要素）を含んでいるため、従来の増幅回
路は必ずひずみを有している。 Incidentally, in an actual amplifier circuit, the above-mentioned transfer conductance G and current amplification factor H vary depending on the amplitude of the signal, and this causes distortion in the amplifier circuit. In equation (3), (R A + R B + R L )
GHR A R L is usually sufficiently smaller than 1, but since it includes variable elements (distortion elements) such as transfer conductance G and current amplification factor H, conventional amplifier circuits always have distortion.
（背景技術の問題点）
なお、ここで実際の回路上では、伝達コンダク
タンスＧのリニアリテイは比較的良好であり、し
かも改善が容易であるので、ひずみへの影響は少
ない。これに比べ電流増幅率Ｈを有する電流増幅
部３は、電力増幅器のように負荷が重く、大電流
を必要とするときにはリニアリテイが非常に悪く
なつて、ひずみを著しく悪化させる。これを改善
するためにはhfeのリニアリテイの優れたトラン
ジスタを多数個並列に用いるなどしなければなら
ず、費用もかさんでしまうことになる。(Problems with Background Art) Note that in an actual circuit, the linearity of the transfer conductance G is relatively good and can be easily improved, so that the effect on distortion is small. In contrast, when the current amplifying section 3 having the current amplification factor H has a heavy load like a power amplifier and requires a large current, the linearity becomes extremely poor, and distortion becomes significantly worse. In order to improve this, it is necessary to use a large number of transistors with excellent h fe linearity in parallel, which increases the cost.
（発明の目的）
この発明は、上記のような従来のものの欠点を
除去するために成されたもので、適当な値の抵抗
を１本追加し、電圧−電流変換部に供給される電
源の基準点を変更することによつて、ひずみのほ
とんどない増幅回路を提供することを目的として
いる。(Object of the invention) This invention was made to eliminate the drawbacks of the conventional ones as described above, and by adding one resistor of an appropriate value, the power supply supplied to the voltage-current converter is The purpose of this invention is to provide an amplifier circuit with almost no distortion by changing the reference point.
（発明の実施例）
以下、この発明を図に基づいて説明する。第１
図にこの発明の一実施例を示す。尚、第３図と同
等内容のものは同一符号で示している。そこで、
第３図と異なる部分について述べると、まず、抵
抗RDと抵抗RAと接地間に挿入している。また、
電源±B1の基準点を変更し、抵抗RAと抵抗RDの
接続点へ移している。他は、第３図と同じであ
る。実際の回路例を示すと、第４図のようにな
り、第１図と同等内容の部分は同一符号で示して
いる。(Embodiments of the Invention) The present invention will be described below based on the drawings. 1st
The figure shows an embodiment of this invention. Note that the same content as in FIG. 3 is indicated by the same reference numeral. Therefore,
Regarding the differences from Fig. 3, first, the resistors R D and R A are inserted between the ground. Also,
The reference point of power supply ±B 1 has been changed and moved to the connection point of resistor R A and resistor R D. The rest is the same as in FIG. 3. An actual circuit example is shown in FIG. 4, in which the same parts as in FIG. 1 are designated by the same reference numerals.
（実施例の動作・作用）
次にこの発明の動作を第１図に基いて説明す
る。各部に流れる信号電流を、図に示したように
i1、i2、i3、i4とする。ここでi1は、電源＋B1より
流れ出し、電圧−電流変換部２から電流増幅部３
に流れ込む電流である。i2は負荷RLを流れる電
流、i3は負荷帰還回路網を形成している抵抗RB、
RAを流れる電流である。また、i4は抵抗RDを流
れる電流である。(Operation/Function of the Embodiment) Next, the operation of the present invention will be explained based on FIG. 1. The signal current flowing through each part is as shown in the figure.
Let i 1 , i 2 , i 3 , and i 4 . Here, i 1 flows out from the power supply +B 1 and flows from the voltage-current converter 2 to the current amplifier 3.
This is the current that flows into the i 2 is the current flowing through the load R L , i 3 is the resistor R B forming the load feedback network,
is the current flowing through R A. Also, i 4 is the current flowing through the resistor R D.
以上の記号を用いると次の各式が得られる。 Using the above symbols, the following formulas can be obtained.
i1＝GVe ……(4)
Hi1＝i2＋i3 ……(5)
V0＝RL・i2 ……(6)
V0＝（RA＋RB）・i3＋RD・i4 (7)
Vi＝RA・i3＋RD・i4＋Ve ……(8)
i1＋i4＝i3 ……(9)
これらより、ViとV0の関係を導き出すと、
V0＝〔〔RA＋RB＋｛（Ｈ−１）／Ｈ｝・RD／RA・〔１／
〔１＋｛（Ｈ−１）／Ｈ｝・（RD／RA）
＋（RA＋RB＋RD＋RL−GRBRD／GHRARL〕〕・Vi……(10
)
が得られる。ここで、一般に電流増幅率Ｈ》１で
あり、電流増幅率Ｈが多少変動してもすなわちひ
ずみがあつても、（Ｈ−１）／Ｈはほとんどひず
まず、ほぼ１となる。また、後で例示する通り、
RD《RAとなるので、(10)式において、
〔RA＋RB＋｛Ｈ−１）／Ｈ｝RD／RA≒（RA＋
RB＋RD）／RA＝一定……（11）
｛Ｈ−１）／Ｈ｝・（RD／RA）
≒RD／RA＝一定 ……（12）
が成立する。また、（10）式のうち、一部を
Ｋ＝｛RA＋RB＋RD＋RL−GRBRD）／GHRARL…
…（13）
とおくと、信号の振幅によつて値が大きく変動す
る要素がある（すなわちひずむ要因があることに
なる）のは、このＫだけに絞ることができる。し
たがつて、このＫが上記と同様に常に一定値を保
てば、第１図の回路の出力電圧にひずみが発生し
ないことになる。ここでは、ひずみの大きい電流
増幅率Ｈの影響を避けることを考え、Ｋ＝０とな
る条件を求めると、（13）式から、
RD＝RA＋RB＋RL）／（GRB−１） ……（14）
となる。すなわち、抵抗RDを（14）式が成立す
るように決定し、電圧−電流変換部にリニアリテ
イの良い回路を採用することによつて出力のひず
みを限りなくゼロに近づけることができる。i 1 = GVe ... (4) Hi 1 = i 2 + i 3 ... (5) V 0 = R L・i 2 ... (6) V 0 = (R A + R B )・i 3 + R D・i 4 (7) Vi=R A・i 3 +R D・i 4 +Ve …(8) i 1 +i 4 =i 3 …(9) From these, deriving the relationship between Vi and V0, we get V0=[[ R A +R B +{(H-1)/H}・R D /R A・[1/
[1+{(H-1)/H}・(R D /R A ) +(R A +R B +R D +R L −GR B R D /GHR A R L )]・Vi……(10
) is obtained. Here, the current amplification factor H is generally 1, and even if the current amplification factor H changes somewhat, that is, even if there is distortion, (H-1)/H is almost 1 without any distortion. Also, as illustrated later,
R D 《R A , so in equation (10), [R A + R B + {H-1)/H} R D /R A ≒ (R A +
R B + R D )/R A = constant... (11) {H-1)/H}・(R D / R A ) ≒ R D / R A = constant... (12) holds true. Also, part of equation (10) can be expressed as K={R A + R B + R D + R L − GR B R D )/GHR A R L ...
...(13), it is only this K that has an element whose value fluctuates greatly depending on the amplitude of the signal (that is, there is a factor of distortion). Therefore, if K is always maintained at a constant value as described above, no distortion will occur in the output voltage of the circuit shown in FIG. Here, we consider avoiding the influence of the current amplification factor H, which has large distortion, and find the conditions for K = 0. From equation (13), R D = R A + R B + R L ) / (GR B -1 ) ...(14) becomes. That is, by determining the resistor R D so that equation (14) is satisfied and by employing a circuit with good linearity in the voltage-current converter, the output distortion can be brought as close to zero as possible.
なお、（14）式において、通常は１《GRBであ
り、また、電圧ゲインを20dB程度以上持たせる
と、RA《RBが成立する。さらに、電力増幅器など
では負荷RLが重いため、RL《RBとなることが一般
的である。これらを考慮に入れると（14）式は、
RD≒RB／GRB＝１／Ｇ ……（15）
と近似することができる。たとえば第４図の回路
において、初段の差動FETトランジスタＱ１，
Ｑ２の伝達コンダクタンスｇｍが10〔mA／Ｖ〕、
２段目のトランジスタＱ３の電流増幅率Hfeが
200だとすると、
Ｇ＝gm×hfe＝10×10-3×200＝２〔Ａ／Ｄ〕
（16）
となり、
RD≒１／２＝0.5〔Ω〕 ……（17）
とすることにより、ひずみの大幅な低減をはかる
ことができることになる。なお、約20dBの電圧
ゲインを得ようとする場合は、たとえば抵抗RA
＝1kΩ、RB＝10kΩとすることになるが、先に述
べたように通常RD《RAが成立する。 Note that in equation (14), normally 1<<GR B , and if the voltage gain is about 20 dB or more, R A <<R B holds true. Furthermore, since the load R L is heavy in power amplifiers and the like, it is common that R L <<R B. Taking these into consideration, equation (14) can be approximated as R D ≈R B /GR B =1/G (15). For example, in the circuit shown in Figure 4, the first stage differential FET transistor Q1,
The transfer conductance gm of Q2 is 10 [mA/V],
The current amplification factor H fe of the second stage transistor Q3 is
If it is 200, G = gm × h fe = 10 × 10 -3 × 200 = 2 [A/D]
(16) By setting R D ≒ 1/2 = 0.5 [Ω] ... (17), it is possible to significantly reduce distortion. Note that if you want to obtain a voltage gain of about 20 dB, for example, resistor R A
= 1 kΩ and R B = 10 kΩ, but as mentioned earlier, normally R D << R A holds true.
また、（14）式から、RL《（RA＋RB）のとき抵抗
RDの最適値は負荷RLの値にほとんど関係がない
ことがわかる。このことは（13）式においてＫ＝
０となる条件に負荷RLはほとんど関係なく、し
たがつて、負荷RLをRL《（RA＋RB）なる範囲内で
変化させても出力電圧の変化がほとんどないこと
を意味し、出力電流は負荷RLに応じて変化する。
換言すれば、出力インピーダンスが限りなくゼロ
に近くなるということになる。 Also, from equation (14), when R L 《(R A + R B ), the resistance
It can be seen that the optimal value of R D has almost no relation to the value of load R L. This means that in equation (13), K=
The load R L has almost no relation to the conditions for 0, and therefore, even if the load R L is changed within the range of R L <<(R A + R B ), this means that there is almost no change in the output voltage. The output current changes depending on the load R L.
In other words, the output impedance becomes extremely close to zero.
なお、上記の説明では、電圧−電流変換部の伝
達コンダクタンクＧのリニアリテイを良くして用
いるものとして説明したが、(3)式と(10)式を比較す
ればわかるように、抵抗RDを上記の値に設定し
さえすれば、伝達コンダクタンクＧのリニアリテ
イを特に改善しなくても（13）式におけるＫの値
をゼロに近づけることができるので大幅なひずみ
低減が可能である。 In addition, in the above explanation, it was explained that the linearity of the transfer conductor tank G of the voltage-current conversion section is improved, but as can be seen by comparing equations (3) and (10), the resistance R D As long as K is set to the above value, the value of K in Equation (13) can be brought close to zero without particularly improving the linearity of the transfer conductor tank G, so that a significant reduction in distortion is possible.
さらに、（13）式におけるＫ＝０なる条件には
電流増幅率Ｈは関係していないため、電流増幅部
のリニアリテイの良し悪しは問われない。言い換
えれば、電流増幅率Ｈのリニアリテイは悪くても
かまわないということであり、安価な素子ですま
せることもできる。 Furthermore, since the current amplification factor H is not related to the condition K=0 in equation (13), it does not matter whether the linearity of the current amplification section is good or bad. In other words, it does not matter if the linearity of the current amplification factor H is poor, and an inexpensive element can be used.
第５図に他の一実施例を示す、第１図と同等内
容部分は同一符号で示す。この例では電源＋B3
が存在するが、電圧−電流変換部内のため、基準
点を電源±B1と同じにしてある。ただし、この
回路例では電源＋B3には信号電流は流れない
（直流定電流のみ流れる）ため、基準点を電源±
B1とは別にして接地してもよい。 Another embodiment is shown in FIG. 5, in which parts equivalent to those in FIG. 1 are designated by the same reference numerals. In this example, power supply +B 3
However, since it is inside the voltage-current converter, the reference point is set to the same as the power supply ± B1 . However, in this circuit example, no signal current flows through power supply +B 3 (only constant DC current flows), so the reference point is
It may be grounded separately from B 1 .
また、以上の例では、直流増幅回路を示した
が、抵抗RAに直列にコンデンサを挿入し、交流
増幅回路としてもよい。 Further, in the above example, a DC amplification circuit is shown, but a capacitor may be inserted in series with the resistor RA to form an AC amplification circuit.
さらに、伝達コンダクタンスＧが周波数特性を
有するときには、抵抗RDのかわりに（14）式や
（15）式で求められるインピーダンス特性に相当
する回路網を用いればよい。 Furthermore, when the transfer conductance G has frequency characteristics, a circuit network corresponding to the impedance characteristics determined by equations (14) and (15) may be used instead of the resistor R D.
（発明の効果）
以上のように、この発明によれば、ひずみを限
りなくゼロに近づけることができ、また、出力イ
ンピーダンスも限りなくゼロに近づけることがで
きる。しかも電流増幅部の電流増幅率Ｈのリニア
リテイが悪くても、ひずみの極小な増幅回路を実
現することができる。(Effects of the Invention) As described above, according to the present invention, distortion can be brought as close to zero as possible, and output impedance can also be brought as close to zero as possible. Moreover, even if the linearity of the current amplification factor H of the current amplification section is poor, an amplifier circuit with minimal distortion can be realized.
第１図はこの発明の増幅回路の一実施例を示す
ブロツク図、第２図は従来の増幅回路の例を示す
回路図、第３図は従来の増幅回路の例を示すブロ
ツク図、第４図はこの発明の増幅回路の一実施例
を示す回路図、第５図はこの発明の増幅回路の他
の実施例を示す回路図である。
１，１′……入力端子、２……電圧−電流変換
部、３……電流増幅部、RL……負荷。
FIG. 1 is a block diagram showing an embodiment of the amplifier circuit of the present invention, FIG. 2 is a circuit diagram showing an example of a conventional amplifier circuit, FIG. 3 is a block diagram showing an example of a conventional amplifier circuit, and FIG. 4 is a block diagram showing an example of a conventional amplifier circuit. The figure is a circuit diagram showing one embodiment of the amplifier circuit of the invention, and FIG. 5 is a circuit diagram showing another embodiment of the amplifier circuit of the invention. 1, 1'...Input terminal, 2...Voltage-current converter, 3...Current amplifier, R L ...Load.
Claims (1)
この２端子間の電圧に比例した電流を出力する
伝達コンダクタンスＧを有する電圧−電流変換
手段と、 (b) 上記電圧−電流変換手段から出力された電流
を増幅する電流増幅手段と、 (c) 上記電圧−電流変換手段を駆動するための正
負の２電線で構成された第１の電源と、 (d) 上記電流増幅手段を駆動するための正負の２
電源で構成された第２の電源と、 (e) 上記電圧−電流変換手段の非反転入力端子に
入力電圧のホツト側を印加する手段と、 (f) 入力電圧のコールド側及び、上記第２の電源
の基準点を接地する手段と、 (g) 上記電流増幅手段の出力と、上記電圧−電流
変換手段の反転入力端子との間に接続された第
１の抵抗RBと、 (h) 上記電圧−電流変換手段の反転入力端子と上
記第１の電源の基準点との間に接続された第２
の抵抗RAと、 (i) 上記第１の電源の基準点、接地との間に接続
された第３の抵抗RDと、 (j) 上記電流増幅手段の出力と接地間に接続され
た負荷（抵抗値RL）と、 を備えたことを特徴とする増幅回路。 ２ 上記第３の抵抗RDを、 RD＝（RA＋RB＋RL）／（GRB−１） なる値に設定したことを特徴とする特許請求の範
囲第１項記載の増幅回路。[Claims] 1 (a) having a non-inverting input terminal and an inverting input terminal,
(b) a current amplification means that amplifies the current output from the voltage-current conversion means; (c) (d) a first power source composed of two positive and negative wires for driving the voltage-current converting means; (d) a first power source for driving the current amplifying means;
(e) means for applying the hot side of the input voltage to the non-inverting input terminal of the voltage-to-current converting means; (f) the cold side of the input voltage; (g) a first resistor R B connected between the output of the current amplification means and the inverting input terminal of the voltage-current conversion means; (h) A second terminal connected between the inverting input terminal of the voltage-current converting means and a reference point of the first power supply.
(i) a third resistor R D connected between the reference point of the first power supply and ground; (j) a third resistor R D connected between the output of the current amplification means and ground; An amplifier circuit characterized by comprising a load (resistance value RL ) and. 2. The amplifier circuit according to claim 1, wherein the third resistor R D is set to a value of R D =( RA + R B + R L )/(GR B -1).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12903085A JPS61287305A (en) | 1985-06-13 | 1985-06-13 | Amplifier circuit |
| DE19863619556 DE3619556A1 (en) | 1985-06-13 | 1986-06-11 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12903085A JPS61287305A (en) | 1985-06-13 | 1985-06-13 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61287305A JPS61287305A (en) | 1986-12-17 |
| JPH0431441B2 true JPH0431441B2 (en) | 1992-05-26 |
Family
ID=14999385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12903085A Granted JPS61287305A (en) | 1985-06-13 | 1985-06-13 | Amplifier circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61287305A (en) |
| DE (1) | DE3619556A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007312A1 (en) * | 2006-07-10 | 2008-01-17 | Bobinados De Transformadores S.L. | Power amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1528201A (en) * | 1975-02-24 | 1978-10-11 | Rca Corp | Differential amplifier |
| JPS6134749Y2 (en) * | 1979-09-28 | 1986-10-09 | ||
| NL8003905A (en) * | 1980-07-07 | 1982-02-01 | Philips Nv | AMPLIFIER CIRCUIT WITH VERY LOW DISTORTION. |
| JPS5753112A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Sepp power amplifier |
| DE3232442A1 (en) * | 1982-09-01 | 1984-03-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Operational amplifier arrangement |
| DE3234400A1 (en) * | 1982-09-16 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | SEMICONDUCTOR AMPLIFIER CIRCUIT |
| JPS603098A (en) * | 1983-06-20 | 1985-01-09 | 株式会社日立製作所 | Voltage-current conversion circuit |
-
1985
- 1985-06-13 JP JP12903085A patent/JPS61287305A/en active Granted
-
1986
- 1986-06-11 DE DE19863619556 patent/DE3619556A1/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3619556A1 (en) | 1986-12-18 |
| DE3619556C2 (en) | 1988-03-03 |
| JPS61287305A (en) | 1986-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890001892B1 (en) | Voltage addition circuit | |
| JP3390093B2 (en) | Differential amplifier | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US4290025A (en) | Amplifier arrangement with variable gain factor | |
| KR930002040B1 (en) | Amplifier | |
| JP2677635B2 (en) | Amplifier | |
| US4667146A (en) | Voltage-controlled push-pull current source | |
| JP3081210B2 (en) | Linear gain amplifier | |
| US3854101A (en) | Differential amplifiers | |
| JP3061674B2 (en) | Gain control circuit | |
| JPH0346581Y2 (en) | ||
| US3958135A (en) | Current mirror amplifiers | |
| US4167708A (en) | Transistor amplifier | |
| EP0198478A2 (en) | Amplifier circuit | |
| JPH0793543B2 (en) | Voltage repeater circuit | |
| JPS61287305A (en) | Amplifier circuit | |
| US6346855B1 (en) | Amplifier arrangement | |
| GB2261784A (en) | An amplifier stage | |
| JPH0225286B2 (en) | ||
| JP2546636Y2 (en) | Active load circuit | |
| JPS6338575Y2 (en) | ||
| JP2937765B2 (en) | Voltage control amplifier circuit | |
| SU1338001A1 (en) | Amplifying unit | |
| JPS5915126Y2 (en) | Balanced differential input type amplifier | |
| JPH0328579Y2 (en) |