JPH0431441B2 - - Google Patents
Info
- Publication number
- JPH0431441B2 JPH0431441B2 JP12903085A JP12903085A JPH0431441B2 JP H0431441 B2 JPH0431441 B2 JP H0431441B2 JP 12903085 A JP12903085 A JP 12903085A JP 12903085 A JP12903085 A JP 12903085A JP H0431441 B2 JPH0431441 B2 JP H0431441B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- resistor
- input terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 102000016550 Complement Factor H Human genes 0.000 description 10
- 108010053085 Complement Factor H Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、増幅回路におけるひずみ低減技術
に関するものである。
に関するものである。
（発明の技術的背景）
従来、増幅回路としては第３図に示すようなブ
ロツク図がよく用いられている。図において１，
１′は入力端子であり、コールド側１′は接地され
ている。ホツト側１は電圧−電流変換部２の非反
転入力端子に接続され、その出力は電流増幅部３
に入力される。電流増幅部３の出力はホツト側の
出力端子４に導かれ、負荷RLが接続されるとと
もに、抵抗RBを通じて、電圧−電流変換部２の
反転入力端子に導かれる。この反転入力端子には
抵抗RAが接続され、抵抗RAの他端は接地される。
なお、負荷RLの他端はコールド側の出力端子
４′を通し接地されている。また、入力端子１−
１′間には、バイアス抵抗RCが挿入されている。
電圧−電流変換部２および電流増幅部３には各々
接地点を基準として正負電源±B1および±B2が
供給されている。
ロツク図がよく用いられている。図において１，
１′は入力端子であり、コールド側１′は接地され
ている。ホツト側１は電圧−電流変換部２の非反
転入力端子に接続され、その出力は電流増幅部３
に入力される。電流増幅部３の出力はホツト側の
出力端子４に導かれ、負荷RLが接続されるとと
もに、抵抗RBを通じて、電圧−電流変換部２の
反転入力端子に導かれる。この反転入力端子には
抵抗RAが接続され、抵抗RAの他端は接地される。
なお、負荷RLの他端はコールド側の出力端子
４′を通し接地されている。また、入力端子１−
１′間には、バイアス抵抗RCが挿入されている。
電圧−電流変換部２および電流増幅部３には各々
接地点を基準として正負電源±B1および±B2が
供給されている。
この構成を有する実際の回路例を第２図に示す
が、これは、ごく普通に用いられる負帰還増幅回
路であり、第３図と同一符号の部分は同等内容を
示している。
が、これは、ごく普通に用いられる負帰還増幅回
路であり、第３図と同一符号の部分は同等内容を
示している。
次に動作について、式を用いて説明する。第３
図において、入力電圧をVi、出力電圧をV0とし、
電圧−電流変換部２の実際の入力電圧をVeとす
る。また、電圧−電流変換部２の伝達コンダクタ
ンスをＧ〔Ａ／Ｖ〕、電流増幅部３の電流増幅率を
Ｈ〔倍〕とすると、次式が成立する。
図において、入力電圧をVi、出力電圧をV0とし、
電圧−電流変換部２の実際の入力電圧をVeとす
る。また、電圧−電流変換部２の伝達コンダクタ
ンスをＧ〔Ａ／Ｖ〕、電流増幅部３の電流増幅率を
Ｈ〔倍〕とすると、次式が成立する。
Vi＝Ve＋｛RA／（RA＋RB）｝・V0 ……(1)
GHVe＝V0／RL＋V0／（RA＋RB ……(2)
これらより、
V0＝｛（RA＋RB／RA｝・〔１／｛１＋（RA＋
RB＋RL）／GHRARL｝〕・V1……(3) が得られる。
RB＋RL）／GHRARL｝〕・V1……(3) が得られる。
ところで、実際の増幅回路は、上記の伝達コン
ダクタンスＧおよび電流増幅率Ｈが信号の振幅に
よつて変動し、これが増幅回路のひずみの原因と
なつている。(3)式において（RA＋RB＋RL）
GHRARLは、通常、１より充分小さいが、伝達コ
ンダクタンスＧ、電流増幅率Ｈといつた変動要素
（ひずみ要素）を含んでいるため、従来の増幅回
路は必ずひずみを有している。
ダクタンスＧおよび電流増幅率Ｈが信号の振幅に
よつて変動し、これが増幅回路のひずみの原因と
なつている。(3)式において（RA＋RB＋RL）
GHRARLは、通常、１より充分小さいが、伝達コ
ンダクタンスＧ、電流増幅率Ｈといつた変動要素
（ひずみ要素）を含んでいるため、従来の増幅回
路は必ずひずみを有している。
（背景技術の問題点）
なお、ここで実際の回路上では、伝達コンダク
タンスＧのリニアリテイは比較的良好であり、し
かも改善が容易であるので、ひずみへの影響は少
ない。これに比べ電流増幅率Ｈを有する電流増幅
部３は、電力増幅器のように負荷が重く、大電流
を必要とするときにはリニアリテイが非常に悪く
なつて、ひずみを著しく悪化させる。これを改善
するためにはhfeのリニアリテイの優れたトラン
ジスタを多数個並列に用いるなどしなければなら
ず、費用もかさんでしまうことになる。
タンスＧのリニアリテイは比較的良好であり、し
かも改善が容易であるので、ひずみへの影響は少
ない。これに比べ電流増幅率Ｈを有する電流増幅
部３は、電力増幅器のように負荷が重く、大電流
を必要とするときにはリニアリテイが非常に悪く
なつて、ひずみを著しく悪化させる。これを改善
するためにはhfeのリニアリテイの優れたトラン
ジスタを多数個並列に用いるなどしなければなら
ず、費用もかさんでしまうことになる。
（発明の目的）
この発明は、上記のような従来のものの欠点を
除去するために成されたもので、適当な値の抵抗
を１本追加し、電圧−電流変換部に供給される電
源の基準点を変更することによつて、ひずみのほ
とんどない増幅回路を提供することを目的として
いる。
除去するために成されたもので、適当な値の抵抗
を１本追加し、電圧−電流変換部に供給される電
源の基準点を変更することによつて、ひずみのほ
とんどない増幅回路を提供することを目的として
いる。
（発明の実施例）
以下、この発明を図に基づいて説明する。第１
図にこの発明の一実施例を示す。尚、第３図と同
等内容のものは同一符号で示している。そこで、
第３図と異なる部分について述べると、まず、抵
抗RDと抵抗RAと接地間に挿入している。また、
電源±B1の基準点を変更し、抵抗RAと抵抗RDの
接続点へ移している。他は、第３図と同じであ
る。実際の回路例を示すと、第４図のようにな
り、第１図と同等内容の部分は同一符号で示して
いる。
図にこの発明の一実施例を示す。尚、第３図と同
等内容のものは同一符号で示している。そこで、
第３図と異なる部分について述べると、まず、抵
抗RDと抵抗RAと接地間に挿入している。また、
電源±B1の基準点を変更し、抵抗RAと抵抗RDの
接続点へ移している。他は、第３図と同じであ
る。実際の回路例を示すと、第４図のようにな
り、第１図と同等内容の部分は同一符号で示して
いる。
（実施例の動作・作用）
次にこの発明の動作を第１図に基いて説明す
る。各部に流れる信号電流を、図に示したように
i1、i2、i3、i4とする。ここでi1は、電源＋B1より
流れ出し、電圧−電流変換部２から電流増幅部３
に流れ込む電流である。i2は負荷RLを流れる電
流、i3は負荷帰還回路網を形成している抵抗RB、
RAを流れる電流である。また、i4は抵抗RDを流
れる電流である。
る。各部に流れる信号電流を、図に示したように
i1、i2、i3、i4とする。ここでi1は、電源＋B1より
流れ出し、電圧−電流変換部２から電流増幅部３
に流れ込む電流である。i2は負荷RLを流れる電
流、i3は負荷帰還回路網を形成している抵抗RB、
RAを流れる電流である。また、i4は抵抗RDを流
れる電流である。
以上の記号を用いると次の各式が得られる。
i1＝GVe ……(4)
Hi1＝i2＋i3 ……(5)
V0＝RL・i2 ……(6)
V0＝（RA＋RB）・i3＋RD・i4 (7)
Vi＝RA・i3＋RD・i4＋Ve ……(8)
i1＋i4＝i3 ……(9)
これらより、ViとV0の関係を導き出すと、
V0＝〔〔RA＋RB＋｛（Ｈ−１）／Ｈ｝・RD／RA・〔１／
〔１＋｛（Ｈ−１）／Ｈ｝・（RD／RA） ＋（RA＋RB＋RD＋RL−GRBRD／GHRARL〕〕・Vi……(10
) が得られる。ここで、一般に電流増幅率Ｈ》１で
あり、電流増幅率Ｈが多少変動してもすなわちひ
ずみがあつても、（Ｈ−１）／Ｈはほとんどひず
まず、ほぼ１となる。また、後で例示する通り、
RD《RAとなるので、(10)式において、 〔RA＋RB＋｛Ｈ−１）／Ｈ｝RD／RA≒（RA＋
RB＋RD）／RA＝一定……（11） ｛Ｈ−１）／Ｈ｝・（RD／RA） ≒RD／RA＝一定 ……（12） が成立する。また、（10）式のうち、一部を Ｋ＝｛RA＋RB＋RD＋RL−GRBRD）／GHRARL…
…（13） とおくと、信号の振幅によつて値が大きく変動す
る要素がある（すなわちひずむ要因があることに
なる）のは、このＫだけに絞ることができる。し
たがつて、このＫが上記と同様に常に一定値を保
てば、第１図の回路の出力電圧にひずみが発生し
ないことになる。ここでは、ひずみの大きい電流
増幅率Ｈの影響を避けることを考え、Ｋ＝０とな
る条件を求めると、（13）式から、 RD＝RA＋RB＋RL）／（GRB−１） ……（14） となる。すなわち、抵抗RDを（14）式が成立す
るように決定し、電圧−電流変換部にリニアリテ
イの良い回路を採用することによつて出力のひず
みを限りなくゼロに近づけることができる。
〔１＋｛（Ｈ−１）／Ｈ｝・（RD／RA） ＋（RA＋RB＋RD＋RL−GRBRD／GHRARL〕〕・Vi……(10
) が得られる。ここで、一般に電流増幅率Ｈ》１で
あり、電流増幅率Ｈが多少変動してもすなわちひ
ずみがあつても、（Ｈ−１）／Ｈはほとんどひず
まず、ほぼ１となる。また、後で例示する通り、
RD《RAとなるので、(10)式において、 〔RA＋RB＋｛Ｈ−１）／Ｈ｝RD／RA≒（RA＋
RB＋RD）／RA＝一定……（11） ｛Ｈ−１）／Ｈ｝・（RD／RA） ≒RD／RA＝一定 ……（12） が成立する。また、（10）式のうち、一部を Ｋ＝｛RA＋RB＋RD＋RL−GRBRD）／GHRARL…
…（13） とおくと、信号の振幅によつて値が大きく変動す
る要素がある（すなわちひずむ要因があることに
なる）のは、このＫだけに絞ることができる。し
たがつて、このＫが上記と同様に常に一定値を保
てば、第１図の回路の出力電圧にひずみが発生し
ないことになる。ここでは、ひずみの大きい電流
増幅率Ｈの影響を避けることを考え、Ｋ＝０とな
る条件を求めると、（13）式から、 RD＝RA＋RB＋RL）／（GRB−１） ……（14） となる。すなわち、抵抗RDを（14）式が成立す
るように決定し、電圧−電流変換部にリニアリテ
イの良い回路を採用することによつて出力のひず
みを限りなくゼロに近づけることができる。
なお、（14）式において、通常は１《GRBであ
り、また、電圧ゲインを20dB程度以上持たせる
と、RA《RBが成立する。さらに、電力増幅器など
では負荷RLが重いため、RL《RBとなることが一般
的である。これらを考慮に入れると（14）式は、 RD≒RB／GRB＝１／Ｇ ……（15） と近似することができる。たとえば第４図の回路
において、初段の差動FETトランジスタＱ１，
Ｑ２の伝達コンダクタンスｇｍが10〔mA／Ｖ〕、
２段目のトランジスタＱ３の電流増幅率Hfeが
200だとすると、 Ｇ＝gm×hfe＝10×10-3×200＝２〔Ａ／Ｄ〕
（16） となり、 RD≒１／２＝0.5〔Ω〕 ……（17） とすることにより、ひずみの大幅な低減をはかる
ことができることになる。なお、約20dBの電圧
ゲインを得ようとする場合は、たとえば抵抗RA
＝1kΩ、RB＝10kΩとすることになるが、先に述
べたように通常RD《RAが成立する。
り、また、電圧ゲインを20dB程度以上持たせる
と、RA《RBが成立する。さらに、電力増幅器など
では負荷RLが重いため、RL《RBとなることが一般
的である。これらを考慮に入れると（14）式は、 RD≒RB／GRB＝１／Ｇ ……（15） と近似することができる。たとえば第４図の回路
において、初段の差動FETトランジスタＱ１，
Ｑ２の伝達コンダクタンスｇｍが10〔mA／Ｖ〕、
２段目のトランジスタＱ３の電流増幅率Hfeが
200だとすると、 Ｇ＝gm×hfe＝10×10-3×200＝２〔Ａ／Ｄ〕
（16） となり、 RD≒１／２＝0.5〔Ω〕 ……（17） とすることにより、ひずみの大幅な低減をはかる
ことができることになる。なお、約20dBの電圧
ゲインを得ようとする場合は、たとえば抵抗RA
＝1kΩ、RB＝10kΩとすることになるが、先に述
べたように通常RD《RAが成立する。
また、（14）式から、RL《（RA＋RB）のとき抵抗
RDの最適値は負荷RLの値にほとんど関係がない
ことがわかる。このことは（13）式においてＫ＝
０となる条件に負荷RLはほとんど関係なく、し
たがつて、負荷RLをRL《（RA＋RB）なる範囲内で
変化させても出力電圧の変化がほとんどないこと
を意味し、出力電流は負荷RLに応じて変化する。
換言すれば、出力インピーダンスが限りなくゼロ
に近くなるということになる。
RDの最適値は負荷RLの値にほとんど関係がない
ことがわかる。このことは（13）式においてＫ＝
０となる条件に負荷RLはほとんど関係なく、し
たがつて、負荷RLをRL《（RA＋RB）なる範囲内で
変化させても出力電圧の変化がほとんどないこと
を意味し、出力電流は負荷RLに応じて変化する。
換言すれば、出力インピーダンスが限りなくゼロ
に近くなるということになる。
なお、上記の説明では、電圧−電流変換部の伝
達コンダクタンクＧのリニアリテイを良くして用
いるものとして説明したが、(3)式と(10)式を比較す
ればわかるように、抵抗RDを上記の値に設定し
さえすれば、伝達コンダクタンクＧのリニアリテ
イを特に改善しなくても（13）式におけるＫの値
をゼロに近づけることができるので大幅なひずみ
低減が可能である。
達コンダクタンクＧのリニアリテイを良くして用
いるものとして説明したが、(3)式と(10)式を比較す
ればわかるように、抵抗RDを上記の値に設定し
さえすれば、伝達コンダクタンクＧのリニアリテ
イを特に改善しなくても（13）式におけるＫの値
をゼロに近づけることができるので大幅なひずみ
低減が可能である。
さらに、（13）式におけるＫ＝０なる条件には
電流増幅率Ｈは関係していないため、電流増幅部
のリニアリテイの良し悪しは問われない。言い換
えれば、電流増幅率Ｈのリニアリテイは悪くても
かまわないということであり、安価な素子ですま
せることもできる。
電流増幅率Ｈは関係していないため、電流増幅部
のリニアリテイの良し悪しは問われない。言い換
えれば、電流増幅率Ｈのリニアリテイは悪くても
かまわないということであり、安価な素子ですま
せることもできる。
第５図に他の一実施例を示す、第１図と同等内
容部分は同一符号で示す。この例では電源＋B3
が存在するが、電圧−電流変換部内のため、基準
点を電源±B1と同じにしてある。ただし、この
回路例では電源＋B3には信号電流は流れない
（直流定電流のみ流れる）ため、基準点を電源±
B1とは別にして接地してもよい。
容部分は同一符号で示す。この例では電源＋B3
が存在するが、電圧−電流変換部内のため、基準
点を電源±B1と同じにしてある。ただし、この
回路例では電源＋B3には信号電流は流れない
（直流定電流のみ流れる）ため、基準点を電源±
B1とは別にして接地してもよい。
また、以上の例では、直流増幅回路を示した
が、抵抗RAに直列にコンデンサを挿入し、交流
増幅回路としてもよい。
が、抵抗RAに直列にコンデンサを挿入し、交流
増幅回路としてもよい。
さらに、伝達コンダクタンスＧが周波数特性を
有するときには、抵抗RDのかわりに（14）式や
（15）式で求められるインピーダンス特性に相当
する回路網を用いればよい。
有するときには、抵抗RDのかわりに（14）式や
（15）式で求められるインピーダンス特性に相当
する回路網を用いればよい。
（発明の効果）
以上のように、この発明によれば、ひずみを限
りなくゼロに近づけることができ、また、出力イ
ンピーダンスも限りなくゼロに近づけることがで
きる。しかも電流増幅部の電流増幅率Ｈのリニア
リテイが悪くても、ひずみの極小な増幅回路を実
現することができる。
りなくゼロに近づけることができ、また、出力イ
ンピーダンスも限りなくゼロに近づけることがで
きる。しかも電流増幅部の電流増幅率Ｈのリニア
リテイが悪くても、ひずみの極小な増幅回路を実
現することができる。
第１図はこの発明の増幅回路の一実施例を示す
ブロツク図、第２図は従来の増幅回路の例を示す
回路図、第３図は従来の増幅回路の例を示すブロ
ツク図、第４図はこの発明の増幅回路の一実施例
を示す回路図、第５図はこの発明の増幅回路の他
の実施例を示す回路図である。 １，１′……入力端子、２……電圧−電流変換
部、３……電流増幅部、RL……負荷。
ブロツク図、第２図は従来の増幅回路の例を示す
回路図、第３図は従来の増幅回路の例を示すブロ
ツク図、第４図はこの発明の増幅回路の一実施例
を示す回路図、第５図はこの発明の増幅回路の他
の実施例を示す回路図である。 １，１′……入力端子、２……電圧−電流変換
部、３……電流増幅部、RL……負荷。
Claims (1)
- 【特許請求の範囲】 １ (a) 非反転入力端子と反転入力端子を有し、
この２端子間の電圧に比例した電流を出力する
伝達コンダクタンスＧを有する電圧−電流変換
手段と、 (b) 上記電圧−電流変換手段から出力された電流
を増幅する電流増幅手段と、 (c) 上記電圧−電流変換手段を駆動するための正
負の２電線で構成された第１の電源と、 (d) 上記電流増幅手段を駆動するための正負の２
電源で構成された第２の電源と、 (e) 上記電圧−電流変換手段の非反転入力端子に
入力電圧のホツト側を印加する手段と、 (f) 入力電圧のコールド側及び、上記第２の電源
の基準点を接地する手段と、 (g) 上記電流増幅手段の出力と、上記電圧−電流
変換手段の反転入力端子との間に接続された第
１の抵抗RBと、 (h) 上記電圧−電流変換手段の反転入力端子と上
記第１の電源の基準点との間に接続された第２
の抵抗RAと、 (i) 上記第１の電源の基準点、接地との間に接続
された第３の抵抗RDと、 (j) 上記電流増幅手段の出力と接地間に接続され
た負荷（抵抗値RL）と、 を備えたことを特徴とする増幅回路。 ２ 上記第３の抵抗RDを、 RD＝（RA＋RB＋RL）／（GRB−１） なる値に設定したことを特徴とする特許請求の範
囲第１項記載の増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12903085A JPS61287305A (ja) | 1985-06-13 | 1985-06-13 | 増幅回路 |
| DE19863619556 DE3619556A1 (de) | 1985-06-13 | 1986-06-11 | Verstaerkerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12903085A JPS61287305A (ja) | 1985-06-13 | 1985-06-13 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61287305A JPS61287305A (ja) | 1986-12-17 |
| JPH0431441B2 true JPH0431441B2 (ja) | 1992-05-26 |
Family
ID=14999385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12903085A Granted JPS61287305A (ja) | 1985-06-13 | 1985-06-13 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61287305A (ja) |
| DE (1) | DE3619556A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007312A1 (en) * | 2006-07-10 | 2008-01-17 | Bobinados De Transformadores S.L. | Power amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1528201A (en) * | 1975-02-24 | 1978-10-11 | Rca Corp | Differential amplifier |
| JPS6134749Y2 (ja) * | 1979-09-28 | 1986-10-09 | ||
| NL8003905A (nl) * | 1980-07-07 | 1982-02-01 | Philips Nv | Versterkerschakeling met zeer lage vervorming. |
| JPS5753112A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Sepp power amplifier |
| DE3232442A1 (de) * | 1982-09-01 | 1984-03-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Operationsverstaerkeranordnung |
| DE3234400A1 (de) * | 1982-09-16 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-verstaerkerschaltung |
| JPS603098A (ja) * | 1983-06-20 | 1985-01-09 | 株式会社日立製作所 | 電圧電流変換回路 |
-
1985
- 1985-06-13 JP JP12903085A patent/JPS61287305A/ja active Granted
-
1986
- 1986-06-11 DE DE19863619556 patent/DE3619556A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3619556A1 (de) | 1986-12-18 |
| DE3619556C2 (ja) | 1988-03-03 |
| JPS61287305A (ja) | 1986-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890001892B1 (ko) | 전압가산회로 | |
| JP3390093B2 (ja) | 差動増幅器 | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US4290025A (en) | Amplifier arrangement with variable gain factor | |
| KR930002040B1 (ko) | 증폭기 | |
| JP2677635B2 (ja) | 増幅装置 | |
| US4667146A (en) | Voltage-controlled push-pull current source | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US3854101A (en) | Differential amplifiers | |
| JP3061674B2 (ja) | 利得制御回路 | |
| JPH0346581Y2 (ja) | ||
| US3958135A (en) | Current mirror amplifiers | |
| US4167708A (en) | Transistor amplifier | |
| EP0198478A2 (en) | Amplifier circuit | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| JPS61287305A (ja) | 増幅回路 | |
| US6346855B1 (en) | Amplifier arrangement | |
| GB2261784A (en) | An amplifier stage | |
| JPH0225286B2 (ja) | ||
| JP2546636Y2 (ja) | 能動負荷回路 | |
| JPS6338575Y2 (ja) | ||
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| SU1338001A1 (ru) | Устройство усилени | |
| JPS5915126Y2 (ja) | 平衡差動入力形の増幅器 | |
| JPH0328579Y2 (ja) |