JPH0431467B2 - - Google Patents

Info

Publication number
JPH0431467B2
JPH0431467B2 JP60165193A JP16519385A JPH0431467B2 JP H0431467 B2 JPH0431467 B2 JP H0431467B2 JP 60165193 A JP60165193 A JP 60165193A JP 16519385 A JP16519385 A JP 16519385A JP H0431467 B2 JPH0431467 B2 JP H0431467B2
Authority
JP
Japan
Prior art keywords
pixels
pixel
information
line
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60165193A
Other languages
Japanese (ja)
Other versions
JPS6225576A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60165193A priority Critical patent/JPS6225576A/en
Publication of JPS6225576A publication Critical patent/JPS6225576A/en
Publication of JPH0431467B2 publication Critical patent/JPH0431467B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画情報処理方法に関し、特に送信系で
は読取られた画情報を主走査方向に1画素おきに
抽出する間引き処理を行い、受信系では間引き画
素の補間処理を行つて記録するフアクシミリにお
ける高速化のための画情報処理方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an image information processing method, and in particular, a transmission system performs thinning processing to extract read image information every other pixel in the main scanning direction, and a reception system The present invention relates to an image information processing method for increasing the speed of facsimile printing which performs interpolation processing on thinned out pixels.

〔従来の技術〕[Conventional technology]

従来のフアクシミリにおける画情報処理方法
は、送信系では原稿から読取られた画情報を主走
査方向に奇数番目画素および偶数番目画素のみを
1ラインごとに交互に抽出する画素の間引き処理
を行つて、伝送すべき情報量を1/2に削減したの
ち、所定の符号化を行う符号化手段に転送する。
In a conventional facsimile image information processing method, the transmission system thins out the image information read from the document by alternately extracting only odd-numbered pixels and even-numbered pixels for each line in the main scanning direction. After reducing the amount of information to be transmitted to 1/2, it is transferred to encoding means that performs predetermined encoding.

受信系では、所定の符号化に対応する復号化手
段で復合化した抽出画素列からなるライン情報に
おける間引き画素ごとに、間引き画素に隣接する
復数の抽出画素それぞれの画素色にもとづき、そ
の間引き画素の画素色を判定し、判定結果にした
がつて間引き画素の補間処理を行つて記録ライン
情報を作成し、記録部に転送している。
In the reception system, for each thinned pixel in the line information consisting of the extracted pixel string decoded by a decoding means corresponding to a predetermined encoding, thinning is performed based on the pixel color of each of the multiple extracted pixels adjacent to the thinned out pixel. The pixel color of the pixel is determined, and according to the determination result, interpolation processing is performed on the thinned out pixels to create recording line information, which is then transferred to the recording section.

ここで、所定の符号化とは、例えば、CCITT
勧告T30に準拠する1次元符号化(MH符号化)
および2次元符号化(MR符号化)などである。
Here, the predetermined encoding is, for example, CCITT
One-dimensional encoding (MH encoding) compliant with recommendation T30
and two-dimensional encoding (MR encoding).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような従来の画情報処理方法では、抽出後
の1ラインを構成する画素数が1/2になるため、
送信系における帯域圧縮符号器および受信系にお
ける帯域伸長復号器ともに、1ライン長の画素数
を1/2として扱うための機能追加を行うことが必
要になり、汎用の帯域圧縮符号器および帯域伸長
復号器での対応が不可能であるという欠点があ
る。
In such conventional image information processing methods, the number of pixels that make up one line after extraction is halved, so
Both the band compression encoder in the transmission system and the band expansion decoder in the reception system need to be added with a function to treat the number of pixels in one line length as 1/2, so a general-purpose band compression encoder and band expansion decoder must be added. The disadvantage is that it cannot be handled by the decoder.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の画情報処理方法は、送信系では、原稿
から読取られた画情報を主走査方向に奇数番目画
素および偶数番目画素のみを1ラインごとに交互
に抽出する間引き処理を行い、それぞれのライン
に対する間引き画素の画素数に等しい数の白画素
からなる白情報を対応するラインの抽出画素列に
後続付加してそれぞれの伝送ライン情報を作成
し、その伝送ライン情報を所定の符号化する符号
化手段に転送し、受信系では、送信系の符号化手
段に対応する復号化手段で復号化した伝送ライン
情報から付加された白情報を削除し、白情報が削
除された各ラインの抽出画素列における間引き画
素ごとに、間引き画素に隣接する複数の抽出画素
それぞれの画素色を参照してその間引き画素の画
素色を判定し、判定結果にしたがつてその間引き
画素の補間処理を行つて記録ライン情報を作成す
るように構成される。
In the image information processing method of the present invention, in the transmission system, a thinning process is performed to alternately extract only odd-numbered pixels and even-numbered pixels in the main scanning direction from the image information read from the original for each line. Coding in which white information consisting of a number of white pixels equal to the number of pixels to be thinned out for the corresponding line is subsequently added to the extracted pixel string of the corresponding line to create each transmission line information, and the transmission line information is encoded in a predetermined manner. The receiving system deletes the added white information from the transmission line information decoded by the decoding means corresponding to the encoding means of the transmitting system, and extracts the extracted pixel string of each line from which the white information has been deleted. For each pixel to be thinned out, the pixel color of the thinned out pixel is determined by referring to the pixel color of each of a plurality of extracted pixels adjacent to the thinned out pixel, and interpolation processing is performed for the thinned out pixel according to the determination result to create a recording line. configured to create information;

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明す
る。
Next, the present invention will be explained with reference to the drawings.

第1図は本発明の送信系における原理を説明す
るための伝送ライン情報の画素配列図、第2図は
本発明の受信系における間引き画素補間動作の原
理説明図である。
FIG. 1 is a pixel arrangement diagram of transmission line information for explaining the principle in the transmitting system of the present invention, and FIG. 2 is a diagram explaining the principle of thinning pixel interpolation operation in the receiving system of the present invention.

第1図において、横軸方向は主走査方向、縦軸
方向は副走査方向を示し、原稿サイズがJISA4判
で抽出前の画情報における1ラインの画素数が
1728個の場合である。
In Figure 1, the horizontal axis indicates the main scanning direction, and the vertical axis indicates the sub-scanning direction.The document size is JISA4, and the number of pixels in one line in the image information before extraction is
This is the case of 1728 pieces.

第1図に示すように、(i−1)番目のライン
に対しては奇数番目画素、i番目のラインに対し
ては偶数番目画素、(i+1)番目のラインに対
しては奇数番目画素のみを抽出するというよう
に、1ラインごとに交互に位相をずらす千鳥状の
間引き処理を行い、1ラインに対する画素数を抽
出前の1ラインの画情報PD1の画素数の1/2に削
減する。従つて、それぞれの抽出画素列DAの画
素数は864個になる。
As shown in Figure 1, the odd numbered pixels for the (i-1)th line, the even numbered pixels for the ith line, and the odd numbered pixels only for the (i+1)th line. A staggered thinning process is performed in which the phase is alternately shifted for each line, and the number of pixels for one line is reduced to 1/2 of the number of pixels in the image information PD 1 of one line before extraction. . Therefore, the number of pixels in each extraction pixel array DA is 864.

それぞれの抽出画素列DAには、864個の白画
素が白情報DBとして付加され、1ラインの画素
数が画情報PD1の画素数に等しい1728個の伝送ラ
イン情報DLが形成される。
864 white pixels are added as white information DB to each extraction pixel row DA, and 1728 pieces of transmission line information DL are formed in which the number of pixels of one line is equal to the number of pixels of image information PD 1 .

伝送ライン情報DLを所定の符号化法にもとづ
く帯域圧縮符号器に転送することにより、汎用の
帯域圧縮符号器および帯域伸長復号器に何ら変更
を加えることなく、符号化、復号化処理が可能に
なる。
By transferring the transmission line information DL to a band compression encoder based on a predetermined encoding method, encoding and decoding processing can be performed without making any changes to general-purpose band compression encoders and band extension decoders. Become.

ここで、白情報DBの付加による圧縮効率の低
下が発生するが、符号化処理上は864個の白ラン
レングスとして1括処理するので実用上無視でき
る程度である。
Here, a reduction in compression efficiency occurs due to the addition of the white information DB, but in terms of encoding processing, it is processed at once as 864 white run lengths, so it is practically negligible.

受信系では、復号化された伝送ライン情報DL
から白情報DBを削除したのち、間引き画素の補
間処理を行う。
In the receiving system, the decoded transmission line information DL
After deleting the white information DB from , interpolation processing of the thinned out pixels is performed.

補間処理は、第2図に示すように、補間すべき
注目間引き画素をi番目のラインに対する画素
Pi、jとすると、直前の(i−1)番目のライン
に対する画素Pi−i、j、i番目のラインに対す
る画素Pi、j-1および画素Pi、j+1、後続する(i
+1)番目のラインに対する画素Pi+1、jを参照
画素として抽出する。
In the interpolation process, as shown in Figure 2, the thinned out pixels of interest to be interpolated are the pixels for the i-th line.
Let Pi,j be the pixel Pi-i,j for the immediately preceding (i-1)th line, the pixel Pi,j -1 for the i-th line, and the pixel Pi,j +1 for the subsequent (i
The pixel Pi +1 , j for the +1)th line is extracted as a reference pixel.

ここで、抽出される画素Pi-1、j、Pi、j-1
Pi、j+1、Pi+1、jはすべて送信系で画情報PD1
ら抽出され、伝送される画素で、補間すべき画素
Pi、jの隣接画素である。
Here, the extracted pixels Pi -1 ,j, Pi,j -1 ,
Pi, j +1 , Pi +1 , j are all pixels extracted from image information PD 1 in the transmission system and transmitted, and are the pixels to be interpolated.
Pi is an adjacent pixel of j.

次に、抽出した4個の参照画素の画素色から(1)
式に示す論理演算を行い、画素Pi、jの画素色を
判定する。
Next, from the pixel colors of the four extracted reference pixels, (1)
The logical operation shown in the formula is performed to determine the pixel color of pixels Pi and j.

Pi、j =Pi、j-1 ×Pi、j+1 +Pi-1、j×Pi+1、j ……(1) すなわち、参照画素のなかに黒画素が2個ある
ときは、補間すべき間引き画素であるPi、jに対
する隣接ラインの隣接画素がともに黒であるか、
または同じラインの隣接画素がともに黒であれ
ば、画素Pi、jの画素色は黒であると判定する。
参照画素の画素色が3個以上黒のときは、勿論黒
と判定する。
Pi, j = Pi, j -1 × Pi, j +1 + Pi -1 , j × Pi +1 , j ...(1) In other words, when there are two black pixels among the reference pixels, interpolation Whether the adjacent pixels of the adjacent line to Pi,j, which is the exponent thinned out pixel, are both black,
Alternatively, if adjacent pixels on the same line are both black, it is determined that the pixel color of pixels Pi and j is black.
If three or more reference pixels have a black pixel color, it is of course determined that the pixel is black.

上記した、画素色判定のアルゴリズムは一例で
あつて、参照画素数を変更したり、同一ラインか
らのみ複数個の参照画素を抽出して、それらの参
照画素の画素色から論理演算を行つて、補間すべ
き画素の画素色を判定するなどの変形が可能であ
ることは言うまでもない。
The above-mentioned algorithm for pixel color determination is just one example, and it is possible to change the number of reference pixels, extract multiple reference pixels only from the same line, and perform logical operations from the pixel colors of those reference pixels. It goes without saying that modifications such as determining the pixel color of the pixel to be interpolated are possible.

次に、第3図は本発明の方法を実現するための
送信画処理回路1の一実施例の詳細ブロツク図、
第4図は第3図の動作を説明するためのタイムチ
ヤートである。以下に、第3図に示す送信画処理
回路1の動作について、第4図を参照して説明す
る。
Next, FIG. 3 is a detailed block diagram of an embodiment of the transmission image processing circuit 1 for realizing the method of the present invention.
FIG. 4 is a time chart for explaining the operation of FIG. 3. The operation of the transmission image processing circuit 1 shown in FIG. 3 will be explained below with reference to FIG. 4.

タイミング信号発生回路11は、図示しない読
取走査部から供給されるクロツクCL1および読取
有効区間信号EN1からクロツクCL2、情報選択信
号SE、および伝送有効区間信号EN2を発生する。
The timing signal generating circuit 11 generates a clock CL 2 , an information selection signal SE, and a transmission valid period signal EN 2 from a clock CL 1 and a read valid period signal EN 1 supplied from a reading scanning section (not shown).

すなわち、第4図に示すように、クロツクCL1
は読取走査部における画情報読取速度に対応する
周期のクロツクで、タイミング信号発生回路11
はクロツクCL1の奇数番目および偶数番目パルス
を、読取有効区間信号EN1の立下りごとに交互に
切替えて1728ビツトずつ抽出し、クロツクCL2
して出力する。従つて、クロツクCL2の周期はク
ロツクCL1の周期の2倍になる。
That is, as shown in FIG .
is a clock whose period corresponds to the image information reading speed in the reading scanning section, and the timing signal generation circuit 11
alternately switches the odd-numbered and even-numbered pulses of the clock CL1 every falling edge of the read valid period signal EN1 , extracts 1728 bits at a time, and outputs them as the clock CL2 . Therefore, the period of clock CL2 is twice the period of clock CL1 .

読取有効区間信号EN1は、立下りからクロツク
CL1の1728ビツト分「ロー」の期間が継続し、次
の立下りまでに少くともクロツクCL1の1728ビツ
ト分より長い「ハイ」の無効期間を有する信号
で、「ロー」の期間に読取走査部から1ラインに
相当する画情報PD1が、データセレクタ12に供
給される。
The reading valid section signal EN 1 is clocked from the falling edge.
A signal that is ``low'' for 1728 bits of CL 1 and has an invalid ``high'' period that is at least longer than 1728 bits of CL 1 before the next falling edge, and is read during the ``low'' period. Image information PD 1 corresponding to one line is supplied from the scanning section to the data selector 12 .

タイミング信号発生回路11は、読取有効区間
信号EN1が「ハイ」に変換されるごとに起動する
カウンタでクロツクCL1を計数し、1728ビツト計
数したとき初期値に設定する。このカウンタの計
数開始時に「ハイ」になり、計数期間中「ハイ」
が継続する情報選択信号SEを発生し、データセ
レクタ12に供給する。
The timing signal generating circuit 11 counts the clock CL1 with a counter that is started every time the read valid interval signal EN1 is converted to "high", and sets the clock to an initial value when 1728 bits have been counted. This counter becomes "high" when counting starts, and remains "high" during the counting period.
generates a continuous information selection signal SE and supplies it to the data selector 12.

データセレクタ12は情報選択信号SEが「ロ
ー」の期間は画情報PD1を選択出力し、「ハイ」
の期間は別に供給される白レベルWを選択出力す
る。
The data selector 12 selects and outputs image information PD 1 while the information selection signal SE is "low" and outputs "high".
During the period, the separately supplied white level W is selectively output.

タイミング信号発生回路11は読取有効区間信
号EN1が「ロー」になつたとき「ロー」になり、
情報選択信号SEが「ロー」になつたとき「ハイ」
になる伝送有効区間信号EN2を発生する。従つ
て、伝送有効区間信号EN2のアクテイブローの期
間はクロツクCL2の1728ビツト分に相当する。
The timing signal generation circuit 11 becomes "low" when the read valid interval signal EN 1 becomes "low",
"High" when information selection signal SE becomes "low"
A transmission effective interval signal EN 2 is generated. Therefore, the active low period of the transmission valid interval signal EN2 corresponds to 1728 bits of the clock CL2 .

データセレクタ12からの画情報PD1と白レベ
ルWとで構成される被処理画情報PD2、クロツク
CL2、および伝送有効区間信号EN2は、図示しな
い帯域圧縮符号器に転送される。
Processed image information PD 2 consisting of image information PD 1 from the data selector 12 and white level W, clock
CL 2 and transmission effective period signal EN 2 are transferred to a band compression encoder (not shown).

帯域圧縮符号器は被処理画情報PD2の転送時、
伝送有効区間信号EN2がアクテイブローの期間、
クロツクCL2の立上りで被処理画情報PD2をサン
プリングし、第1図に示すような、有効な抽出画
素列DAとそれに続く同数の白画素からなる白情
報DBとで構成される。ラインごとの伝送ライン
情報DLとして受領する。
When the band compression encoder transfers the image information PD 2 to be processed,
During the period when the transmission valid section signal EN 2 is active low,
The processed image information PD 2 is sampled at the rising edge of the clock CL 2 and consists of an effective extraction pixel array DA followed by a white information DB consisting of the same number of white pixels as shown in FIG. Receive as transmission line information DL for each line.

第5図は本発明の方法を実現するための受信画
処理回路2の一実施例を示す詳細ブロツク図、第
6図は第5図の動作を説明するためのタイムチヤ
ートである。以下に、第5図に示す受信画処理回
路2の動作について、第6図を参照して説明す
る。
FIG. 5 is a detailed block diagram showing an embodiment of the received image processing circuit 2 for implementing the method of the present invention, and FIG. 6 is a time chart for explaining the operation of FIG. 5. The operation of the received image processing circuit 2 shown in FIG. 5 will be explained below with reference to FIG. 6.

第5図において、受信画処理回路2は図示しな
い帯域伸長復号器から復号化された伝送ライン情
報DL、クロツクCL3、クロツクCL3の周期の1/2
周期のクロツクCL′3、および受信有効区間信号
EN3を受領する。ここで、クロツクCL′3は、例え
ば、送信系における読取走査のクロツクCL1と同
周期のクロツクである。受信有効区間信号EN3
伝送ライン情報DLの転送期間「ロー」になる信
号で、クロツクCL3の1728ビツトに相当する。
In FIG. 5, the received image processing circuit 2 includes transmission line information DL decoded from a band expansion decoder (not shown), a clock CL3 , and 1/2 of the period of the clock CL3.
Periodic clock CL′ 3 and reception valid interval signal
Receive EN 3 . Here, the clock CL'3 is, for example, a clock having the same period as the reading scanning clock CL1 in the transmission system. The reception valid interval signal EN3 is a signal that is "low" during the transfer period of the transmission line information DL, and corresponds to 1728 bits of the clock CL3 .

クロツクCL′3はカウンタ24に供給される。
カウンタ24は1728ビツトカウンタで、受信有効
区間信号EN3が「ロー」になつたとき起動し、ク
ロツクCL′3を1728ビツト計数して有効情報区間
信号Q1を作成し、シフトレジスタ21へのクロ
ツク供給を制御するゲート25に供給する。な
お、カウンタ24は受信有効区間信号EN3が「ハ
イ」になつたとき、リセツトされる。
Clock CL'3 is supplied to counter 24.
The counter 24 is a 1728-bit counter that is activated when the reception valid interval signal EN 3 becomes “low” and counts the clock CL′ 3 by 1728 bits to create the valid information interval signal Q 1 and send it to the shift register 21. It is supplied to gate 25 which controls the clock supply. Note that the counter 24 is reset when the reception valid period signal EN3 becomes "high".

シフトレジスタ21は2ラインに相当する画素
を格納する容量を有し、ゲート25からクロツク
CL′3が供給される期間(すなわち、有効情報区
間信号Q1が「ロー」の期間)、クロツクCL′3でサ
ンプリングして伝送ライン情報DLの有効情報部
分である抽出画素列DAを格納する。それ故、こ
の段階で送信系で付加された白情報DBは削除さ
れる。
The shift register 21 has a capacity to store pixels corresponding to two lines, and receives the clock signal from the gate 25.
During the period when CL′ 3 is supplied (that is, during the period when the effective information interval signal Q 1 is “low”), the extracted pixel sequence DA, which is the effective information part of the transmission line information DL, is sampled by the clock CL′ 3 and stored. . Therefore, at this stage, the white information DB added in the transmission system is deleted.

シフトレジスタ21の格納データは、第6図に
示すように、「1、1」「3、3」というように奇
数番目画素が2個ずつ並んで1728画素で1ライ
ン、続いて「2、2」「4、4」というように偶
数番目画素が2個ずつ並んで1728画素で1ライ
ン、続いて奇数番目画素の「1、1」「3、3」
というように順次シフトされる。
The data stored in the shift register 21 is, as shown in FIG. ” “4, 4”, even numbered pixels are lined up two by two to form a line of 1728 pixels, followed by odd numbered pixels “1, 1”, “3, 3”
It is shifted sequentially like this.

それぞれの論理回路22および23は、送信系
で間引きされた画素の画素色を、シフトレジスタ
21から供給されるそれぞれ4個の隣接画素の画
素色にもとづき、前述した(1)式の論理演算を実行
する回路で、2個の論理積回路と1個の論理和回
路とを備える。論理回路22および23の動作は
前述した動作原理と同様であり、説明を省略す
る。
Each of the logic circuits 22 and 23 performs the logical operation of equation (1) on the pixel color of the pixel thinned out in the transmission system based on the pixel color of each of the four adjacent pixels supplied from the shift register 21. The circuit for execution includes two AND circuits and one OR circuit. The operation of the logic circuits 22 and 23 is similar to the operating principle described above, and the explanation thereof will be omitted.

クロツクCL3はフリツプフロツプ(以下、FF
と称す)26のD入力に供給され、FF26はク
ロツクCL′3をクロツクとして、クロツクCL3の1/
4周期遅れ(クロツクCL′3の1/2周期遅れに相当
する)の選択クロツクQ2および反転選択クロツ
2とを出力する。
Clock CL 3 is a flip-flop (hereinafter referred to as FF).
FF26 uses clock CL' 3 as its clock, and outputs 1/1 of clock CL' 3 as its clock.
A selection clock Q2 with a delay of 4 cycles (corresponding to a 1/2 cycle delay of clock CL'3 ) and an inverted selection clock Q2 are output.

選択クロツクQ2はデータセレクタ29に、反
転選択クロツク2はデータセレクタ30にそれ
ぞれ供給される。
The selection clock Q2 is supplied to the data selector 29, and the inverted selection clock 2 is supplied to the data selector 30.

データセレクタ29は選択クロツクQ2が「ロ
ー」のとき、シフトレジスタ21からの画素Pi、
j-1を選択出力し、「ハイ」のとき論理回路22か
らの補間データとして画素Pi、jを選択出力し
て、データセレクタ31に供給する。
When the selection clock Q2 is "low", the data selector 29 selects the pixel Pi from the shift register 21,
j -1 is selectively output, and when it is "high", pixels Pi, j are selectively output as interpolation data from the logic circuit 22 and supplied to the data selector 31.

データセレクタ30は反転選択クロツク2
「ハイ」のとき、論理回路23からの補間データ
として画素Pi、jを選択出力し、「ロー」のとき
シフトレジスタ21からの画素Pi、j+1を選択出
力して、データセレクタ31に供給する。
When the inverted selection clock 2 is "high", the data selector 30 selects and outputs the pixel Pi, j as interpolation data from the logic circuit 23, and when it is "low", selects the pixel Pi, j +1 from the shift register 21. It is output and supplied to the data selector 31.

受信有効区間信号EN3はFF28のD入力に供
給され、FF28はクロツクCL′3をクロツクとし
て記録ライン情報選択信号Q3を出力し、データ
セレクタ31に供給する。記録ライン情報選択信
号Q3は受信有効区間信号EN3の立下りからクロ
ツクCL′3の1/2周期遅れで「ロー」になり、次の
立下りおらクロツクCL′3の1/2周期遅れで「ハ
イ」になる信号で、奇数番目画素抽出ラインと偶
数番目画素抽出ラインとの交互選択を制御する。
The reception valid period signal EN 3 is supplied to the D input of the FF 28 , and the FF 28 uses the clock CL' 3 as a clock to output a recording line information selection signal Q 3 and supplies it to the data selector 31 . The recording line information selection signal Q3 goes low with a 1/2 cycle delay of clock CL'3 from the falling edge of the reception valid period signal EN3 , and 1/2 cycle delay of clock CL'3 from the next falling edge. The signal that becomes "high" controls alternate selection of odd-numbered pixel extraction lines and even-numbered pixel extraction lines.

すなわち、データセレクタ31は記録ライン情
報選択信号Q3が「ロー」のとき、データセレク
タ29からの出力信号を選択出力し、「ハイ」の
ときデータセレクタ30からの出力信号を選択出
力して、記録ライン情報DRを図示しない記録走
査部に転送する。従つて、データセレクタ29か
らの有効な出力信号は送信系で間引きされた偶数
番目画素を補間した、第6図に示す、記録ライン
情報DRにおけるi番目ラインに対する記録ライ
ン情報DRiであり、データセレクタ30からの有
効な出力信号は送信系で間引きされた奇数番目画
素を補間した、記録ライン情報DRにおける(i
+1)番目ラインに対する記録ライン情報DRi+1
である。
That is, the data selector 31 selectively outputs the output signal from the data selector 29 when the recording line information selection signal Q3 is "low", and selectively outputs the output signal from the data selector 30 when it is "high". The recording line information DR is transferred to a recording scanning section (not shown). Therefore, the effective output signal from the data selector 29 is the recording line information DRi for the i-th line in the recording line information DR shown in FIG. 6, which is obtained by interpolating the even-numbered pixels thinned out in the transmission system, and the data selector The effective output signal from 30 is (i
+1) Recording line information DRi for the th line +1
It is.

一方、カウンタ24からの有効情報区間信号
Q1はFF27のD入力に供給される。FF27はク
ロツクCL′3をクロツクとして記録区間信号EN4
出力し、記録走査部に転送する。それ故、記録区
間信号EN4は有効情報区間信号Q1に対して、ク
ロツクCL′3の1/2周期遅れの信号になる。
On the other hand, the valid information section signal from the counter 24
Q1 is supplied to the D input of FF27. The FF 27 outputs a recording section signal EN4 using the clock CL'3 as a clock, and transfers it to the recording scanning section. Therefore, the recording section signal EN4 becomes a signal delayed by 1/2 period of the clock CL'3 with respect to the effective information section signal Q1 .

また、反転回路32で位相反転された記録サン
プリングクロツクCL4が、記録走査部に転送され
る。
Further, the recording sampling clock CL4 whose phase has been inverted by the inverting circuit 32 is transferred to the recording scanning section.

記録走査部は記録ライン情報DRを、記録区間
信号EN4がアクテイブローの期間、記録サンプリ
ングクロツクCL4でサンプリングして受領する。
The recording scanning section receives the recording line information DR by sampling it at the recording sampling clock CL4 while the recording interval signal EN4 is active low.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、送信系
では原稿から読取られた画情報を1ラインごとに
奇数番目画素および偶数番目画素を交互に抽出す
る間引きを行い、1ラインに対する有効伝送画素
数を1/2に削減し、残りの1/2の白情報で置換して
符号化し、受信系では付加された白情報を削除
し、間引きされた画素を隣接画素の画素色に応じ
て判定して補間することにより、1ライン長に対
する画素数を常に一定にして汎用の帯域圧縮符号
器および帯域伸長復号器をそのまま利用すること
ができる画情報処理方法を実現できるという効果
がある。
As explained above, according to the present invention, in the transmission system, image information read from a document is thinned out by alternately extracting odd-numbered pixels and even-numbered pixels for each line. is reduced to 1/2, replaced with the remaining 1/2 white information and encoded, and the receiving system deletes the added white information and determines the thinned out pixels according to the pixel color of the adjacent pixel. By performing interpolation, it is possible to realize an image information processing method in which the number of pixels for one line length is always constant and a general-purpose band compression encoder and band extension decoder can be used as they are.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の送信系における原理を説明す
るための伝送ライン情報の画素配列図、第2図は
本発明の受信系における間引き画素補間動作の原
理説明図、第3図は本発明の方法を実現するため
の送信画処理回路の一実施例の詳細ブロツク図、
第4図は第3図の動作を説明するためのタイムチ
ヤート、第5図は本発明の方法を実現するための
受信画処理回路の一実施例の詳細ブロツク図、第
6図は第5図の動作を説明するためのタイムチヤ
ートである。 図において、1……送信画処理回路、2……受
信画処理回路、11……タイミング信号発生回
路、12,29,30,31……データセレク
タ、21……シフトレジスタ、22,23……論
理回路、24……カウンタ、25……ゲート。
FIG. 1 is a pixel arrangement diagram of transmission line information for explaining the principle in the transmission system of the present invention, FIG. 2 is a diagram explaining the principle of thinning pixel interpolation operation in the reception system of the present invention, and FIG. A detailed block diagram of an embodiment of a transmission image processing circuit for realizing the method,
4 is a time chart for explaining the operation of FIG. 3, FIG. 5 is a detailed block diagram of an embodiment of a received image processing circuit for realizing the method of the present invention, and FIG. This is a time chart to explain the operation. In the figure, 1... Transmission image processing circuit, 2... Reception image processing circuit, 11... Timing signal generation circuit, 12, 29, 30, 31... Data selector, 21... Shift register, 22, 23... Logic circuit, 24...counter, 25...gate.

Claims (1)

【特許請求の範囲】[Claims] 1 送信系では、原稿から読取られた画情報を主
走査方向に奇数番目画素および偶数番目画素のみ
を1ラインごとに交互に抽出する間引き処理を行
い、それぞれのラインに対する間引き画素の画素
数に等しい白情報を対応するラインの抽出画素列
に後続付加してそれぞれの伝送ライン情報を作成
し、該伝送ライン情報を所定の符号化手段に転送
し、受信系では、前記符号化手段に対応する復号
化手段で復号化された前記伝送ライン情報から付
加された前記白情報を削除し、前記間引き画素ご
とに当該間引き画素に隣接する複数の前記抽出画
素それぞれの画素色にもとづき前記間引き画素の
画素色を判定し、前記間引き画素の補間処理を行
つて記録ライン情報を作成することを特徴とする
画情報処理方法。
1 The transmission system performs a thinning process that alternately extracts only odd-numbered pixels and even-numbered pixels in the main scanning direction from the image information read from the original for each line, and the number of pixels is equal to the number of thinned pixels for each line Transmission line information is created by subsequently adding white information to the extracted pixel string of the corresponding line, and the transmission line information is transferred to a predetermined encoding means, and the receiving system performs decoding corresponding to the encoding means. The white information added from the transmission line information decoded by the decoding means is deleted, and the pixel color of the thinned-out pixel is determined based on the pixel color of each of the plurality of extracted pixels adjacent to the thinned-out pixel for each thinned-out pixel. 1. An image information processing method, characterized in that recording line information is created by determining the thinned out pixels and performing interpolation processing on the thinned out pixels.
JP60165193A 1985-07-25 1985-07-25 Picture information processing method Granted JPS6225576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60165193A JPS6225576A (en) 1985-07-25 1985-07-25 Picture information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60165193A JPS6225576A (en) 1985-07-25 1985-07-25 Picture information processing method

Publications (2)

Publication Number Publication Date
JPS6225576A JPS6225576A (en) 1987-02-03
JPH0431467B2 true JPH0431467B2 (en) 1992-05-26

Family

ID=15807603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60165193A Granted JPS6225576A (en) 1985-07-25 1985-07-25 Picture information processing method

Country Status (1)

Country Link
JP (1) JPS6225576A (en)

Also Published As

Publication number Publication date
JPS6225576A (en) 1987-02-03

Similar Documents

Publication Publication Date Title
US4276544A (en) Code converting circuits
US4688100A (en) Video data encoding/decoding apparatus
KR890004438B1 (en) Coded transmission method of halftone screen information
US3804975A (en) Video signal data signal compression system
US4799110A (en) Image signal coding apparatus
JPS5812787B2 (en) Fuakushimirishingounojiyushinhoushiki
US4918540A (en) System for encoding or decoding analog video signals
JPH0529190B2 (en)
JPS6225576A (en) Picture information processing method
JPS6360952B2 (en)
JP3227237B2 (en) Encoding device
JPS5923967A (en) Facsimile reader
JPS6231257A (en) Two-dimensional encoding device for picture signal
RU2004929C1 (en) Device for reading images
JPS5813067B2 (en) Shiyoga Denso Hoshiki
JPH0767140B2 (en) Equipment
JP2000092255A (en) Image data transmission / reception processing method and apparatus
JPH07236065A (en) Binary image compression device
JPS61140289A (en) High efficient coding method of television signal
JPH0923317A (en) Picture processor
KR890004379B1 (en) Run length coding circuit of binary video image
JP3454488B2 (en) Image processing circuit and image reduction method thereof
JPS60259064A (en) Picture equipment
JP2004511123A (en) Technology for implementing one-dimensional compression
JPS60256274A (en) 2D compression encoding device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term