JPH0431468B2 - - Google Patents
Info
- Publication number
- JPH0431468B2 JPH0431468B2 JP60283593A JP28359385A JPH0431468B2 JP H0431468 B2 JPH0431468 B2 JP H0431468B2 JP 60283593 A JP60283593 A JP 60283593A JP 28359385 A JP28359385 A JP 28359385A JP H0431468 B2 JPH0431468 B2 JP H0431468B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- restored
- white
- line
- line memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばフアクシミリ装置等における
入力画情報の圧縮符号を復元する際に、復元され
た所謂復元画情報に白画情報を付加して、これを
出力画情報として取り出すようにした白画情報付
加回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention, for example, when restoring the compression code of input image information in a facsimile device, adds white image information to the restored so-called restored image information. The present invention relates to a white image information adding circuit that extracts a white image information as output image information.
従来の技術
従来のこの種の回路には、第3図に示すよう
に、復元画情報に白画情報を付加する時に使用す
るための画素数カウント用カウンタ7,8が特別
に設けられている。BACKGROUND TECHNOLOGY As shown in FIG. 3, this type of conventional circuit is specially provided with counters 7 and 8 for counting the number of pixels used when adding white image information to restored image information. .
第3図において、入力部1から画情報復元部2
に入力された圧縮符号は、ライトアドレスカウン
タ3とリフアレンスアドレスカウンタ4とを使用
してラインメモリ5上に復元される(第4図の復
元画情報h2参照)。 In FIG. 3, from the input section 1 to the image information restoration section 2,
The compressed code input to is restored onto the line memory 5 using the write address counter 3 and the reference address counter 4 (see restored image information h2 in FIG. 4).
ここに、復元画情報h2の1ラインの長さが例え
ばA4(1728bit)とすると、第4図の復元画情報
シリアルデータイネーブル信号a2と復元画情報シ
リアルデータb2が示すような画情報に復元され
る。 Here, if the length of one line of the restored image information h 2 is, for example, A4 (1728 bits), the image information as shown by the restored image information serial data enable signal a 2 and the restored image information serial data b 2 in FIG. will be restored to.
次に、ラインメモリ5上に復元された1ライン
の長さがA4(1728bit)の復元画情報h2(第4図参
照)の両端に、第4図に示す白画情報(白付加情
報)g2を例えば160bitずつ付加して、第4図に示
すような1ラインの長さがB4(2048bit)の出力
画情報i2を得る場合について説明する。尚、第4
図中、C2は出力画情報シリアルデータイネーブ
ル信号である。 Next, the white image information (white additional information) shown in FIG. 4 is added to both ends of the restored image information h 2 (see FIG. 4) with one line length of A4 (1728 bits) restored on the line memory 5. A case where, for example, 160 bits of g 2 are added to obtain output image information i 2 with one line length of B4 (2048 bits) as shown in FIG. 4 will be explained. Furthermore, the fourth
In the figure, C2 is an output image information serial data enable signal.
先ず、復元画情報h2の左端に白画情報g2を
160bit付加するために、画情報制御部6は第4図
の起動パルス(白付加開始パルス)d2によりカウ
ンタA(160bitのカウンタ)7に起動をかける。 First, add white image information g 2 to the left end of restored image information h 2 .
In order to add 160 bits, the image information control section 6 activates the counter A (160 bit counter) 7 using the activation pulse (white addition start pulse) d2 shown in FIG.
カウンタA7が白画情報の画素数のカウントを
開始し、カウントオーバすると、第4図のカウン
トオーバ信号パルス(白付加終了・復元画情報読
み出し開始パルス)e2を発生し、これを1個宛、
画情報制御部6、カウンタB(1728bitのカウン
タ)8及びリードアドレスカウンタ9にそれぞれ
入力する。 Counter A7 starts counting the number of pixels of white image information, and when the count exceeds, it generates the count over signal pulse (white addition end/restored image information readout start pulse) e2 shown in Fig. 4, and sends it to one pixel. ,
The image information control section 6, counter B (1728 bit counter) 8, and read address counter 9 are each inputted.
これにより、画情報制御部6は画情報源を白画
情報g2から復元画情報h2に切り替える。カウンタ
B8は復元画情報h2の画素数を数えるべくカウン
トを開始する。また、リードアドレスカウンタ9
は起動がかけられる。 Thereby, the image information control unit 6 switches the image information source from the white image information g2 to the restored image information h2 . The counter B8 starts counting the number of pixels of the restored image information h2 . Also, read address counter 9
is activated.
リードアドレスカウンタ9が起動すると、画情
報制御部6は、リードアドレスカウンタ9の出力
値でラインメモリ5から復元画情報(左端に白画
情報の付加された復元画情報)h2を読み出して出
力部10に出力する。 When the read address counter 9 is activated, the image information control unit 6 reads restored image information (restored image information with white image information added to the left end) h2 from the line memory 5 using the output value of the read address counter 9 and outputs it. output to section 10.
この復元画情報h2の読み出しが終了すると、カ
ウンタB8がカウントオーバして、第4図のカウ
ントオーバ信号パルス(復元画情報読み出し終
了・白付加開始パルス)f2を1個宛画情報制御部
6及びカウンタA7に出力する。 When the readout of the restored image information h2 is completed, the counter B8 counts over and one count-over signal pulse (restored image information readout end/white addition start pulse) f2 shown in FIG. 4 is sent to the image information control section. 6 and counter A7.
これにより、画情報制御部6は画情報源を復元
画情報h2から白画情報g2に切り替える。同時に、
カウンタA7は白画情報の画素数を数えるべく起
動して、復元画情報h2の右端に白画情報g2を
160bit付加する。 Thereby, the image information control unit 6 switches the image information source from the restored image information h2 to the white image information g2 . at the same time,
The counter A7 is activated to count the number of pixels of the white image information, and writes the white image information g2 to the right end of the restored image information h2 .
Add 160bit.
斯様にして、復元画情報h2の両端に白画情報g2
を付加することによつて、1ラインの長さがB4
(2048bit)である出力画情報i2を出力部10より
得ることができる。 In this way, white image information g 2 is placed at both ends of restored image information h 2
By adding , the length of one line becomes B4
(2048 bits) can be obtained from the output unit 10 .
発明が解決しようとする問題点
しかし、かかる構成によれば、復元画情報の画
素数をカウントするためのカウンタB8は、カウ
ントする画素数の増加に伴つて数多く必要とな
る。加えて各カウンタの制御が煩雑になる。換言
すれば、画素数カウント用のカウンタが多くな
り、復元画情報に白画情報を付加するための回路
構成が複雑になるといつた問題がある。Problems to be Solved by the Invention However, with this configuration, the number of counters B8 for counting the number of pixels of the restored image information increases as the number of pixels to be counted increases. In addition, control of each counter becomes complicated. In other words, there is a problem in that the number of counters for counting the number of pixels increases, and the circuit configuration for adding white image information to restored image information becomes complicated.
本発明は、上述したような問題点に鑑みて為さ
れたもので、従来の如き復元画情報に付加する白
画情報の画素数等をカウントするカウンタ7,8
を特別に設けることなく、復元画情報に白画情報
を付加することができる白画情報付加回路を提供
することを目的とする。 The present invention has been made in view of the above-mentioned problems, and uses counters 7 and 8 for counting the number of pixels of white image information added to restored image information as in the conventional art.
It is an object of the present invention to provide a white image information adding circuit that can add white image information to restored image information without special provision.
問題点を解決するための手段
本発明は上述の問題点を解決するため、復元画
情報に付加する白画情報の画素数の値をプリセツ
トできるライトアドレスカウンタ及びレフアレン
スアドレスカウンタと、全ライン白画情報にした
ラインメモリの適当な位置に入力画情報を復元す
る手段とによつて、白画情報が付加された出力画
情報を得るものである。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a write address counter and a reference address counter that can preset the value of the number of pixels of white image information added to restored image information, and an all-line white Output image information to which white image information has been added is obtained by means of restoring input image information to an appropriate position in the line memory where it has been converted into image information.
作 用
前記の構成によつて、予めラインメモリを全ラ
イン白画情報にした上で、ライトアドレスカウン
タ及びレフアレンスアドレスカウンタの各プリセ
ツト値を復元画情報に付加する白画情報の画素数
の値に設定し、これら各カウンタを使用して前記
ラインメモリ上に入力画情報を復元することで、
このラインメモリ上で復元画情報に白画情報を付
加することが可能となる。Operation With the above configuration, after the line memory is set to white image information for all lines in advance, each preset value of the write address counter and reference address counter is added to the restored image information.The value of the number of pixels of the white image information. By setting the input image information to the line memory and using each of these counters,
It becomes possible to add white image information to the restored image information on this line memory.
実施例
第1図は本発明に係る白画情報付加回路の一実
施例を示す概略的ブロツク図である。Embodiment FIG. 1 is a schematic block diagram showing an embodiment of a white image information adding circuit according to the present invention.
第1図において、21は圧縮符号化された入力
画情報の入力部、22は入力部21からの入力画
情報の圧縮符号を画情報制御部23と共働して復
元画情報に復元する画情報復元部、24は画情報
復元部22で復元された復元画情報を一時記憶せ
しめるためのラインメモリ、25はラインメモリ
24を管理するためのラインメモリアドレスバ
ス、26はラインメモリ24とデータの授受を行
うラインメモリデータバス、27は出力画情報の
出力部、28はラインメモリ24からデータを読
み取るときにアドレスを生成するためのリードア
ドレスカウンタ、29はラインメモリ24にデー
タを書き込むときにアドレスを生成するためのプ
リセツト値の設定が可能なライトアドレスカウン
タ、30は2次元圧縮符号の復元時、ラインメモ
リ24上の参照ラインのデータを読み取るときに
アドレスを生成するためのプリセツト値の設定が
可能なレフアレンスアドレスカウンタ、31はラ
イトアドレスカウンタ29及びレフアレンスアド
レスカウンタ30にプリセツト値を設定するため
のプリセツト信号線である。 In FIG. 1, 21 is an input unit for compression-encoded input image information, and 22 is an input unit for restoring the compression code of the input image information from the input unit 21 into restored image information in cooperation with the image information control unit 23. 24 is a line memory for temporarily storing the restored picture information restored by the picture information restoring part 22; 25 is a line memory address bus for managing the line memory 24; 26 is a line memory 24 and a data bus; A line memory data bus for sending and receiving, 27 an output part for output image information, 28 a read address counter for generating an address when reading data from the line memory 24, and 29 an address for writing data to the line memory 24. A write address counter 30 is a write address counter that can set a preset value to generate an address when restoring a two-dimensional compression code and when reading reference line data on the line memory 24. A possible reference address counter 31 is a preset signal line for setting preset values in the write address counter 29 and the reference address counter 30.
次に、その動作を説明するに、本発明では、先
ず通信が行われる前に、ラインメモリ5は、全ラ
インすべて白画情報が書き込まれた状態にしてお
く。 Next, to explain its operation, in the present invention, first, before communication is performed, the line memory 5 is in a state in which white image information is written for all lines.
しかして、この実施例では、一例として、1ラ
インの長さがA4(1728bit)の入力画情報の両端
に、160bitの白画情報の画素(以下、白画素とい
う。)を付加して、1ラインの長さがB4
(2048bit)の出力画情報を生成する場合について
説明する。 Therefore, in this embodiment, as an example, pixels of 160-bit white image information (hereinafter referred to as white pixels) are added to both ends of input image information of A4 (1728 bit) line length, and 1 Line length is B4
A case of generating (2048 bit) output image information will be explained.
尚、第2図はその場合における第1図の要部タ
イミングチヤートで、同図中、a1は1ラインの
長さがB4(2048bit)である2ラインのシリアル
データイネーブル信号(ラインメモリクリア)
で、こゝでは、シリアルデータ(ラインメモリク
リア)から成る白画情報b1と共にラインメモリ
24のクリア(ラインメモリ24に全ラインすべ
て白画情報b1を書き込むこと)を示している。
c1は1ラインの長さがA4(1728bit)の入力画
情報の2次元圧縮符号を復元してラインメモリ2
4に160bitずらして(ライトアドレスカウンタ2
9のプリセツト値によつて)書き込むデータ(以
下、復元画情報という。)、d1は復元画情報c1
を書き込む以前のラインメモリ24の状態で、全
ライン白画情報b1であるラインメモリデータ、
e1はd1の状態に復元画情報c1を書き込むこ
とによつて生成される1ラインの長さがB4
(2048bit)の出力画情報、つまり復元画情報c1
が書き込まれた後のラインメモリデータである。 In addition, Figure 2 is a timing chart of the main part of Figure 1 in that case, and in the figure, a1 is a 2-line serial data enable signal (line memory clear) where the length of one line is B4 (2048 bits).
Here, clearing of the line memory 24 (writing white image information b1 for all lines in the line memory 24) is shown together with white image information b1 consisting of serial data (line memory clear).
c1 restores the two-dimensional compression code of input image information with one line length of A4 (1728 bits) and stores it in line memory 2.
4 by 160 bits (write address counter 2)
9) data to be written (hereinafter referred to as restored image information), d1 is restored image information c1
In the state of the line memory 24 before writing the line memory data, which is all line white image information b1,
For e1, the length of one line generated by writing restored image information c1 in the state of d1 is B4
(2048bit) output image information, that is, restored image information c1
This is the line memory data after being written.
ラインメモリ24は全ライン白画情報b1が書
き込まれた状態d1にあり、この時入力部21か
ら画情報復元部22にA4の入力画情報の圧縮符
号が入力されると、この復元部22はその入力画
情報の復元c1を開始する。 The line memory 24 is in a state d1 in which all line white image information b1 is written, and at this time, when the compressed code of A4 input image information is input from the input section 21 to the image information restoration section 22, this restoration section 22 Restoration c1 of the input image information is started.
同時に、復元画情報c1の両端に160bitの白画
素を付加するために、ライトアドレスカウンタ2
9及びレフアレンスアドレスカウンタ30にそれ
ぞれ160bitのプリセツト値を設定する。 At the same time, in order to add 160-bit white pixels to both ends of the restored image information c1, the write address counter 2
9 and the reference address counter 30 are each set to a preset value of 160 bits.
画情報復元部22で復元された復元画情報c1
は、ライトアドレスカウンタ29のプリセツト値
(160bit)に従つてラインメモリ24の160bit目
からラインメモリ24に書き込まれる。 Restored image information c1 restored by the image information restoration unit 22
is written to the line memory 24 from the 160th bit of the line memory 24 according to the preset value (160 bits) of the write address counter 29.
画情報制御部23は、圧縮符号中のEOL(エン
ド・オブ・ライン)符号を検出して、1ライン
(A4長)の入力画情報の復元が終了したことを確
認すると、ラインメモリ24のラインを次のライ
ンに切り替えて、2ライン目の復元を開始すべく
画情報復元部22を制御する。 When the image information control unit 23 detects an EOL (end of line) code in the compression code and confirms that the restoration of input image information for one line (A4 length) is completed, the image information control unit 23 stores the line in the line memory 24. is switched to the next line, and the image information restoring unit 22 is controlled to start restoring the second line.
入力画情報の圧縮符号が2次元の圧縮符号であ
る場合には、レフアレンスアドレスカウンタ30
によつて参照ラインである1ライン目の入力画情
報を読み出しながら2ライン目の入力画情報の復
元を行う。この時、レフアレンスアドレスカウン
タ30も160bitにプリセツトされている。 When the compression code of the input image information is a two-dimensional compression code, the reference address counter 30
While reading the input image information of the first line, which is the reference line, the input image information of the second line is restored. At this time, the reference address counter 30 is also preset to 160 bits.
斯様にして入力画情報の復元が終了すると、ラ
インメモリ24上には、A4の復元画情報c1の
両端に160bitずつの白画素が付加されて成るB4
の出力画情報e1が生成されている。 When the restoration of the input image information is completed in this way, the line memory 24 stores the A4 restored image information c1 with white pixels of 160 bits each added to both ends of the A4 image B4.
Output image information e1 has been generated.
画情報制御部23は、ラインメモリ24から前
記B4の出力画情報e1を読み出し、この出力画
情報e1を出力部27に出力する。 The image information control section 23 reads out the output image information e1 of B4 from the line memory 24 and outputs this output image information e1 to the output section 27.
発明の効果
以上の説明から明らかなように、本発明は、通
信の前に予めラインメモリを全ライン白画情報に
しておき、この全ライン白画情報のラインメモリ
上に、付加すべき白画素数の値をプリセツトした
ライトアドレスカウンタ及びレフアレンスアドレ
スカウンタを介して入力画情報を復元することに
よつて、復元画情報に白画情報の付加された出力
画情報を生成するようにしたものであるから、従
来の如き、復元画情報に付加する白画素数等をカ
ウントするための複数の白画情報付加用カウンタ
が不要となるという効果を有するものである。Effects of the Invention As is clear from the above description, the present invention provides all-line white image information in the line memory in advance before communication, and stores the white pixels to be added on the line memory of this all-line white image information. By restoring input image information via a write address counter and a reference address counter with preset numerical values, output image information with white image information added to the restored image information is generated. Therefore, there is no need for a plurality of white image information addition counters for counting the number of white pixels to be added to restored image information, as in the conventional art.
第1図は本発明に係る白画情報付加回路の一実
施例を示す概略的ブロツク図、第2図は第1図に
おける要部タイミングチヤート、第3図は従来の
白画情報付加回路の一例を示す概略的ブロツク
図、第4図は第3図における要部タイミングチヤ
ートである。
21……入力部、22……画情報復元部、23
……画情報制御部、24……ラインメモリ、27
……出力部、28……リードアドレスカウンタ、
29……ライトアドレスカウンタ、30……レフ
アレンスアドレスカウンタ、31……プリセツト
信号線。
FIG. 1 is a schematic block diagram showing an embodiment of a white image information adding circuit according to the present invention, FIG. 2 is a timing chart of the main parts in FIG. 1, and FIG. 3 is an example of a conventional white image information adding circuit. FIG. 4 is a timing chart of the main parts in FIG. 3. 21... Input section, 22... Image information restoration section, 23
...Picture information control unit, 24...Line memory, 27
...Output section, 28...Read address counter,
29...Write address counter, 30...Reference address counter, 31...Preset signal line.
Claims (1)
この手段によつて復元された復元画情報に付加す
る白画情報の画素数の値をプリセツトしたライト
アドレスカウンタ及びレフアレンスアドレスカウ
ンタと、これら各カウンタと前記復元手段との共
働により、予め全ライン白画情報にしたラインメ
モリ上に、白画情報の付加された復元画情報を出
力画情報として生成する手段とを具備し、この出
力画情報を前記ラインメモリから読み出して出力
することを特徴とする白画情報付加回路。1. A means for restoring compression-encoded input image information;
A write address counter and a reference address counter have preset values for the number of pixels of white image information to be added to the restored image information restored by this means, and these counters and the restoration means cooperate with each other. It is characterized by comprising a means for generating restored image information to which white image information is added as output image information on a line memory that has been converted into line white image information, and reading out this output image information from the line memory and outputting it. White image information addition circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283593A JPS62142470A (en) | 1985-12-17 | 1985-12-17 | White picture information adding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283593A JPS62142470A (en) | 1985-12-17 | 1985-12-17 | White picture information adding circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142470A JPS62142470A (en) | 1987-06-25 |
| JPH0431468B2 true JPH0431468B2 (en) | 1992-05-26 |
Family
ID=17667512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283593A Granted JPS62142470A (en) | 1985-12-17 | 1985-12-17 | White picture information adding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62142470A (en) |
-
1985
- 1985-12-17 JP JP60283593A patent/JPS62142470A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62142470A (en) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800440A (en) | Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes | |
| JPH0431468B2 (en) | ||
| JP2738136B2 (en) | Blocking device | |
| US5825692A (en) | Memory system and method for simultaneously reading and writing data | |
| JPS6111845A (en) | Printing data control device | |
| JPS60119170A (en) | Connecting device of facsimile | |
| JPH0352714B2 (en) | ||
| JPH0563959A (en) | Method and device for processing picture | |
| JPH09219782A (en) | Printing data generating device | |
| JP2993143B2 (en) | Pattern synthesis coding method | |
| JP2803588B2 (en) | Image processing device | |
| JPS61256868A (en) | Data processing system | |
| JPS6378278A (en) | Image processing device | |
| JP3031074B2 (en) | Image processing device | |
| JPS61236588A (en) | Image mormory clearing system | |
| JPH04204594A (en) | High definition display device | |
| JPS617769A (en) | Image memory write control system | |
| JPH0528026B2 (en) | ||
| JPS6174457A (en) | Memory control system | |
| JPS60149262A (en) | Image signal encoding device | |
| JPS6028373A (en) | Decoder of picture signal | |
| JPS63240173A (en) | Image signal decoding device | |
| JPH02170283A (en) | Transfer circuit for picture data | |
| KR20000067690A (en) | Variable length coder in HDTV | |
| JPS63112897A (en) | Semiconductor storage device |