JPH0431468B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばフアクシミリ装置等における
入力画情報の圧縮符号を復元する際に、復元され
た所謂復元画情報に白画情報を付加して、これを
出力画情報として取り出すようにした白画情報付
加回路に関する。

従来の技術 従来のこの種の回路には、第３図に示すよう
に、復元画情報に白画情報を付加する時に使用す
るための画素数カウント用カウンタ７，８が特別
に設けられている。

第３図において、入力部１から画情報復元部２
に入力された圧縮符号は、ライトアドレスカウン
タ３とリフアレンスアドレスカウンタ４とを使用
してラインメモリ５上に復元される（第４図の復
元画情報h₂参照）。

ここに、復元画情報h₂の１ラインの長さが例え
ばA4（1728bit）とすると、第４図の復元画情報
シリアルデータイネーブル信号a₂と復元画情報シ
リアルデータb₂が示すような画情報に復元され
る。

次に、ラインメモリ５上に復元された１ライン
の長さがA4（1728bit）の復元画情報h₂（第４図参
照）の両端に、第４図に示す白画情報（白付加情
報）g₂を例えば160bitずつ付加して、第４図に示
すような１ラインの長さがB4（2048bit）の出力
画情報i₂を得る場合について説明する。尚、第４
図中、C2は出力画情報シリアルデータイネーブ
ル信号である。

先ず、復元画情報h₂の左端に白画情報g₂を
160bit付加するために、画情報制御部６は第４図
の起動パルス（白付加開始パルス）d₂によりカウ
ンタＡ（160bitのカウンタ）７に起動をかける。

カウンタＡ７が白画情報の画素数のカウントを
開始し、カウントオーバすると、第４図のカウン
トオーバ信号パルス（白付加終了・復元画情報読
み出し開始パルス）e₂を発生し、これを１個宛、
画情報制御部６、カウンタＢ（1728bitのカウン
タ）８及びリードアドレスカウンタ９にそれぞれ
入力する。

これにより、画情報制御部６は画情報源を白画
情報g₂から復元画情報h₂に切り替える。カウンタ
Ｂ８は復元画情報h₂の画素数を数えるべくカウン
トを開始する。また、リードアドレスカウンタ９
は起動がかけられる。

リードアドレスカウンタ９が起動すると、画情
報制御部６は、リードアドレスカウンタ９の出力
値でラインメモリ５から復元画情報（左端に白画
情報の付加された復元画情報）h₂を読み出して出
力部１０に出力する。

この復元画情報h₂の読み出しが終了すると、カ
ウンタＢ８がカウントオーバして、第４図のカウ
ントオーバ信号パルス（復元画情報読み出し終
了・白付加開始パルス）f₂を１個宛画情報制御部
６及びカウンタＡ７に出力する。

これにより、画情報制御部６は画情報源を復元
画情報h₂から白画情報g₂に切り替える。同時に、
カウンタＡ７は白画情報の画素数を数えるべく起
動して、復元画情報h₂の右端に白画情報g₂を
160bit付加する。

斯様にして、復元画情報h₂の両端に白画情報g₂
を付加することによつて、１ラインの長さがB4
（2048bit）である出力画情報i₂を出力部１０より
得ることができる。

発明が解決しようとする問題点 しかし、かかる構成によれば、復元画情報の画
素数をカウントするためのカウンタＢ８は、カウ
ントする画素数の増加に伴つて数多く必要とな
る。加えて各カウンタの制御が煩雑になる。換言
すれば、画素数カウント用のカウンタが多くな
り、復元画情報に白画情報を付加するための回路
構成が複雑になるといつた問題がある。

本発明は、上述したような問題点に鑑みて為さ
れたもので、従来の如き復元画情報に付加する白
画情報の画素数等をカウントするカウンタ７，８
を特別に設けることなく、復元画情報に白画情報
を付加することができる白画情報付加回路を提供
することを目的とする。

問題点を解決するための手段 本発明は上述の問題点を解決するため、復元画
情報に付加する白画情報の画素数の値をプリセツ
トできるライトアドレスカウンタ及びレフアレン
スアドレスカウンタと、全ライン白画情報にした
ラインメモリの適当な位置に入力画情報を復元す
る手段とによつて、白画情報が付加された出力画
情報を得るものである。

作 用 前記の構成によつて、予めラインメモリを全ラ
イン白画情報にした上で、ライトアドレスカウン
タ及びレフアレンスアドレスカウンタの各プリセ
ツト値を復元画情報に付加する白画情報の画素数
の値に設定し、これら各カウンタを使用して前記
ラインメモリ上に入力画情報を復元することで、
このラインメモリ上で復元画情報に白画情報を付
加することが可能となる。

実施例 第１図は本発明に係る白画情報付加回路の一実
施例を示す概略的ブロツク図である。

第１図において、２１は圧縮符号化された入力
画情報の入力部、２２は入力部２１からの入力画
情報の圧縮符号を画情報制御部２３と共働して復
元画情報に復元する画情報復元部、２４は画情報
復元部２２で復元された復元画情報を一時記憶せ
しめるためのラインメモリ、２５はラインメモリ
２４を管理するためのラインメモリアドレスバ
ス、２６はラインメモリ２４とデータの授受を行
うラインメモリデータバス、２７は出力画情報の
出力部、２８はラインメモリ２４からデータを読
み取るときにアドレスを生成するためのリードア
ドレスカウンタ、２９はラインメモリ２４にデー
タを書き込むときにアドレスを生成するためのプ
リセツト値の設定が可能なライトアドレスカウン
タ、３０は２次元圧縮符号の復元時、ラインメモ
リ２４上の参照ラインのデータを読み取るときに
アドレスを生成するためのプリセツト値の設定が
可能なレフアレンスアドレスカウンタ、３１はラ
イトアドレスカウンタ２９及びレフアレンスアド
レスカウンタ３０にプリセツト値を設定するため
のプリセツト信号線である。

次に、その動作を説明するに、本発明では、先
ず通信が行われる前に、ラインメモリ５は、全ラ
インすべて白画情報が書き込まれた状態にしてお
く。

しかして、この実施例では、一例として、１ラ
インの長さがA4（1728bit）の入力画情報の両端
に、160bitの白画情報の画素（以下、白画素とい
う。）を付加して、１ラインの長さがB4
（2048bit）の出力画情報を生成する場合について
説明する。

尚、第２図はその場合における第１図の要部タ
イミングチヤートで、同図中、ａ１は１ラインの
長さがB4（2048bit）である２ラインのシリアル
データイネーブル信号（ラインメモリクリア）
で、こゝでは、シリアルデータ（ラインメモリク
リア）から成る白画情報ｂ１と共にラインメモリ
２４のクリア（ラインメモリ２４に全ラインすべ
て白画情報ｂ１を書き込むこと）を示している。
ｃ１は１ラインの長さがA4（1728bit）の入力画
情報の２次元圧縮符号を復元してラインメモリ２
４に160bitずらして（ライトアドレスカウンタ２
９のプリセツト値によつて）書き込むデータ（以
下、復元画情報という。）、ｄ１は復元画情報ｃ１
を書き込む以前のラインメモリ２４の状態で、全
ライン白画情報ｂ１であるラインメモリデータ、
ｅ１はｄ１の状態に復元画情報ｃ１を書き込むこ
とによつて生成される１ラインの長さがB4
（2048bit）の出力画情報、つまり復元画情報ｃ１
が書き込まれた後のラインメモリデータである。

ラインメモリ２４は全ライン白画情報ｂ１が書
き込まれた状態ｄ１にあり、この時入力部２１か
ら画情報復元部２２にA4の入力画情報の圧縮符
号が入力されると、この復元部２２はその入力画
情報の復元ｃ１を開始する。

同時に、復元画情報ｃ１の両端に160bitの白画
素を付加するために、ライトアドレスカウンタ２
９及びレフアレンスアドレスカウンタ３０にそれ
ぞれ160bitのプリセツト値を設定する。

画情報復元部２２で復元された復元画情報ｃ１
は、ライトアドレスカウンタ２９のプリセツト値
（160bit）に従つてラインメモリ２４の160bit目
からラインメモリ２４に書き込まれる。

画情報制御部２３は、圧縮符号中のEOL（エン
ド・オブ・ライン）符号を検出して、１ライン
（A4長）の入力画情報の復元が終了したことを確
認すると、ラインメモリ２４のラインを次のライ
ンに切り替えて、２ライン目の復元を開始すべく
画情報復元部２２を制御する。

入力画情報の圧縮符号が２次元の圧縮符号であ
る場合には、レフアレンスアドレスカウンタ３０
によつて参照ラインである１ライン目の入力画情
報を読み出しながら２ライン目の入力画情報の復
元を行う。この時、レフアレンスアドレスカウン
タ３０も160bitにプリセツトされている。

斯様にして入力画情報の復元が終了すると、ラ
インメモリ２４上には、A4の復元画情報ｃ１の
両端に160bitずつの白画素が付加されて成るB4
の出力画情報ｅ１が生成されている。

画情報制御部２３は、ラインメモリ２４から前
記B4の出力画情報ｅ１を読み出し、この出力画
情報ｅ１を出力部２７に出力する。

発明の効果 以上の説明から明らかなように、本発明は、通
信の前に予めラインメモリを全ライン白画情報に
しておき、この全ライン白画情報のラインメモリ
上に、付加すべき白画素数の値をプリセツトした
ライトアドレスカウンタ及びレフアレンスアドレ
スカウンタを介して入力画情報を復元することに
よつて、復元画情報に白画情報の付加された出力
画情報を生成するようにしたものであるから、従
来の如き、復元画情報に付加する白画素数等をカ
ウントするための複数の白画情報付加用カウンタ
が不要となるという効果を有するものである。

【図面の簡単な説明】

第１図は本発明に係る白画情報付加回路の一実
施例を示す概略的ブロツク図、第２図は第１図に
おける要部タイミングチヤート、第３図は従来の
白画情報付加回路の一例を示す概略的ブロツク
図、第４図は第３図における要部タイミングチヤ
ートである。 ２１……入力部、２２……画情報復元部、２３
……画情報制御部、２４……ラインメモリ、２７
……出力部、２８……リードアドレスカウンタ、
２９……ライトアドレスカウンタ、３０……レフ
アレンスアドレスカウンタ、３１……プリセツト
信号線。

Claims (1)

【特許請求の範囲】
1. １ 圧縮符号化された入力画情報の復元手段と、
   この手段によつて復元された復元画情報に付加す
   る白画情報の画素数の値をプリセツトしたライト
   アドレスカウンタ及びレフアレンスアドレスカウ
   ンタと、これら各カウンタと前記復元手段との共
   働により、予め全ライン白画情報にしたラインメ
   モリ上に、白画情報の付加された復元画情報を出
   力画情報として生成する手段とを具備し、この出
   力画情報を前記ラインメモリから読み出して出力
   することを特徴とする白画情報付加回路。