JPH04315436A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04315436A JPH04315436A JP3082123A JP8212391A JPH04315436A JP H04315436 A JPH04315436 A JP H04315436A JP 3082123 A JP3082123 A JP 3082123A JP 8212391 A JP8212391 A JP 8212391A JP H04315436 A JPH04315436 A JP H04315436A
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- layer
- semiconductor layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、横型バイポーラトラ
ンジスタ等の半導体装置及びその製造方法に関する。
ンジスタ等の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図５は従来の横型ｐｎｐトランジスタの
一部の切断斜視図である。
一部の切断斜視図である。
【０００３】図５において、１はｐ型半導体基板、２は
ｎ＋ 型埋込層、３はｎ型エピタキシャル成長層、４は
素子分離用のｐ＋ 型拡散層、５はエミッタとなるｐ型
拡散層、６はコレクタとなるｐ型拡散層、７はベースと
なるｎ＋ 型拡散層である。
ｎ＋ 型埋込層、３はｎ型エピタキシャル成長層、４は
素子分離用のｐ＋ 型拡散層、５はエミッタとなるｐ型
拡散層、６はコレクタとなるｐ型拡散層、７はベースと
なるｎ＋ 型拡散層である。
【０００４】つぎに、製造工程について図６ないし図１
１を参照して説明する。
１を参照して説明する。
【０００５】まず、図６に示すように、ｐ型半導体基板
１の表面にｎ＋ 型埋込層２を形成したのち、半導体基
板１上にエピタキシャル成長層３を形成し、図７に示す
ように、エピタキシャル成長層３の素子分離領域に半導
体基板１に到達するようにｐ型不純物を拡散して素子分
離用のｐ＋ 型拡散層４を形成し、全面に酸化膜８を形
成する。
１の表面にｎ＋ 型埋込層２を形成したのち、半導体基
板１上にエピタキシャル成長層３を形成し、図７に示す
ように、エピタキシャル成長層３の素子分離領域に半導
体基板１に到達するようにｐ型不純物を拡散して素子分
離用のｐ＋ 型拡散層４を形成し、全面に酸化膜８を形
成する。
【０００６】つぎに、図８に示すように、酸化膜８上に
フォトレジスト９を塗布し、エミッタ，コレクタの形成
領域上のフォトレジスト９に開口１０を形成し、開口１
０に露出した酸化膜８を通してボロン（Ｂ）などのｐ型
不純物をイオン注入したのち、熱処理を施してイオン注
入した不純物を拡散し、エピタキシャル成長層３の表面
にエミッタ，コレクタとなるｐ型の拡散層５，６を形成
し、その後フォトレジスト９を除去し、図９に示すよう
に、再び全面にフォトレジスト１１を塗布し、ベースの
形成領域上のフォトレジスト１１及び酸化膜８に開口１
２を形成し、開口１２に露出したエピタキシャル成長層
３の表面にヒ素（Ａｓ）などのｎ型不純物をイオン注入
する。
フォトレジスト９を塗布し、エミッタ，コレクタの形成
領域上のフォトレジスト９に開口１０を形成し、開口１
０に露出した酸化膜８を通してボロン（Ｂ）などのｐ型
不純物をイオン注入したのち、熱処理を施してイオン注
入した不純物を拡散し、エピタキシャル成長層３の表面
にエミッタ，コレクタとなるｐ型の拡散層５，６を形成
し、その後フォトレジスト９を除去し、図９に示すよう
に、再び全面にフォトレジスト１１を塗布し、ベースの
形成領域上のフォトレジスト１１及び酸化膜８に開口１
２を形成し、開口１２に露出したエピタキシャル成長層
３の表面にヒ素（Ａｓ）などのｎ型不純物をイオン注入
する。
【０００７】そして、熱処理を施してイオン注入した不
純物を拡散し、図１０に示すように、エピタキシャル成
長層３の表面にベースとなるｎ＋ 型の拡散層７を形成
し、酸化処理を行って開口１２に再び酸化膜８を形成し
、その後図１１に示すように、エミッタ，コレクタ，ベ
ースの各拡散層５，６，７上の酸化膜８に開口をそれぞ
れ形成し、各開口にエミッタ，コレクタ，ベース用の金
属電極１３，１４，１５をそれぞれ形成する。
純物を拡散し、図１０に示すように、エピタキシャル成
長層３の表面にベースとなるｎ＋ 型の拡散層７を形成
し、酸化処理を行って開口１２に再び酸化膜８を形成し
、その後図１１に示すように、エミッタ，コレクタ，ベ
ースの各拡散層５，６，７上の酸化膜８に開口をそれぞ
れ形成し、各開口にエミッタ，コレクタ，ベース用の金
属電極１３，１４，１５をそれぞれ形成する。
【０００８】
【発明が解決しようとする課題】しかし、上記したよう
に、横型ｐｎｐトランジスタではエミッタ，コレクタを
同時にエピタキシャル成長層３の表面に形成しており、
エミッタ，コレクタとなる両拡散層５，６間の距離を小
さくすることによってトランジスタサイズを縮小できる
が、距離を小さくしすぎると、エミッタとコレクタ間の
耐圧を維持できなくなるため、両拡散層５，６間の距離
をあまり小さくできず、トランジスタの縮小を図ること
が難しいという問題点があった。
に、横型ｐｎｐトランジスタではエミッタ，コレクタを
同時にエピタキシャル成長層３の表面に形成しており、
エミッタ，コレクタとなる両拡散層５，６間の距離を小
さくすることによってトランジスタサイズを縮小できる
が、距離を小さくしすぎると、エミッタとコレクタ間の
耐圧を維持できなくなるため、両拡散層５，６間の距離
をあまり小さくできず、トランジスタの縮小を図ること
が難しいという問題点があった。
【０００９】この発明は、上記のような問題点を解消す
るためになされたもので、横型バイポーラトランジスタ
においてエミッタ，コレクタ間の平面的な距離を縮小し
、トランジスタサイズの縮小を図れるようにすることを
目的とする。
るためになされたもので、横型バイポーラトランジスタ
においてエミッタ，コレクタ間の平面的な距離を縮小し
、トランジスタサイズの縮小を図れるようにすることを
目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、突状部を有する第１導電型の半導体層と、前記突
状部の側壁に形成された側壁絶縁膜と、前記突状部の表
面に形成された第２導電型の第１の拡散層と、前記突状
部の周囲の前記半導体層の表面に形成された第２導電型
の第２の拡散層とを備えたことを特徴としている。
置は、突状部を有する第１導電型の半導体層と、前記突
状部の側壁に形成された側壁絶縁膜と、前記突状部の表
面に形成された第２導電型の第１の拡散層と、前記突状
部の周囲の前記半導体層の表面に形成された第２導電型
の第２の拡散層とを備えたことを特徴としている。
【００１１】また、その製造方法として、第１導電型の
半導体層の表面をエッチングして突状部を形成する工程
と、前記半導体層表面に絶縁膜を形成する工程と、前記
絶縁膜の異方性エッチングにより前記突状部の側壁にの
み前記絶縁膜を残し側壁絶縁膜を形成する工程と、前記
半導体層上に前記突状部の周囲に開口を有するマスクを
形成する工程と、前記マスクの前記開口を通したイオン
注入により前記突状部の表面及び前記突状部の周囲の前
記半導体層表面にそれぞれ第２導電型の第１，第２の拡
散層を形成する工程とを含むことが効果的である。
半導体層の表面をエッチングして突状部を形成する工程
と、前記半導体層表面に絶縁膜を形成する工程と、前記
絶縁膜の異方性エッチングにより前記突状部の側壁にの
み前記絶縁膜を残し側壁絶縁膜を形成する工程と、前記
半導体層上に前記突状部の周囲に開口を有するマスクを
形成する工程と、前記マスクの前記開口を通したイオン
注入により前記突状部の表面及び前記突状部の周囲の前
記半導体層表面にそれぞれ第２導電型の第１，第２の拡
散層を形成する工程とを含むことが効果的である。
【００１２】
【作用】この発明においては、側壁絶縁膜が形成された
半導体層の突状部の表面及びこの突状部の周囲の半導体
層の表面にそれぞれ第１，第２の拡散層が形成されるた
め、第１，第２の拡散層間の平面的な，即ち水平方向の
距離を小さくしても、両拡散層間の耐圧が両拡散層間の
垂直方向の距離によって保持され、横型バイポーラトラ
ンジスタにおいてエミッタ，コレクタ間の平面的な距離
を小さくしてトランジスタサイズの縮小を図ることが可
能になる。
半導体層の突状部の表面及びこの突状部の周囲の半導体
層の表面にそれぞれ第１，第２の拡散層が形成されるた
め、第１，第２の拡散層間の平面的な，即ち水平方向の
距離を小さくしても、両拡散層間の耐圧が両拡散層間の
垂直方向の距離によって保持され、横型バイポーラトラ
ンジスタにおいてエミッタ，コレクタ間の平面的な距離
を小さくしてトランジスタサイズの縮小を図ることが可
能になる。
【００１３】また、半導体層にエッチングにより突状部
が形成され、半導体層上に形成されたマスクの突状部の
周囲の開口を通したイオン注入により、突状部の表面及
び突状部の周囲の半導体層表面に第１，第２の拡散層が
形成されるため、横型バイポーラトランジスタのエミッ
タ，コレクタとなる両拡散層の平面的な距離を従来より
も縮小することが可能となり、エミッタ，コレクタ間の
耐圧を保持しつつ従来に比べて小型のトランジスタを提
供することが可能になる。
が形成され、半導体層上に形成されたマスクの突状部の
周囲の開口を通したイオン注入により、突状部の表面及
び突状部の周囲の半導体層表面に第１，第２の拡散層が
形成されるため、横型バイポーラトランジスタのエミッ
タ，コレクタとなる両拡散層の平面的な距離を従来より
も縮小することが可能となり、エミッタ，コレクタ間の
耐圧を保持しつつ従来に比べて小型のトランジスタを提
供することが可能になる。
【００１４】
【実施例】図１ないし図４はこの発明の半導体装置及び
その製造方法の一実施例を示し、以下に製造工程につい
て説明する。
その製造方法の一実施例を示し、以下に製造工程につい
て説明する。
【００１５】まず、図１に示すように、ｐ型半導体基板
２１の表面にｎ＋型埋込層２２を形成したのち、半導体
基板２１上にエピタキシャル成長層２３を形成し、エピ
タキシャル成長層２３の素子分離領域に半導体基板２１
に到達するようにｐ型不純物を拡散して素子分離用のｐ
＋ 型拡散層２４を形成し、エピタキシャル成長層３の
表面を、エミッタ形成領域を残して０．５〜２μｍ程度
エッチングし、エピタキシャル成長層３の表面に突状部
２５を形成する。
２１の表面にｎ＋型埋込層２２を形成したのち、半導体
基板２１上にエピタキシャル成長層２３を形成し、エピ
タキシャル成長層２３の素子分離領域に半導体基板２１
に到達するようにｐ型不純物を拡散して素子分離用のｐ
＋ 型拡散層２４を形成し、エピタキシャル成長層３の
表面を、エミッタ形成領域を残して０．５〜２μｍ程度
エッチングし、エピタキシャル成長層３の表面に突状部
２５を形成する。
【００１６】つぎに、エピタキシャル成長層２３の表面
全面に絶縁膜として酸化膜を１〜２μｍ程度推積形成し
、この酸化膜を異方性エッチングし、図２に示すように
、突状部２５の側壁にのみ酸化膜を残して側壁絶縁膜２
６を形成したのち、全面にフォトレジスト２７を塗布し
て突状部２５の周囲のエミッタ，コレクタ形成領域に開
口２８を形成し、このフォトレジスト２７をマスクとし
てＢなどのｐ型不純物をイオン注入する。
全面に絶縁膜として酸化膜を１〜２μｍ程度推積形成し
、この酸化膜を異方性エッチングし、図２に示すように
、突状部２５の側壁にのみ酸化膜を残して側壁絶縁膜２
６を形成したのち、全面にフォトレジスト２７を塗布し
て突状部２５の周囲のエミッタ，コレクタ形成領域に開
口２８を形成し、このフォトレジスト２７をマスクとし
てＢなどのｐ型不純物をイオン注入する。
【００１７】このとき、突状部２５には側壁絶縁膜２６
が形成されているため、ｐ型不純物の注入領域は突状部
２５の表面とその周囲のエピタキシャル成長層２３の露
出表面に分離され、自己整合的にエミッタ，コレクタが
形成されることになる。
が形成されているため、ｐ型不純物の注入領域は突状部
２５の表面とその周囲のエピタキシャル成長層２３の露
出表面に分離され、自己整合的にエミッタ，コレクタが
形成されることになる。
【００１８】そして、熱処理を施してイオン注入した不
純物を拡散し、図３に示すように、突状部２５の表面に
エミッタとなるｐ型の第１の拡散層２９を形成し、突状
部２５の周囲のエピタキシャル成長層２３の露出表面に
コレクタとなるｐ型の第２の拡散層３０を形成したのち
、熱酸化による酸化膜と表面保護のための燐添加の酸化
膜とからなる酸化膜３１を形成し、その後全面にフォト
レジストを塗布してベース形成領域上のフォトレジスト
及び酸化膜３１に開口を形成し、この開口に露出したエ
ピタキシャル成長層２３の表面にＡｓなどのｎ型不純物
をイオン注入して熱処理を施し、拡散によってベースと
なるｎ＋ 型の第３の拡散層３２を形成する。
純物を拡散し、図３に示すように、突状部２５の表面に
エミッタとなるｐ型の第１の拡散層２９を形成し、突状
部２５の周囲のエピタキシャル成長層２３の露出表面に
コレクタとなるｐ型の第２の拡散層３０を形成したのち
、熱酸化による酸化膜と表面保護のための燐添加の酸化
膜とからなる酸化膜３１を形成し、その後全面にフォト
レジストを塗布してベース形成領域上のフォトレジスト
及び酸化膜３１に開口を形成し、この開口に露出したエ
ピタキシャル成長層２３の表面にＡｓなどのｎ型不純物
をイオン注入して熱処理を施し、拡散によってベースと
なるｎ＋ 型の第３の拡散層３２を形成する。
【００１９】さらに、フォトレジストを除去し、図４に
示すように、エミッタ，コレクタ，ベースの各拡散層２
９，３０，３２上に酸化膜３１に開口をそれぞれ形成し
、各開口にエミッタ，コレクタ，ベース用の金属電極３
３，３４，３５をそれぞれ形成する。
示すように、エミッタ，コレクタ，ベースの各拡散層２
９，３０，３２上に酸化膜３１に開口をそれぞれ形成し
、各開口にエミッタ，コレクタ，ベース用の金属電極３
３，３４，３５をそれぞれ形成する。
【００２０】従って、上記の構成において、エミッタ，
コレクタとなる第１，第２の拡散層２９，３０が垂直方
向にずれて形成され、両拡散層２９，３０の高さ位置が
異なるため、第１，第２の拡散層２９，３０間の平面的
な距離を小さくしても両拡散層２９，３０間の耐圧を垂
直方向の距離によって保持することができ、横型ｐｎｐ
トランジスタにおいて、従来に比べてエミッタ，コレク
タ間の平面的な距離を小さくでき、トランジスタサイズ
を縮小することができる。
コレクタとなる第１，第２の拡散層２９，３０が垂直方
向にずれて形成され、両拡散層２９，３０の高さ位置が
異なるため、第１，第２の拡散層２９，３０間の平面的
な距離を小さくしても両拡散層２９，３０間の耐圧を垂
直方向の距離によって保持することができ、横型ｐｎｐ
トランジスタにおいて、従来に比べてエミッタ，コレク
タ間の平面的な距離を小さくでき、トランジスタサイズ
を縮小することができる。
【００２１】また、突状部２５の側壁に側壁絶縁膜２６
を形成し、その後エミッタ，コレクタとなる第１，第２
の拡散層２９，３０を形成するため、両拡散層２９，３
０を自己整合的に同一工程で形成することができる。
を形成し、その後エミッタ，コレクタとなる第１，第２
の拡散層２９，３０を形成するため、両拡散層２９，３
０を自己整合的に同一工程で形成することができる。
【００２２】なお、上記実施例では、横型ｐｎｐトラン
ジスタを形成する場合について説明したが、ｎｐｎトラ
ンジスタについてもこの発明を同様に実施できるのは勿
論である。
ジスタを形成する場合について説明したが、ｎｐｎトラ
ンジスタについてもこの発明を同様に実施できるのは勿
論である。
【００２３】
【発明の効果】以上のように、この発明の半導体装置に
よれば、側壁絶縁膜が形成された半導体層の突状部の表
面及びこの突状部の周囲の半導体層の表面にそれぞれ第
１，第２の拡散層が形成されるため、両拡散層間の平面
的な距離を小さくしても、両拡散層間の耐圧を拡散層間
の垂直方向の距離によって保持することができ、従来に
比べてトランジスタサイズを縮小することができる。
よれば、側壁絶縁膜が形成された半導体層の突状部の表
面及びこの突状部の周囲の半導体層の表面にそれぞれ第
１，第２の拡散層が形成されるため、両拡散層間の平面
的な距離を小さくしても、両拡散層間の耐圧を拡散層間
の垂直方向の距離によって保持することができ、従来に
比べてトランジスタサイズを縮小することができる。
【００２４】また、半導体層に形成した突状部の側壁に
側壁絶縁膜を形成し、その後第１，第２の拡散層を形成
するため、両拡散層を自己整合的に同一工程で形成する
ことができ、小型の横型バイポーラトランジスタの製造
に好適である。
側壁絶縁膜を形成し、その後第１，第２の拡散層を形成
するため、両拡散層を自己整合的に同一工程で形成する
ことができ、小型の横型バイポーラトランジスタの製造
に好適である。
【図１】この発明の半導体装置及びその製造方法の一実
施例の製造工程を示す断面図である。
施例の製造工程を示す断面図である。
【図２】この発明の製造工程を示す断面図である。
【図３】この発明の製造工程を示す断面図である。
【図４】この発明の製造工程を示す断面図である。
【図５】従来の半導体装置の一部の切断斜視図である。
【図６】図５の製造工程を示す断面図である。
【図７】図５の製造工程を示す断面図である。
【図８】図５の製造工程を示す断面図である。
【図９】図５の製造工程を示す断面図である。
【図１０】図５の製造工程を示す断面図である。
【図１１】図５の製造工程を示す断面図である。
２３ エピタキシャル成長層（半導体層）２５ 突
状部 ２６ 側壁絶縁膜 ２７ フォトレジスト（マスク） ２９ 第１の拡散層（エミッタ） ３０ 第２の拡散層（コレクタ）
状部 ２６ 側壁絶縁膜 ２７ フォトレジスト（マスク） ２９ 第１の拡散層（エミッタ） ３０ 第２の拡散層（コレクタ）
Claims (2)
- 【請求項１】 突状部を有する第１導電型の半導体層
と、前記突状部の側壁に形成された側壁絶縁膜と、前記
突状部の表面に形成された第２導電型の第１の拡散層と
、前記突状部の周囲の前記半導体層の表面に形成された
第２導電型の第２の拡散層とを備えたことを特徴とする
半導体装置。 - 【請求項２】 第１導電型の半導体層の表面をエッチ
ングして突状部を形成する工程と、前記半導体層表面に
絶縁膜を形成する工程と、前記絶縁膜の異方性エッチン
グにより前記突状部の側壁にのみ前記絶縁膜を残し側壁
絶縁膜を形成する工程と、前記半導体層上に前記突状部
の周囲に開口を有するマスクを形成する工程と、前記マ
スクの前記開口を通したイオン注入により前記突状部の
表面及び前記突状部の周囲の前記半導体層表面にそれぞ
れ第２導電型の第１，第２の拡散層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082123A JPH04315436A (ja) | 1991-04-15 | 1991-04-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082123A JPH04315436A (ja) | 1991-04-15 | 1991-04-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04315436A true JPH04315436A (ja) | 1992-11-06 |
Family
ID=13765641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082123A Pending JPH04315436A (ja) | 1991-04-15 | 1991-04-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04315436A (ja) |
-
1991
- 1991-04-15 JP JP3082123A patent/JPH04315436A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137906A1 (en) | Method for fabricating vertical NPN and lateral PNP transistors in the same semiconductor body | |
| JPH0253944B2 (ja) | ||
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| US6475848B1 (en) | Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| JPH0744184B2 (ja) | シリサイド接触を有するバイポーラ半導体デバイスの製造方法 | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JPH06318602A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04315436A (ja) | 半導体装置及びその製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| KR100422360B1 (ko) | 바이폴라트랜지스터및그의제조방법 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH07105401B2 (ja) | 半導体装置およびその製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH05129314A (ja) | 半導体装置及びその製造方法 | |
| JP2000235983A (ja) | 半導体装置及びその製造方法 | |
| JP2001015524A (ja) | 半導体装置の製造方法 | |
| JPH0458562A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPH0475348A (ja) | 半導体装置及びその製造方法 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) | |
| JPH03215944A (ja) | 半導体装置の製造方法 |