JPH04317359A - 集積回路用パッケージ - Google Patents

集積回路用パッケージ

Info

Publication number
JPH04317359A
JPH04317359A JP3083942A JP8394291A JPH04317359A JP H04317359 A JPH04317359 A JP H04317359A JP 3083942 A JP3083942 A JP 3083942A JP 8394291 A JP8394291 A JP 8394291A JP H04317359 A JPH04317359 A JP H04317359A
Authority
JP
Japan
Prior art keywords
conductor
integrated circuit
insulating substrate
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3083942A
Other languages
English (en)
Other versions
JP3004071B2 (ja
Inventor
Yukihiro Kimura
幸広 木村
Nobuhiko Miyawaki
宮脇　信彦
Masao Kuroda
正雄 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP3083942A priority Critical patent/JP3004071B2/ja
Priority to US07/868,568 priority patent/US5286926A/en
Publication of JPH04317359A publication Critical patent/JPH04317359A/ja
Application granted granted Critical
Publication of JP3004071B2 publication Critical patent/JP3004071B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/209—Vertical interconnections, e.g. vias
    • H10W44/212—Coaxial feed-throughs in substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、搭載される集積回路の
信号を導体柱によって取り出す集積回路用パッケージに
関する。
【０００２】
【従来の技術】近年、集積回路用パッケージの絶縁基板
は、搭載される集積回路の高速高密度化および小型化な
どにより、各導体柱のピッチを狭くする要求がある。
【０００３】
【発明が解決しようとする課題】そして、導体柱のピッ
チを狭くすると、隣あう導体柱間でクロストークノイズ
が発生するため、導体柱の高密度化が困難であった。ま
た、各導体柱のインピーダンスがばらついてしまうため
、信号の反射ノイズが発生し、信号の伝送特性が悪くな
る問題点を有していた。
【０００４】
【発明の目的】本発明は、上記の事情に鑑みてなされた
もので、その目的は、導体柱を高密度化し、かつ導体柱
間のクロストークノイズを低減でき、インピーダンスの
整合が可能な集積回路用パッケージの提供にある。
【０００５】
【課題を解決するための手段】本発明の集積回路用パッ
ケージは、次の技術的手段を採用する。集積回路用パッ
ケージは、薄い板状の絶縁基板と、この絶縁基板を貫通
する多数の導体柱とを備える。そして、前記絶縁基板の
導体柱が配される少なくとも一部の穴は、穴の内周にメ
タライズ層を備えるとともに、このメタライズ層の内周
には、メタライズ層と導体柱とを絶縁する絶縁層を備え
る。ここで、絶縁基板は単層でも多層でも良く、内部に
導体層を含んでいても良い。
【０００６】
【発明の作用】上記構成よりなる集積回路用パッケージ
は、導体柱の周囲に絶縁層を介してメタライズ層を備え
る。この結果、導体柱がグランド用のメタライズ層によ
って完全にシールドされる。
【０００７】
【発明の効果】本発明の集積回路用パッケージは、上記
の作用で示したように、導体柱がメタライズ層によって
完全にシールドされた同軸構造となるため、導体柱の間
隔を狭めて導体柱を高密度化しても、従来技術に比較し
てクロストークノイズを低減することができる。さらに
、各導体柱の特性インピーダンスの整合が図れるため、
信号の反射ノイズが低減でき、信号の伝達特性を良くで
きる。また、導体柱が信号ではなく、電源として用いら
れていてもシールド効果がある。
【０００８】
【実施例】次に、本発明の集積回路用パッケージを、図
に示す一実施例に基づき説明する。
【０００９】〔実施例の構成〕図１は集積回路用パッケ
ージの要部断面図を示し、図２は集積回路用パッケージ
の概略断面図を示す。集積回路用パッケージ１は、セラ
ミック製の絶縁基板２と、この絶縁基板２を貫通するよ
う多数設けられた導体柱３とを備える。集積回路用パッ
ケージ１の一方の面には、信号引回し用の配線がポリイ
ミド層４を介して２、３層形成されている。そして、こ
のポリイミド層４の表面に集積回路であるフリップチッ
プ５が搭載される。なお、フリップチップ５が搭載され
た後は、絶縁基板２の周縁に封止キャップ（図示しない
）を固着し、フリップチップ５を封止するものである。
【００１０】絶縁基板２と導体柱３について、説明する
。絶縁基板２は、ＡｌＮ、Ａｌ２　Ｏ３　、ムライト、
ガラスセラミック、結晶化ガラス、Ｓｉ３　Ｎ４　等の
セラミック材料で、厚さが０．５〜２ｍｍ程に設けられ
ている。導体柱３の配される絶縁基板２の穴２ａの内周
には、シールド用のメタライズ層６と、このメタライズ
層６と導体柱３とを絶縁する絶縁層７とが設けられてい
る。そして、各メタライズ層６は、絶縁基板２のバンプ
８が形成される側の面に形成された導電層９、また絶縁
基板２の内部に形成された導電層（図示せず）によって
電気的に接続されている。なお、この導電層９は図示し
ない部分でグランド接続される。また、導電層９の表面
には、絶縁被膜１０が形成されている。この絶縁被膜１
０は、例えばポリイミド樹脂で、導体柱３の端部が露出
するように設けられている。そして、各導体柱３の端部
には、マザーボードの電極に電気的に接続されるバンプ
８が形成されている。
【００１１】次に、絶縁基板２の製造方法を、簡単に説
明する。まず、ＡｌＮ、Ａｌ２　Ｏ３　、ムライト等に
よって薄板状のグリーンシートを形成し、炉によって焼
結して厚さが０．５〜２ｍｍ程のセラミック焼結体（絶
縁基板２）を得る。次に、焼結体に導体柱３が配される
貫通した穴２ａ（内径０．１　〜０．２　ｍｍ程）を、
レーザ加工技術等によって多数形成する。なお、導体柱
３のピッチは、０．２５〜０．４０ｍｍほどと大変間隔
が狭められている。 続いて、各穴２ａの内周にスパッタ技術、メッキ技術あ
るいは蒸着技術を用いて、Ａｌ、Ｃｕなどによって厚さ
１０μｍ以下（５μｍ程度）のメタライズ層６を形成す
る（なお、ガラスセラミック、結晶化ガラス等の低温焼
結セラミックを使用するときは、融点の低いＡｕ、Ａｇ
、Ｃｕ等を使用する）。そして、形成されたメタライズ
層６の内周に、ポリイミド、ガラスペースト、Ｓｉ０２
　ＣＶＤ膜などを用いて、厚さ１０〜２０μｍ程の絶縁
層７を形成する。そして、絶縁層７の内部に、スパッタ
リングとメッキ技術とにより、あるいは溶融メタル注入
技術によって、Ａｌ、Ｃｕ、Ａｇなどを充填し、導体柱
３を形成する。
【００１２】その後、周知の技術によって絶縁基板２の
一方の面に導電層９を形成するとともに、絶縁被膜１０
を形成し、各導体柱３の端部にバンプ８を形成する。
【００１３】次に、導体柱のピッチと、クロストークノ
イズとの関係を、図３のグラフに示す。基板厚さは１．
２ｍｍである。図中の実線Ａは本実施例を示し、実線Ｂ
は何等シールド対策を施していない、絶縁基板中の導体
柱のピッチを狭めただけの従来技術を示す。なお、この
測定は、ＴＲＤ法によって直接測定したものである。
【００１４】〔実施例の効果〕図３のグラフに示される
ように、本実施例の集積回路用パッケージ１は、導体柱
３のピッチを狭めた場合、従来技術に比較して大幅にク
ロストークノイズが低減できる。
【００１５】また、導体柱３は、絶縁層７を介したメタ
ライズ層６によって覆われ、導体柱３がメタライズ層６
によって完全にシールドされた同軸構造となる。このた
め、特性インピーダンスは、周知の計算式によって、あ
るいはシュミレーションによって求められる。つまり、
導体柱３の特性インピーダンスの整合を図ることができ
るため、信号の反射ノイズが低減でき、信号の伝達特性
に優れた集積回路用パッケージ１を得ることができる。
【００１６】なお、導体柱３のピッチを狭めても、シー
ルド効果を保つことができるため、導体柱３を高密度化
することができ、結果的に集積回路用パッケージ１を軽
量、小型化できる。
【００１７】
【変形例】本実施例では、メタル層の内周に絶縁層を形
成して、その内側に導体柱を形成した例を示したが、例
えば導体柱をピン状に別体で形成し、その導体柱の周囲
に絶縁層をコートし、この絶縁層をコートした導体柱を
、メタライズ層が形成された絶縁基板の穴へ挿入し、キ
ュアーもしくは焼付けによって導体柱や絶縁層を設けて
も良い。
【００１８】絶縁基板の穴開けをレーザ技術に行う例を
示したが、セラミック焼結前にドリル加工、パンチング
加工により行っても良い。
【００１９】絶縁基板にバンプを設けた例を示したが、
ピンを接合したＰＧＡパッケージに本発明を適用しても
良い。
【００２０】搭載される集積回路の一例としてフリップ
チップを例に示したが、ＴＡＢ、ワイヤボンディングで
結線される集積回路を搭載する集積回路用パッケージに
本発明を適用しても良い。
【図面の簡単な説明】
【図１】集積回路用パッケージの要部断面図である。
【図２】集積回路用パッケージの概略断面図である。
【図３】導体柱とクロストークノイズとの関係を示した
グラフである。
【符号の説明】
１　　集積回路用パッケージ ２　　絶縁基板 ２ａ　　導体柱が配される穴 ３　　導体柱 ６　　メタライズ層 ７　　絶縁層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　薄い板状の絶縁基板と、この絶縁基板
    を貫通する多数の導体柱とを備える集積回路用パッケー
    ジにおいて、前記絶縁基板の導体柱が配される少なくと
    も一部の穴は、穴の内周にメタライズ層を備えるととも
    に、このメタライズ層の内周には、メタライズ層と導体
    柱とを絶縁する絶縁層を備えることを特徴とする集積回
    路用パッケージ。
JP3083942A 1991-04-16 1991-04-16 集積回路用パッケージ Expired - Fee Related JP3004071B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3083942A JP3004071B2 (ja) 1991-04-16 1991-04-16 集積回路用パッケージ
US07/868,568 US5286926A (en) 1991-04-16 1992-04-15 Integrated circuit package and process for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3083942A JP3004071B2 (ja) 1991-04-16 1991-04-16 集積回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH04317359A true JPH04317359A (ja) 1992-11-09
JP3004071B2 JP3004071B2 (ja) 2000-01-31

Family

ID=13816642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3083942A Expired - Fee Related JP3004071B2 (ja) 1991-04-16 1991-04-16 集積回路用パッケージ

Country Status (2)

Country Link
US (1) US5286926A (ja)
JP (1) JP3004071B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2007027451A (ja) * 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2007194646A (ja) * 2007-02-09 2007-08-02 Fujitsu Ltd 表裏導通基板の製造方法および表裏導電基板

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5442143A (en) * 1993-04-16 1995-08-15 Dyconex Patente Ag Core for electrical connecting substrates and electrical connecting substrates with core, as well as process for the production thereof
DE29500428U1 (de) * 1995-01-12 1995-05-11 Hewlett-Packard GmbH, 71034 Böblingen Verbindungsbauteil
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
WO1998011605A1 (en) * 1995-06-19 1998-03-19 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
WO1997040654A1 (en) * 1996-04-24 1997-10-30 Okamura, Susumu Semiconductor device
US5779836A (en) * 1996-07-11 1998-07-14 Advance Circuits Inc Method for making a printed wiring board
US5763060A (en) * 1996-07-11 1998-06-09 Advance Circuits, Inc. Printed wiring board
US5856636A (en) * 1997-03-03 1999-01-05 Sanso; David W. Electronic circuit prototype wiring board with visually distinctive contact pads
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US5889364A (en) * 1997-08-22 1999-03-30 Durel Corporation Electrical, solderless snap connector for EL lamp
US6060665A (en) * 1998-03-16 2000-05-09 Lucent Technologies Inc. Grooved paths for printed wiring board with obstructions
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US20020030257A1 (en) * 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
US6533613B1 (en) 1999-12-20 2003-03-18 Intel Corporation Shielded zero insertion force socket
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6930395B2 (en) * 2000-12-05 2005-08-16 Matsushita Electric Industrial Co., Ltd. Circuit substrate having improved connection reliability and a method for manufacturing the same
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
US20030034175A1 (en) * 2001-08-20 2003-02-20 Honeywell Advanced Circuits, Inc. Configurations and methods for improved copper distribution uniformity in printed wiring boards
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
US20050029011A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Circuit board
JP2006024653A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
EP1775761A4 (en) * 2004-07-06 2007-08-29 Tokyo Electron Ltd SUBSTRATE AND INTERMEDIATE AND METHOD FOR PRODUCING A SUBSTRATE
WO2007023416A1 (en) * 2005-08-26 2007-03-01 Philips Intellectual Property & Standards Gmbh Electrically shielded through-wafer interconnect
US7554198B2 (en) * 2006-06-29 2009-06-30 Intel Corporation Flexible joint methodology to attach a die on an organic substrate
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
US9913382B2 (en) * 2015-04-23 2018-03-06 Viasystems Technologies Corp. L.L.C. Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap
US20220407203A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Coaxial structure in a glass substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872236A (en) * 1971-06-11 1975-03-18 Amp Inc Bonded wire i interconnection system
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
US3934335A (en) * 1974-10-16 1976-01-27 Texas Instruments Incorporated Multilayer printed circuit board
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
US4230385A (en) * 1979-02-06 1980-10-28 Elfab Corporation Printed circuit board, electrical connector and method of assembly
GB8613960D0 (en) * 1986-06-09 1986-07-16 Omi International Gb Ltd Treating laminates
US4720268A (en) * 1987-03-23 1988-01-19 Industrial Electronic Hardware Compliant conductive pin
US5019946A (en) * 1988-09-27 1991-05-28 General Electric Company High density interconnect with high volumetric efficiency
US4933045A (en) * 1989-06-02 1990-06-12 International Business Machines Corporation Thin film multilayer laminate interconnection board assembly method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2007027451A (ja) * 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2007194646A (ja) * 2007-02-09 2007-08-02 Fujitsu Ltd 表裏導通基板の製造方法および表裏導電基板

Also Published As

Publication number Publication date
JP3004071B2 (ja) 2000-01-31
US5286926A (en) 1994-02-15

Similar Documents

Publication Publication Date Title
JP3004071B2 (ja) 集積回路用パッケージ
JP3014503B2 (ja) 集積回路用パッケージ
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
US5227583A (en) Ceramic package and method for making same
JPH05129463A (ja) 半導体チツプキヤリアとそれを実装したモジユール及びそれを組み込んだ電子機器
JPH07508615A (ja) 少なくとも１つのチップを備える半導体装置の製造方法及び対応する装置
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
JPH04316355A (ja) 集積回路用パッケージ
US8059420B2 (en) Surface mountable device
US6204555B1 (en) Microwave-frequency hybrid integrated circuit
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
US5134246A (en) Ceramic-glass integrated circuit package with integral ground and power planes
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JPH05335475A (ja) 回路チップ実装装置
JP2001102517A (ja) 回路装置
JP3784185B2 (ja) 電子部品搭載用配線基板
JPH11163217A (ja) 半導体装置
JP3822129B2 (ja) 配線基板
JP2564297B2 (ja) 回路基板
JPS6319896A (ja) 多層配線基板
JPS60194545A (ja) 半導体装置およびその製造方法
JPH07202053A (ja) 半導体装置
JPS63111697A (ja) 配線基板およびその製造方法
CN119813986A (zh) 滤波器芯片及其制备方法
JP2649251B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees