JPH04319870A - 直流レベル検出回路 - Google Patents
直流レベル検出回路Info
- Publication number
- JPH04319870A JPH04319870A JP3114113A JP11411391A JPH04319870A JP H04319870 A JPH04319870 A JP H04319870A JP 3114113 A JP3114113 A JP 3114113A JP 11411391 A JP11411391 A JP 11411391A JP H04319870 A JPH04319870 A JP H04319870A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- adder
- pulse width
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＵＳＥ信号（映像）
の直流分再生に必要な直流レベルをディジタル信号の段
階で検出する直流レベル検出回路に関する。
の直流分再生に必要な直流レベルをディジタル信号の段
階で検出する直流レベル検出回路に関する。
【０００２】
【従来の技術】従来、ＭＵＳＥ信号（映像）の直流分再
生に必要な直流レベルはアナログ信号の段階で得る方法
が一般的であった。
生に必要な直流レベルはアナログ信号の段階で得る方法
が一般的であった。
【０００３】
【発明が解決しようとする課題】従って、オペアンプ（
演算増幅器）等アナログ部品を数多く要し、且つノイズ
による影響も少なくなかった。本発明は、アナログ部品
の使用数を極力減らすことに着目した直流レベル検出回
路を提供することを目的とする。
演算増幅器）等アナログ部品を数多く要し、且つノイズ
による影響も少なくなかった。本発明は、アナログ部品
の使用数を極力減らすことに着目した直流レベル検出回
路を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、ＭＵＳＥ信号
の垂直ブランキング期間中に多重されているクランプレ
ベル信号のレベルと２の補数をとった規定信号の規定レ
ベルとを加算する加算器と、該加算器よりの信号を積分
する積分器と、該積分器よりのディジタルデータに基づ
きパルス幅変調するパルス幅変調器と、該パルス幅変調
器よりの出力信号に応じた直流レベルを出力する低域通
過フィルタとで構成した直流レベル検出回路を提供する
ものである。
の垂直ブランキング期間中に多重されているクランプレ
ベル信号のレベルと２の補数をとった規定信号の規定レ
ベルとを加算する加算器と、該加算器よりの信号を積分
する積分器と、該積分器よりのディジタルデータに基づ
きパルス幅変調するパルス幅変調器と、該パルス幅変調
器よりの出力信号に応じた直流レベルを出力する低域通
過フィルタとで構成した直流レベル検出回路を提供する
ものである。
【０００５】
【作用】ＭＵＳＥ信号の垂直ブランキング期間（５６３
ライン目および１１２５ライン目）に多重されている
クランプレベル信号を取り出し、該クランプレベル信号
のレベルと規定信号の規定レベルとの差分を検出する。 該差分を積分器で読み取ったディジタルデータに応じて
パルス幅の異なる矩形波を発生せしめ、該矩形波を低域
通過フィルタに通過させることにより直流レベルが得ら
れる。
ライン目および１１２５ライン目）に多重されている
クランプレベル信号を取り出し、該クランプレベル信号
のレベルと規定信号の規定レベルとの差分を検出する。 該差分を積分器で読み取ったディジタルデータに応じて
パルス幅の異なる矩形波を発生せしめ、該矩形波を低域
通過フィルタに通過させることにより直流レベルが得ら
れる。
【０００６】
【実施例】以下、図面に基づいて本発明による直流レベ
ル検出回路を説明する。図１は本発明による直流レベル
検出回路の一実施例を示す要部ブロック図であり、図２
は信号例に対する出力説明図である。図１において、１
は第１の加算器、２は第２の加算器３と乗算器４とから
なる積分器、５はパルス幅変調器（ＰＷＭ）、６は低域
通過フィルタ（ＬＰＦ）である。尚、図示のように第１
の加算器１の入力からＰＷＭ５の出力まではディジタル
信号であり、ＰＷＭ５の出力以降はアナログ信号である
。
ル検出回路を説明する。図１は本発明による直流レベル
検出回路の一実施例を示す要部ブロック図であり、図２
は信号例に対する出力説明図である。図１において、１
は第１の加算器、２は第２の加算器３と乗算器４とから
なる積分器、５はパルス幅変調器（ＰＷＭ）、６は低域
通過フィルタ（ＬＰＦ）である。尚、図示のように第１
の加算器１の入力からＰＷＭ５の出力まではディジタル
信号であり、ＰＷＭ５の出力以降はアナログ信号である
。
【０００７】次に、本発明の動作について説明する。第
１の加算器１には前記クランプレベル信号（符号１１）
と、２の補数をとった規定レベルたる規定信号（符号１
２）とがそれぞれ入力し、双方加算される。図２（Ａ）
に該クランプレベル信号のレベルと該規定レベルとの相
関を示す。レベルを８ビットで表示した場合、画像の最
大黒レベルと最大白レベルおよび規定レベルは図示のよ
うになる。該規定レベルは該最大黒レベルと該最大白レ
ベルの中間レベルで、所謂グレーレベルである。また、
該クランプレベルは該最大黒レベルと該最大白レベルの
間を画像内容に応じ変動する。例として、クランプレベ
ル信号イが第１の加算器１に入力した場合の上記加算に
よる出力（符号１３）はＤ１を表す信号である。同様に
、クランプレベル信号ロの場合はＤ２を表す信号である
。該Ｄ１は該規定レベルより白レベル側に寄った明るい
画面における規定レベルに対するプラス差分であり、該
Ｄ２は反対に黒レベル側によった暗い画面における規定
レベルに対するマイナス差分である。積分器２は積分作
用をもって該Ｄ１または該Ｄ２を読み取りディジタルデ
ータとして出力する。該積分作用は図示のように第２の
加算器３と乗算器４（出力は引き算）との構成によりな
される。乗算器４の乗算定数は、ＬＰＦ６の後段に設け
るクランプ回路の回路定数との兼ね合い等から定まり、
１／４が一つの適性値である。ＰＷＭ５は該ディジタル
データに基づきパルス幅の異なる矩形波（振幅は一定）
を出力する。図２（Ｂ）は上記信号例イ、ロの他、最大
白、グレー、最大黒それぞれに対するＰＷＭ５の出力お
よび後述のＬＰＦ６の出力を図示したものである。ＰＷ
Ｍ５の出力は図示のように、明るい画像になるに従いパ
ルス幅が広くなる。但し、周期Ｔは一定である。グレー
レベル（規定レベル）時はデューティサイクル５０％に
なる。また、最大黒時は零、最大白時は一定値Ｅになる
。これら信号をＬＰＦ６に通すと図示の０乃至Ｖ４の直
流レベルがＬＰＦ出力として得られる。該直流レベルは
最大値Ｖ４から零の間を画像内容により変動し、その変
動する速さは画像内容の平均階調の変動に従う。直流分
再生（所謂クランプ）は該直流レベルをもとにしてＬＰ
Ｆ６の後段に設けるクランプ回路でなされる。
１の加算器１には前記クランプレベル信号（符号１１）
と、２の補数をとった規定レベルたる規定信号（符号１
２）とがそれぞれ入力し、双方加算される。図２（Ａ）
に該クランプレベル信号のレベルと該規定レベルとの相
関を示す。レベルを８ビットで表示した場合、画像の最
大黒レベルと最大白レベルおよび規定レベルは図示のよ
うになる。該規定レベルは該最大黒レベルと該最大白レ
ベルの中間レベルで、所謂グレーレベルである。また、
該クランプレベルは該最大黒レベルと該最大白レベルの
間を画像内容に応じ変動する。例として、クランプレベ
ル信号イが第１の加算器１に入力した場合の上記加算に
よる出力（符号１３）はＤ１を表す信号である。同様に
、クランプレベル信号ロの場合はＤ２を表す信号である
。該Ｄ１は該規定レベルより白レベル側に寄った明るい
画面における規定レベルに対するプラス差分であり、該
Ｄ２は反対に黒レベル側によった暗い画面における規定
レベルに対するマイナス差分である。積分器２は積分作
用をもって該Ｄ１または該Ｄ２を読み取りディジタルデ
ータとして出力する。該積分作用は図示のように第２の
加算器３と乗算器４（出力は引き算）との構成によりな
される。乗算器４の乗算定数は、ＬＰＦ６の後段に設け
るクランプ回路の回路定数との兼ね合い等から定まり、
１／４が一つの適性値である。ＰＷＭ５は該ディジタル
データに基づきパルス幅の異なる矩形波（振幅は一定）
を出力する。図２（Ｂ）は上記信号例イ、ロの他、最大
白、グレー、最大黒それぞれに対するＰＷＭ５の出力お
よび後述のＬＰＦ６の出力を図示したものである。ＰＷ
Ｍ５の出力は図示のように、明るい画像になるに従いパ
ルス幅が広くなる。但し、周期Ｔは一定である。グレー
レベル（規定レベル）時はデューティサイクル５０％に
なる。また、最大黒時は零、最大白時は一定値Ｅになる
。これら信号をＬＰＦ６に通すと図示の０乃至Ｖ４の直
流レベルがＬＰＦ出力として得られる。該直流レベルは
最大値Ｖ４から零の間を画像内容により変動し、その変
動する速さは画像内容の平均階調の変動に従う。直流分
再生（所謂クランプ）は該直流レベルをもとにしてＬＰ
Ｆ６の後段に設けるクランプ回路でなされる。
【０００８】
【発明の効果】以上説明したように本発明によれば、Ｍ
ＵＳＥ信号（映像）の直流レベルをディジタル信号の段
階で検出するので、従来のアナログ信号の段階で検出す
る場合とくらべオペアンプ（演算増幅器）等アナログ部
品の使用数が大幅に減るとともにノイズによる影響も改
善される効果を奏し、信号の直流分再生処理が不可欠な
ＭＵＳＥデコーダ等の信頼性向上に寄与するところが大
きい。
ＵＳＥ信号（映像）の直流レベルをディジタル信号の段
階で検出するので、従来のアナログ信号の段階で検出す
る場合とくらべオペアンプ（演算増幅器）等アナログ部
品の使用数が大幅に減るとともにノイズによる影響も改
善される効果を奏し、信号の直流分再生処理が不可欠な
ＭＵＳＥデコーダ等の信頼性向上に寄与するところが大
きい。
【図１】本発明による直流レベル検出回路の一実施例を
示す要部ブロック図である。
示す要部ブロック図である。
【図２】信号例に対するＰＷＭ出力およびＬＰＦ出力の
説明図である。
説明図である。
１ 第１の加算器
２ 積分器
３ 第２の加算器
４ 乗算器
５ パルス幅変調器（ＰＷＭ）
６ 低域通過フィルタ（ＬＰＦ）
１１ クランプレベル信号入力ライン１２ 規定レ
ベル信号入力ライン １３ 第１の加算器出力ライン １４ ＰＷＭ出力ライン １５ ＬＰＦ出力ライン
ベル信号入力ライン １３ 第１の加算器出力ライン １４ ＰＷＭ出力ライン １５ ＬＰＦ出力ライン
Claims (1)
- 【請求項１】 ＭＵＳＥ信号の垂直ブランキング期間
中に多重されているクランプレベル信号のレベルと２の
補数をとった規定信号の規定レベルとを加算する加算器
と、該加算器よりの信号を積分する積分器と、該積分器
よりのディジタルデータに基づきパルス幅変調するパル
ス幅変調器と、該パルス幅変調器よりの出力信号に応じ
た直流レベルを出力する低域通過フィルタとで構成した
ことを特徴とする直流レベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114113A JPH04319870A (ja) | 1991-04-18 | 1991-04-18 | 直流レベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114113A JPH04319870A (ja) | 1991-04-18 | 1991-04-18 | 直流レベル検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04319870A true JPH04319870A (ja) | 1992-11-10 |
Family
ID=14629457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3114113A Pending JPH04319870A (ja) | 1991-04-18 | 1991-04-18 | 直流レベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04319870A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217774A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 高品位テレビ受信機 |
| JPS6468070A (en) * | 1987-09-08 | 1989-03-14 | Toshiba Corp | Clamping circuit |
| JPH0326178A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 信号処理回路 |
-
1991
- 1991-04-18 JP JP3114113A patent/JPH04319870A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217774A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 高品位テレビ受信機 |
| JPS6468070A (en) * | 1987-09-08 | 1989-03-14 | Toshiba Corp | Clamping circuit |
| JPH0326178A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 信号処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465071A (en) | Information signal processing apparatus | |
| US5051818A (en) | Video signal processing apparatus | |
| NL8201333A (nl) | Videosignaalbewerkingsschakeling. | |
| JPS6392195A (ja) | 複合信号をディジタル情報に復調する装置 | |
| KR900006569B1 (ko) | 잡음 저감회로 | |
| EP0420418A2 (en) | Video signal noise reducing circuits | |
| CA1106058A (en) | Noise reduction system for color television | |
| KR900004304B1 (ko) | 영상 신호 기록 재생 장치 | |
| JP2756697B2 (ja) | ビデオ信号処理装置 | |
| KR970004196B1 (ko) | 티브이의 노이즈 제거장치 | |
| KR980007638A (ko) | 디지탈 비디오 신호 처리 장치 | |
| JP2564987B2 (ja) | 映像信号処理回路 | |
| KR0138140B1 (ko) | 영상신호 처리장치 | |
| US5179476A (en) | Signal processor | |
| JP2730604B2 (ja) | 自動映像レベル制御回路 | |
| KR900005604B1 (ko) | 상관검출장치와 그것을 사용한 영상신호 기록재생장치 | |
| JPH04372771A (ja) | エンファシス補正回路 | |
| KR19980030428A (ko) | 펄스 노이즈 제거 회로 | |
| JP2833550B2 (ja) | 映像混合増幅装置 | |
| JP2000106509A (ja) | 補償装置 | |
| JPH02312470A (ja) | 反転現象補正装置 | |
| JPS6257311A (ja) | ノンリニアエンフアシス回路 | |
| JPH02237389A (ja) | 映像信号処理回路 | |
| JPH06315136A (ja) | ノイズ除去装置 | |
| JPS60130987A (ja) | ノイズ低減回路 |