JPH0326178A - 信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号処理回路に関し、特にアナログ信号処理
、及びディジタル信号処理を含む信号処理回路の遅延制
御に関する。

〔従来の技術〕

近年、画像処理のディジタル化は、特に急速に進んでお
り、それに伴い、家庭用映像磁気記録再生装置（以下Ｖ
ＴＲという）やＴＶ受像機等の民生用画像分野において
も、デイジタル信号処理が導入されてきている．ここで
ＶＴＲにおけるデイジタル信号処理の従来例について、
第４図により説明する． 第４図はＶＴＲにおける再生信号処理系のブロック図を
示している．図において、アナログ色信号処理回路１は
、ＶＴＲ磁気テープに記録され低域変換された色信号成
分を入力端子２５から入力し、増幅，振幅制御，帯域制
限等を処理を行う．また、アナログ輝度信号処理回路２
は、ＶＴＲ磁気テープに記録されたＦＭ′ｌＲ調された
輝度信号戒分を端子２６から入力し、増幅．ｆｊａ幅制
御，帯域制限等の処理を行う．これらアナログ色信号処
理回路１及びアナログ輝度信号処理回路２の各出力は、
それぞれ予め定められたサンプリング周波数により動作
するＡ−Ｄ変換器４．５によってデイジタル信号に変換
される．デイジタル信号に変換された色信号戒分は、デ
イジタル色信号処理回路６により、色副搬送波信号に復
元されると共に、ノイズ戒分除去等が行なわれた後、遅
延調整回路１つ及び出力回路９を介して、Ｄ−Ａ変換器
１２に入力され、ここでアナログ色信号に変換され、再
生色信号として出力される． 一方、ディジタル信号に変換された輝度信号成分は、デ
ィジタル輝度信号処理回路７により、ＦＭ復調，ディエ
ンファシス処理、ノイズ戒分除去．ドロップアウト補償
処理等が行なわれた後、出力回１ｉ′８１０を介してＤ
−Ａ変換器ｌ３に入力され、ここでアナログ輝度信号に
変換され、再生輝度信号として出力される。また、再生
色信号と再生輝度信号を、加算回路１５により加算し、
複合信号（コンボジット信号）を得ている．〔発明が解
決しようとする課題〕 上述した従来例における輝度信号処理系は、色信号処理
系に対し処理工程が多く、特に高画質化のために、例え
ばメモリ回路を用いて輝度信号の相関関係を用いた処理
を行った場合、更に処理工程が増加する．このため相対
的に色信号処理が輝度信号処理系よりも時間的に早く処
理され、Ｄ−Ａ変換器１２．１３における両信号のタイ
ミングを合わせるため、図に示す様に、色信号処理系に
対して、遅延調整回路１９を必要とする．ディジタル信
号処理による遅延調整方法として、例えばシフトレジス
タ等が考えられるが、通常ＶＴＲにおいて、色信号処理
系に対しての量子化ビット数は、画質上８ビット以上必
要とするため、このようなシフトレジスタ回路規模は、
相当の大きさになる．また、かかる信号処理に要するハ
ードウェアのコストを低減させるため、ディジタル色信
号処理回路６，ディジタル輝度信号処理回路７，出力回
路９，１０および遅延調整回路１９により楕或されるデ
ィジタル信号処理回路１１ａの全部、或いは一部を半導
体集積回路により実現する場合、ＶＴＲでの画像信号帯
域上、サンプリング周波数は例えば色副搬送波周波数の
４倍、すなわち、約１４．３ＭＨＺと高速動作となり、
遅延調整回路１９での消費電力も大きくなり、回路規模
増大、及び消費電力増大両面で制約を受けるという欠点
があった． 本発明の目的は、画像信号処理における色信号と輝度信
号の様に、複数のアナログ信号をディジタル信号化し、
各々所望の処理を行った後、再びアナログ信号に復元す
る回路において、ディジタル信号処理過程で発生する相
互の処理時間差、すなわち相互の遅延差をディジタル信
号処理手段で検出して制御信号を生戒してインターフェ
ース回路を介して移相回路を制御信号し、ディジタル信
号処理過程での遅延差を予め移相回路にてアナログ処理
により補正をかける事によって、ハードウェア規模の低
減、及び消費電力の低減を可能とした信号処理回路を提
供することにある。

〔課題を解決するための手段〕

本発明の信号処理回路は、第１のアナログ信号を入力す
る移相回路と、この移相回路の出力を入力しこのアナロ
グ信号をディジタル信号に変換する第１のＡ−Ｄ変換器
と、第２のアナログ信号をディジタル信号に変換する第
２のＡ−Ｄ変換器と、これら第１および第２の各Ａ−Ｄ
変換器の出力をそれぞれ入力とする第１および第２のデ
ィジタル信号処理回路群と、これら第１および第２のデ
ィジタル信号処理回路群の各出力を入力して各ディジタ
ル信号をアナログ信号にそれぞれ変換する第１および第
２のＤ−Ａ変換器と、前記第１，第２のディジタル信号
処理回路群の各々が要する信号処理時間の差分情報を生
戒する制御手段とを備え、この制御手段からの制御信号
が、インターフェース回路を介して前記移相回路の制御
入力に入力されてその信号移相が制御される事を特徴と
する． 〔実施例〕 次に、本発明について、図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であり、第
４図の従来例と同一の機能動作を行うものは、同一番号
を付してある．本実施例は、アナログ色信号成分が入力
されるアナログ色信号処理回路１とＡ−Ｄ変換器４との
間に移相回路３を設けると共に、ディジタル色信号処理
回路６とディジタル輝度信号処理回路７の相互の処理時
間差、すなわち相互の遅延差を検出する制御回路８をデ
ィジタル信号処理回路１１の中に設けている．この制御
回路８によって検出された相互の遅延差制御出力をイン
ターフェース回＃！１４を介して、移相回路３の制御入
力点に入力し、移相回路３がディジタル信号処理回路１
１において発生する色信号、及び輝度信号の相互の処理
時間差を補償する様に動作させる． ここで制御回路８の動作期間は、外部からの制御信号３
０，例えば水平同期信号等により、所定のタイミング，
期間，制御回路８が制御出力を出す様にすれば良い．こ
の様にして、ディジタル信号処理過程で発生する色信号
、輝度信号処理における相互の処理時間差をアナログ移
相回路３によって補償する事が出来る． 第２図は第１図の制御回路８、インターフェース手段及
び移相回路１６の具体構或例を示している．図において
、制御回路８は遅延差検出回路１８，ＰＷＭ変調回路１
７により構成され、遅延差検出回路１８は、外部より入
力される制御信号３０により動作し、ディジタル信号処
理回路１１において発生する色信号、及び輝度信号の相
互の処理時間差を検出する。ＰＷＭ変調回路１７は、遅
延差検出回路１８からの検出出力を、ＰＷＭ信号に変換
した後、制御出力信号として出力する。

ＰＷＭ変調回路１７からの制御出力を移相回路３に導く
インターフェース手段１４として、平滑回路が用いられ
る，ＰＷＭ変調を受けた制御出力を平滑化した後、移相
回路３の制御入力点に入力している．この移相回路３と
して、例えばコイルと可変容量素子により構或し、平滑
後の制御信号によって可変容量素子の容量値を制御する
事により、遅延差の補償動作を行なわせることができる
． 第３図は本発明の第２の実施例を示すブロック図である
。本実施例は、第１図に示したアナログ色信号処理回路
１及び移相回路３の機能を、同一の半導体集積回路基板
上に楕或したものである。

図において、端子３１より低域変換された色信号が入力
され，前記増幅器２０、ＡＧＣ回路２１によって所定の
レベルまで増幅した後、振幅が一定レベルになる様制御
される．振幅が一定になった信号は、フィルタ２２によ
り、所定の帯域に制限された後、ジャイレー夕回路２３
により、移相調整が行われる．このジャイレータ３は端
子３２より入力されるディジタル信号処理回路からの移
相制御信号を平滑回路１４により平滑された制御信号に
よって制御される．また、ジャイレータ回路２３からの
出力信号は端子３３を介してＡ／Ｄ変換器４に入力され
る． この様に前置増幅器２０，ＡＧＣ回路２１，フィルタ２
２により構或されるアナログ色信号処理回路と、ジャイ
レータ回路２３に゜よる移相手段で構成されるアナログ
信号処理回路１ａを同一半導体４Ａ積回路基板上に構成
する事により、本発明の目的のためのハードウェアの規
模或いはコストをより低減する事が出来る． 〔発明の効果〕 以上説明したように、本発明は、複数のアナログ信号を
ディジタル化し、各々所望の処理を行った後、再びアナ
ログ信号に復元する回路において、ディジタル信号処理
過程で発生する相互の処理時間差をディジタル信号処理
手段で検出して制御信号を生威し、この制御信号により
インターフェース回路を介してディジタル信号処理過程
の前過程におかれた移相回路を制御し、ディジタル信号
処理過程での遅延差を予め移相回路にてアナログ処理に
より補正をする事によって、ハードウエア規模の低減、
及び消費電力の低減が可能となる．尚、本発明の一実施
例では、ＶＴＲ信号処理回路により説明したが、本発明
は、かかる分野のみに限定されない、自由度の大きいも
のである事は言う迄もない．更に、本発明による信号処
理回路は、半導体集ＭｒｇＩ′＃１により実現する事に
より、より顕著な効果が得られる．

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の制御回路の部分を示すブロック図、第３図は
本発明の第２の実施例のアナログ信号処理回路部分を示
すブロック図、第４図は従来例の信号処理回路を示すブ
ロック図である。 １，１ａ・・・アナログ色信号処理回路、２・・アナロ
グ輝度信号処理回路、３・・・移相回路、４　５・・・
Ａ−Ｄ変換器、６・・・ディジタル色信号処理回路、７
・・・ディジタル輝度信号処理回路、８・・・制御回路
、９，１０・・・出力回路、１１，ｌｌａ・・・ディジ
タル信号処理回路、１２．１３・・・Ｄ−Ａ変換器、１
４・・・インターフェース回路（平滑回路）、］５・・
加算回路、１７・・・ＰＷＭ変調回路、１８・・遅延差
検出回路、１つ・・・遅延調整回路、２０・・・前置増
幅器、２１・・・ＡＧＣ回路、２２・・フィルタ、２３
・・・ジャイレータ回路、２５〜３３・・・入出力端子
。

Claims (3)

【特許請求の範囲】
1. （１）第１のアナログ信号を入力する移相回路と、この
   移相回路の出力を入力しこのアナログ信号をディジタル
   信号に変換する第１のＡ−Ｄ変換器と、第２のアナログ
   信号をディジタル信号に変換する第２のＡ−Ｄ変換器と
   、これら第１および第２の各Ａ−Ｄ変換器の出力をそれ
   ぞれ入力とする第１および第２のディジタル信号処理回
   路群と、これら第１および第２のディジタル信号処理回
   路群の各出力を入力して各ディジタル信号をアナログ信
   号にそれぞれ変換する第１および第２のＤ−Ａ変換器と
   、前記第１、第２のディジタル信号処理回路群の各々が
   要する信号処理時間の差分情報を生成する制御手段とを
   備え、この制御手段からの制御信号が、インターフェー
   ス回路を介して前記移相回路の制御入力に入力されてそ
   の信号移相が制御される事を特徴とする信号処理回路。
2. （２）制御手段が第１、第２のディジタル信号処理回路
   群の信号処理時間の差分情報を生成してこれをＰＷＭ変
   調して出力するものであり、インターフェース回路が平
   滑手段からなる請求項（１）記載の信号処理回路。
3. （３）移相回路が少くとも可変容量素子を含み、制御手
   段からの制御信号によりその可変容量素子の容量値を制
   御するものである請求項（１）および（２）記載の信号
   処理回路。