JPH04320033A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH04320033A JPH04320033A JP8677891A JP8677891A JPH04320033A JP H04320033 A JPH04320033 A JP H04320033A JP 8677891 A JP8677891 A JP 8677891A JP 8677891 A JP8677891 A JP 8677891A JP H04320033 A JPH04320033 A JP H04320033A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- film
- insulating film
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- 238000013508 migration Methods 0.000 abstract description 12
- 230000005012 migration Effects 0.000 abstract description 11
- 230000008018 melting Effects 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract 2
- 230000035882 stress Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910008332 Si-Ti Inorganic materials 0.000 description 1
- 229910006749 Si—Ti Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は微小な半導体素子等を集積したＬ
ＳＩ等の半導体装置の製造方法に関し、特に、複数の半
導体素子間に配される金属からなる配線を形成する方法
に関する。
ＳＩ等の半導体装置の製造方法に関し、特に、複数の半
導体素子間に配される金属からなる配線を形成する方法
に関する。
【０００２】
【背景技術】メモリーＬＳＩの配線は細く、長くなって
いる。集積度が４倍増える毎に、配線幅は０．６〜０．
７倍に、配線長は約４倍にもなる。フォトリソグラフィ
技術は０．５μｍ配線幅までは適応できる。しかし配線
技術はまだそこまでは適応できていない。現状の配線技
術で１．３〜１．２μｍ配線幅までは対応できるが、１
．０〜０．８μｍ配線幅ではこれは適応が難しい。例え
ば、１．０〜０．８μｍ配線幅のコンタクト付近の配線
、さらに、コンタクトから延びる配線では、エレクトロ
マイグレーション、ストレスマイグレーション、ラテラ
ルヒロックなどが問題となってくる。よって、１．０〜
０．８μｍ配線幅からＡｌ−Ｓｉ配線は用いられなくな
り、Ａｌ−Ｓｉ−Ｃｕ合金やＡｌ−Ｓｉ−Ｔｉ合金、Ａ
ｌ−ＳｉとＴｉＳｉ２あるいはＴｉなどの積層構造用い
られる。これらは、ラテラルヒロック等の問題を抑える
ためである。
いる。集積度が４倍増える毎に、配線幅は０．６〜０．
７倍に、配線長は約４倍にもなる。フォトリソグラフィ
技術は０．５μｍ配線幅までは適応できる。しかし配線
技術はまだそこまでは適応できていない。現状の配線技
術で１．３〜１．２μｍ配線幅までは対応できるが、１
．０〜０．８μｍ配線幅ではこれは適応が難しい。例え
ば、１．０〜０．８μｍ配線幅のコンタクト付近の配線
、さらに、コンタクトから延びる配線では、エレクトロ
マイグレーション、ストレスマイグレーション、ラテラ
ルヒロックなどが問題となってくる。よって、１．０〜
０．８μｍ配線幅からＡｌ−Ｓｉ配線は用いられなくな
り、Ａｌ−Ｓｉ−Ｃｕ合金やＡｌ−Ｓｉ−Ｔｉ合金、Ａ
ｌ−ＳｉとＴｉＳｉ２あるいはＴｉなどの積層構造用い
られる。これらは、ラテラルヒロック等の問題を抑える
ためである。
【０００３】ここでエレクトロマイグレーションとは、
電流を流すことによって金属配線中の金属イオンが動く
現象をいう。エレクトロマイグレーションの結果、配線
中にボイドやヒロックが生じ、断線あるいは短絡に至る
。また、ストレスマイグレーションとは、高温放置や温
度サイクルなどの熱ストレスを与えただけでＡｌ配線が
断線する現象をいう。その機構の詳細はまだ明らかでな
いが、Ａｌ原子が粒界を自己拡散する結果、配線エッジ
からＡｌボイドが発生し断線に至ると考えられる。
電流を流すことによって金属配線中の金属イオンが動く
現象をいう。エレクトロマイグレーションの結果、配線
中にボイドやヒロックが生じ、断線あるいは短絡に至る
。また、ストレスマイグレーションとは、高温放置や温
度サイクルなどの熱ストレスを与えただけでＡｌ配線が
断線する現象をいう。その機構の詳細はまだ明らかでな
いが、Ａｌ原子が粒界を自己拡散する結果、配線エッジ
からＡｌボイドが発生し断線に至ると考えられる。
【０００４】また、ストレスマイグレーションは、Ａｌ
膜質の内部応力や粒径、Ａｌ配線幅、Ａｌ膜上の絶縁膜
の応力などの要因から起こる。例えば圧縮応力の大きな
ＳｉＮ膜でＡｌ配線が被覆されていたり、細いＡｌ配線
ほどマイグレーションによる断線を生じやすい傾向があ
る。さらに、ラテラルヒロックとはＡｌパターン形成後
の熱処理によって、パターン側面に生じるＡｌ突起をい
う。縦方向ヒロックと同様に、Ａｌ膜の内部応力が解放
される時に生じると説明されている。特に、Ａｌ膜上に
緻密なＳｉＮ膜や高融点金属膜が重畳する構造で熱処理
を受けると発生が著しい。また、Ａｌパターン幅が大き
いほど、ヒロックは大きくなる傾向があり、配線間隔の
狭い超ＬＳＩの電源用配線などで大きな問題となりつつ
ある。
膜質の内部応力や粒径、Ａｌ配線幅、Ａｌ膜上の絶縁膜
の応力などの要因から起こる。例えば圧縮応力の大きな
ＳｉＮ膜でＡｌ配線が被覆されていたり、細いＡｌ配線
ほどマイグレーションによる断線を生じやすい傾向があ
る。さらに、ラテラルヒロックとはＡｌパターン形成後
の熱処理によって、パターン側面に生じるＡｌ突起をい
う。縦方向ヒロックと同様に、Ａｌ膜の内部応力が解放
される時に生じると説明されている。特に、Ａｌ膜上に
緻密なＳｉＮ膜や高融点金属膜が重畳する構造で熱処理
を受けると発生が著しい。また、Ａｌパターン幅が大き
いほど、ヒロックは大きくなる傾向があり、配線間隔の
狭い超ＬＳＩの電源用配線などで大きな問題となりつつ
ある。
【０００５】このように、半導体装置の高集積化のため
配線が微細化するにつれて、Ａｌ配線についてエレクト
ロマイグレーション、ストレスマイグレーション、ラテ
ラルヒロック等の発生という信頼性上の問題が生じてい
る。そこで、ＴｉＮからなるバリアメタル層の形成やＡ
ｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ等のアルミ合金で配線を行
うといった方法が考えられている。しかし、まだ十分に
信頼性の問題が解消されているわけではない。
配線が微細化するにつれて、Ａｌ配線についてエレクト
ロマイグレーション、ストレスマイグレーション、ラテ
ラルヒロック等の発生という信頼性上の問題が生じてい
る。そこで、ＴｉＮからなるバリアメタル層の形成やＡ
ｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ等のアルミ合金で配線を行
うといった方法が考えられている。しかし、まだ十分に
信頼性の問題が解消されているわけではない。
【０００６】
【発明の目的】本発明の目的は、金属配線の幅が約１μ
ｍ以下の金属配線を形成する場合のエレクトロマイグレ
ーション、ストレスマイグレーション及びラテラルヒロ
ックの発生を減少させる半導体構造製造方法を提供する
ことにある。
ｍ以下の金属配線を形成する場合のエレクトロマイグレ
ーション、ストレスマイグレーション及びラテラルヒロ
ックの発生を減少させる半導体構造製造方法を提供する
ことにある。
【０００７】
【発明の構成】本発明の半導体装置製造方法は、半導体
素子が形成された半導体基板上に絶縁膜を形成した後、
前記絶縁膜を選択的に除去してコンタクトホールを形成
する工程と、少なくとも前記コンタクトホール上にバリ
アメタル層を形成する工程と、少なくとも前記バリアメ
タル層の表面に配線金属膜を形成した後、不活性ガス中
で非熱平衡状態において赤外線照射による前記配線金属
膜を半融する急熱処理工程とを含むことを特徴とする。
素子が形成された半導体基板上に絶縁膜を形成した後、
前記絶縁膜を選択的に除去してコンタクトホールを形成
する工程と、少なくとも前記コンタクトホール上にバリ
アメタル層を形成する工程と、少なくとも前記バリアメ
タル層の表面に配線金属膜を形成した後、不活性ガス中
で非熱平衡状態において赤外線照射による前記配線金属
膜を半融する急熱処理工程とを含むことを特徴とする。
【０００８】
【発明の作用】本発明によれば、配線用金属のアモルフ
ァス状態のＡｌ結晶粒界においてＡｌ結晶粒径を成長さ
せて、エレクトロマイグレーション、ストレスマイグレ
ーション等の発生を抑制できる。
ァス状態のＡｌ結晶粒界においてＡｌ結晶粒径を成長さ
せて、エレクトロマイグレーション、ストレスマイグレ
ーション等の発生を抑制できる。
【０００９】
【実施例】以下に本発明の実施例を図面を参照しつつ説
明する。図１は本実施例の半導体装置製造方法を示すフ
ローチャートであり、かかる方法は半導体素子が形成さ
れた半導体基板上に絶縁膜を形成する絶縁膜形成工程１
と、絶縁膜を選択的に除去してコンタクトホールを形成
するコンタクトホール形成工程２と、コンタクトホール
上にバリアメタル層を形成するバリアメタル層形成工程
３と、バリアメタル層の表面に配線金属膜を形成する配
線金属膜形成工程４と、半導体基板を不活性ガス中に配
置して赤外線照射により短時間の間に配線金属膜の融点
以上に加熱、いわゆる非熱平衡状態において半融する急
熱処理工程５とを含む。半融はシンタリングとしても知
られている。
明する。図１は本実施例の半導体装置製造方法を示すフ
ローチャートであり、かかる方法は半導体素子が形成さ
れた半導体基板上に絶縁膜を形成する絶縁膜形成工程１
と、絶縁膜を選択的に除去してコンタクトホールを形成
するコンタクトホール形成工程２と、コンタクトホール
上にバリアメタル層を形成するバリアメタル層形成工程
３と、バリアメタル層の表面に配線金属膜を形成する配
線金属膜形成工程４と、半導体基板を不活性ガス中に配
置して赤外線照射により短時間の間に配線金属膜の融点
以上に加熱、いわゆる非熱平衡状態において半融する急
熱処理工程５とを含む。半融はシンタリングとしても知
られている。
【００１０】具体的には図２（ａ）に示すように、半導
体素子基板１上に形成した素子接合部上に絶縁膜２を一
様に形成した後、図２（ｂ）に示すように絶縁膜２の接
合部の上の一部分を選択的に除去し、コンタクトホール
３を形成する。つぎに図２（ｃ）に示すように少なくと
もコンタクトホール３上にＴｉ等からなるバリアメタル
層４を形成する。さらに、このバリアメタル層４の表面
に上記したようなＡｌ−Ｃｕ合金等の配線用金属膜５を
形成した後（図２（ｄ））、基板１を真空槽から取り出
す。次に、例えばハロゲンランプ炉内部へこの配線用金
属膜５を形成した半導体基板１を挿入する。ここで、半
導体基板１を急加熱する。半導体基板１の配線用金属膜
５側の面は、不活性ガスで満たされたハロゲンランプ炉
内において、図２（ｅ）に示すようにハロゲンランプか
らの赤外線に例えば１〜１０秒の短時間だけ曝され、熱
平衡状態とはならずに配線用金属膜の融点以上に急速に
加熱され、配線用金属膜５が半融される。従って、かか
る急熱処理は熱平衡状態の下の熱アニールとは異なる。
体素子基板１上に形成した素子接合部上に絶縁膜２を一
様に形成した後、図２（ｂ）に示すように絶縁膜２の接
合部の上の一部分を選択的に除去し、コンタクトホール
３を形成する。つぎに図２（ｃ）に示すように少なくと
もコンタクトホール３上にＴｉ等からなるバリアメタル
層４を形成する。さらに、このバリアメタル層４の表面
に上記したようなＡｌ−Ｃｕ合金等の配線用金属膜５を
形成した後（図２（ｄ））、基板１を真空槽から取り出
す。次に、例えばハロゲンランプ炉内部へこの配線用金
属膜５を形成した半導体基板１を挿入する。ここで、半
導体基板１を急加熱する。半導体基板１の配線用金属膜
５側の面は、不活性ガスで満たされたハロゲンランプ炉
内において、図２（ｅ）に示すようにハロゲンランプか
らの赤外線に例えば１〜１０秒の短時間だけ曝され、熱
平衡状態とはならずに配線用金属膜の融点以上に急速に
加熱され、配線用金属膜５が半融される。従って、かか
る急熱処理は熱平衡状態の下の熱アニールとは異なる。
【００１１】具体的に、配線金属をＡｌとしバリアメタ
ル層をＴｉＮとした場合、不活性ガスとしてＮｅ（又は
Ａｒ）ガス中でＡＬの融点６６０℃以上の約７００℃に
急速加熱しこの温度を５秒間持続させる。すると本実施
例によれば、多結晶の微小なＡｌ結晶が成長し、その結
晶粒径が大きくなる。従来、エレクトロマイグレーショ
ンは、電子流に押されたＡｌ原子が粒界拡散機構によっ
て移動して生じ、またストレスマイグレーションは機械
的応力の作用で粒界にＡｌ中の空孔が集積することによ
って生じ、いずれのマイグレーションもＡｌの粒界とい
う欠陥が原因となっているので、従って、この隣合うＡ
ｌ粒の半融による結晶粒径の成長によって配線の抵抗値
を下げることができる。配線幅１μｍ未満のＡｌ配線と
した場合において、１〜１０秒間で６６０〜８００℃に
ハロゲンランプで加熱することが好ましい。
ル層をＴｉＮとした場合、不活性ガスとしてＮｅ（又は
Ａｒ）ガス中でＡＬの融点６６０℃以上の約７００℃に
急速加熱しこの温度を５秒間持続させる。すると本実施
例によれば、多結晶の微小なＡｌ結晶が成長し、その結
晶粒径が大きくなる。従来、エレクトロマイグレーショ
ンは、電子流に押されたＡｌ原子が粒界拡散機構によっ
て移動して生じ、またストレスマイグレーションは機械
的応力の作用で粒界にＡｌ中の空孔が集積することによ
って生じ、いずれのマイグレーションもＡｌの粒界とい
う欠陥が原因となっているので、従って、この隣合うＡ
ｌ粒の半融による結晶粒径の成長によって配線の抵抗値
を下げることができる。配線幅１μｍ未満のＡｌ配線と
した場合において、１〜１０秒間で６６０〜８００℃に
ハロゲンランプで加熱することが好ましい。
【００１２】
【発明の効果】本発明によれば、金属配線膜をパターニ
ングした後、その融点以上で急速加熱して、その金属を
瞬間的に溶融せしめ膜質の向上を図り、主に金属配線の
電流の特性の改善により、エレクトロマイグレーション
やストレスマイグレーション等の発生を抑制し信頼性が
向上した半導体装置が得られる。
ングした後、その融点以上で急速加熱して、その金属を
瞬間的に溶融せしめ膜質の向上を図り、主に金属配線の
電流の特性の改善により、エレクトロマイグレーション
やストレスマイグレーション等の発生を抑制し信頼性が
向上した半導体装置が得られる。
【図１】本発明の方法を示すフローチャートである。
【図２】本発明の方法により製造される半導体基板の拡
大部分断面図である。
大部分断面図である。
１……半導体素子基板
２……絶縁層
３……コンタクトホール
４……バリアメタル層
５……配線金属層
Claims (1)
- 【請求項１】 半導体素子が形成された半導体基板上
に絶縁膜を形成した後、前記絶縁膜を選択的に除去して
コンタクトホールを形成する工程と、少なくとも前記コ
ンタクトホール上にバリアメタル層を形成する工程と、
少なくとも前記バリアメタル層の表面に配線金属膜を形
成した後、不活性ガス中で非熱平衡状態において赤外線
照射による前記配線金属膜を半融する急熱処理工程とを
含むことを特徴とする半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8677891A JPH04320033A (ja) | 1991-04-18 | 1991-04-18 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8677891A JPH04320033A (ja) | 1991-04-18 | 1991-04-18 | 半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320033A true JPH04320033A (ja) | 1992-11-10 |
Family
ID=13896216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8677891A Pending JPH04320033A (ja) | 1991-04-18 | 1991-04-18 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320033A (ja) |
-
1991
- 1991-04-18 JP JP8677891A patent/JPH04320033A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| US5665659A (en) | Method for forming metal layer of a semiconductor device | |
| JP3258689B2 (ja) | 金属の堆積方法 | |
| KR0179827B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPH0212011B2 (ja) | ||
| JPH05211147A (ja) | アルミニウム配線およびその形成方法 | |
| JP3329290B2 (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JPH04320033A (ja) | 半導体装置製造方法 | |
| JPH0669208A (ja) | 半導体装置 | |
| US6825100B2 (en) | Method for fabricating conductive line on a wafer | |
| JPH027525A (ja) | 半導体装置の製造方法 | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| JPH09232311A (ja) | 半導体装置の製造方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| KR940005707B1 (ko) | Al전극 배선의 평탄화 방법 | |
| KR100212007B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100744600B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3042075B2 (ja) | 半導体装置の製造方法 | |
| JPS63114144A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPH06216260A (ja) | 半導体装置およびその製造方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 |