JPH0212011B2 - - Google Patents
Info
- Publication number
- JPH0212011B2 JPH0212011B2 JP58172350A JP17235083A JPH0212011B2 JP H0212011 B2 JPH0212011 B2 JP H0212011B2 JP 58172350 A JP58172350 A JP 58172350A JP 17235083 A JP17235083 A JP 17235083A JP H0212011 B2 JPH0212011 B2 JP H0212011B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- metal layer
- dielectric layer
- aluminum
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の製造方法に係り、更に
具体的には、半導体装置上の相互接続金属系の形
成方法に係る。
具体的には、半導体装置上の相互接続金属系の形
成方法に係る。
今日の半導体装置技術の進歩は、単一の半導体
内チツプに益々多数の装置及び回路を製造するこ
とを可能にしている。その結果、チツプ内の素子
を回路に接続する相互接続金属系を益々超小型化
することが必要とされている。その様な超小型化
は、コストを低下させ、集積回路の性能を改善す
るが、製造技術、特に相互接続金属のフオトリソ
グラフイ技術及び食刻技術を絶えず複雑化する。
内チツプに益々多数の装置及び回路を製造するこ
とを可能にしている。その結果、チツプ内の素子
を回路に接続する相互接続金属系を益々超小型化
することが必要とされている。その様な超小型化
は、コストを低下させ、集積回路の性能を改善す
るが、製造技術、特に相互接続金属のフオトリソ
グラフイ技術及び食刻技術を絶えず複雑化する。
集積回路の設計に於ては、例えば、略3乃至5
mm平方のシリコン・チツプ中に数千個の不純物領
域が従来形成されている。それらの領域は、トラ
ンジスタ、ダイオード、抵抗等を形成し、それら
の素子はチツプ上の薄膜配線パターンにより相互
接続されて、種々の回路を形成しそして入出力端
子へ接続されている。
mm平方のシリコン・チツプ中に数千個の不純物領
域が従来形成されている。それらの領域は、トラ
ンジスタ、ダイオード、抵抗等を形成し、それら
の素子はチツプ上の薄膜配線パターンにより相互
接続されて、種々の回路を形成しそして入出力端
子へ接続されている。
そのチツプ上の薄膜相互接続系は、極めて複雑
であり、各々1つ又はそれ以上の誘電体層により
離隔されている、2つ又は3つの別個のレベルの
複雑な導体パターンを通常用いている。通常、チ
ツプ表面上の第1レベル導体パターンはトランジ
スタ、抵抗、ダイオード等を回路に相互接続し、
又回路間に接続を設ける。第2レベル導体パター
ンは、絶縁層中に湿式又は乾式食刻された開孔に
より、第1レベル導体パターンに接触する。10K
ビツトのバイポーラ・メモリの如く回路密度が増
加すると、開孔寸法は5μmに減少される。その
様に小さな開孔内の厚さ20Åの界面汚染層(例え
ば、酸化物)は回路スイツチング速度に悪影響を
与える。通常、第2レベル導体パターンは、回路
間の接続を完成させ、モジユール、基板又はカー
ドの如き支持体に接続される入出力端子に接触す
る。又は、第3レベル導体パターンが電力供給及
び入出力接続のために必要とされる場合もある。
将来の製品に於ては、4つのレベルの金属パター
ンが必要とされることが考えられる。
であり、各々1つ又はそれ以上の誘電体層により
離隔されている、2つ又は3つの別個のレベルの
複雑な導体パターンを通常用いている。通常、チ
ツプ表面上の第1レベル導体パターンはトランジ
スタ、抵抗、ダイオード等を回路に相互接続し、
又回路間に接続を設ける。第2レベル導体パター
ンは、絶縁層中に湿式又は乾式食刻された開孔に
より、第1レベル導体パターンに接触する。10K
ビツトのバイポーラ・メモリの如く回路密度が増
加すると、開孔寸法は5μmに減少される。その
様に小さな開孔内の厚さ20Åの界面汚染層(例え
ば、酸化物)は回路スイツチング速度に悪影響を
与える。通常、第2レベル導体パターンは、回路
間の接続を完成させ、モジユール、基板又はカー
ドの如き支持体に接続される入出力端子に接触す
る。又は、第3レベル導体パターンが電力供給及
び入出力接続のために必要とされる場合もある。
将来の製品に於ては、4つのレベルの金属パター
ンが必要とされることが考えられる。
従来技術に於ては、米国特許第3743894号明細
書に論じられている如く、エレクトロマイグレー
シヨンの問題を除くために、典型的にはアルミニ
ウム−銅合金金属が用いられている。
書に論じられている如く、エレクトロマイグレー
シヨンの問題を除くために、典型的にはアルミニ
ウム−銅合金金属が用いられている。
半導体装置の製造に於ては、半導体装置にオー
ム接点を形成するために、一般的にはアルミニウ
ムの接点金属層が用いられている。半導体装置が
大電流及び高温の条件の下で動作されるとき、そ
のアルミニウム接点金属は該金属を流れる電流に
より輸送されて、該金属が或る領域に蓄積され、
空隙が他の領域に形成される。それらの空隙は、
それらの領域に於ける金属接点の抵抗を著しく増
加させる迄大きくなることがあり、その様な空隙
は抵抗加熱により接点金属を溶融させて、半導体
装置をその時点でだめにしてしまう。
ム接点を形成するために、一般的にはアルミニウ
ムの接点金属層が用いられている。半導体装置が
大電流及び高温の条件の下で動作されるとき、そ
のアルミニウム接点金属は該金属を流れる電流に
より輸送されて、該金属が或る領域に蓄積され、
空隙が他の領域に形成される。それらの空隙は、
それらの領域に於ける金属接点の抵抗を著しく増
加させる迄大きくなることがあり、その様な空隙
は抵抗加熱により接点金属を溶融させて、半導体
装置をその時点でだめにしてしまう。
上記特許明細書は、エレクトロマイグレーシヨ
ンの問題を除くために、アルミニウム接点金属を
1乃至10重量%の小さな百分率の銅とともに同時
付着して、アルミニウム粒子間に散在された直径
1000Å以下のCuAl2粒子の微粒子構造体を形成す
ることを開示している。
ンの問題を除くために、アルミニウム接点金属を
1乃至10重量%の小さな百分率の銅とともに同時
付着して、アルミニウム粒子間に散在された直径
1000Å以下のCuAl2粒子の微粒子構造体を形成す
ることを開示している。
従来技術に於ては、米国特許第3382568号明細
書に記載されている如く、アルミニウム−銅合金
金属がシリコン基板中に侵入することを防ぐため
に、シリコンがアルミニウム−銅合金金属と合金
化されている。
書に記載されている如く、アルミニウム−銅合金
金属がシリコン基板中に侵入することを防ぐため
に、シリコンがアルミニウム−銅合金金属と合金
化されている。
従来技術によるアルミニウムへの銅の添加及び
その付着は、半導体処理中Nに極めて腐食され易
い金属を生じ、又大きなAl2Cu金属間化合物の形
成を生じる。金属表面上に於けるCuを豊富に含
む領域の選択的形成は、通常の処理工程の間に酸
化物の成長及び腐食生成物の形成を加速させる。
電気化学列に於ける相違によりAl及びCuを豊富
に含む領域間に生じた局部的Al2Cuセルは、上記
問題を更に悪化させる化学電池を形成する。
その付着は、半導体処理中Nに極めて腐食され易
い金属を生じ、又大きなAl2Cu金属間化合物の形
成を生じる。金属表面上に於けるCuを豊富に含
む領域の選択的形成は、通常の処理工程の間に酸
化物の成長及び腐食生成物の形成を加速させる。
電気化学列に於ける相違によりAl及びCuを豊富
に含む領域間に生じた局部的Al2Cuセルは、上記
問題を更に悪化させる化学電池を形成する。
従来のアルミニウム−銅合金金属技術は、層表
面上に銅を豊富に含む金属間化合物(Al2Cu)の
形成を生じ、その結果半導体装置の使用可能性を
減ずる高抵抗領域を生じて、収率を低下させるこ
とが解つた。この問題は、適当な位置で相互接続
される必要のある多レベルの金属を用いた場合に
特に重大であり、その場合には、通常の装置の処
理中にそれらの多レベルの相互接続体の界面に高
濃度の銅が生じる。その様な高濃度の銅は、回路
機能に影響を与える、極めてオーミツクな接続を
生じる。又多レベルの金属を用いた場合には、更
に熱処理(通常の処理)されることにより金属間
化合物が形成され、それらは時間の経過とともに
金属構造体全体に移動して、フイールドに於て欠
陥を生ぜしめることが解つた。
面上に銅を豊富に含む金属間化合物(Al2Cu)の
形成を生じ、その結果半導体装置の使用可能性を
減ずる高抵抗領域を生じて、収率を低下させるこ
とが解つた。この問題は、適当な位置で相互接続
される必要のある多レベルの金属を用いた場合に
特に重大であり、その場合には、通常の装置の処
理中にそれらの多レベルの相互接続体の界面に高
濃度の銅が生じる。その様な高濃度の銅は、回路
機能に影響を与える、極めてオーミツクな接続を
生じる。又多レベルの金属を用いた場合には、更
に熱処理(通常の処理)されることにより金属間
化合物が形成され、それらは時間の経過とともに
金属構造体全体に移動して、フイールドに於て欠
陥を生ぜしめることが解つた。
更に、銅を豊富に含む金属間化合物の大きな領
域が層表面上に存在することは、高抵抗バイアを
生ぜしめる1つの重要な因子である(例えば、多
レベル金属の相互接続点)。それらの領域は、石
英又はSiO2の付着中に厚い酸化物を優先的に成
長させ、その付着はスパツタリング食刻による清
浄化に於て除かれることが極めて難しい。その厚
い酸化物は、高いバイア抵抗即ち相互接続抵抗を
生ぜしめる。
域が層表面上に存在することは、高抵抗バイアを
生ぜしめる1つの重要な因子である(例えば、多
レベル金属の相互接続点)。それらの領域は、石
英又はSiO2の付着中に厚い酸化物を優先的に成
長させ、その付着はスパツタリング食刻による清
浄化に於て除かれることが極めて難しい。その厚
い酸化物は、高いバイア抵抗即ち相互接続抵抗を
生ぜしめる。
特に、第1レベル導体パターンは基板に形成さ
れたトランジスタ、抵抗、ダイオード等の回路素
子の相互接続に使用されるため、上方のレベルの
導体パターンよりも高密度の微細なパターンとし
て形成される。従つて、第1レベル導体パターン
と第2レベル導体パターンとの相互接続はこれら
の導体レベル間の誘電体層の非常に小さな接点用
開孔を介して行なわれ、換言すれば、第1レベル
導体パターンと第2レベル導体パターンの接触面
積が非常に小さくなり、上述したAl2Cu金属間化
合物による相互接続抵抗増大の問題が顕著に現わ
れる。また、第1レベル導体パターンと第2レベ
ル導体パターンの接触面積が小さいため、第1レ
ベル導体パターンの表面の酸化物又は腐食生成物
はわずかに存在するだけで装置の特性に大きな影
響を与える。
れたトランジスタ、抵抗、ダイオード等の回路素
子の相互接続に使用されるため、上方のレベルの
導体パターンよりも高密度の微細なパターンとし
て形成される。従つて、第1レベル導体パターン
と第2レベル導体パターンとの相互接続はこれら
の導体レベル間の誘電体層の非常に小さな接点用
開孔を介して行なわれ、換言すれば、第1レベル
導体パターンと第2レベル導体パターンの接触面
積が非常に小さくなり、上述したAl2Cu金属間化
合物による相互接続抵抗増大の問題が顕著に現わ
れる。また、第1レベル導体パターンと第2レベ
ル導体パターンの接触面積が小さいため、第1レ
ベル導体パターンの表面の酸化物又は腐食生成物
はわずかに存在するだけで装置の特性に大きな影
響を与える。
本発明の方法に従つて、合金に於ける銅の濃度
の相互関係を制御し且つ第1レベル金属の付着中
に基板加熱装置を滅勢状態にすることにより、
Al2Cu金属間化合物の粒子の形成が著しく減少さ
れることが解つた。本発明の方法を用いることに
より、初めにCuが優先的に蒸着されて、層の底
部に高い濃度が保たれる。加熱装置を滅勢状態に
することは、Cuがアルミニウムと反応し、合体
して、大きな化合物になることを防ぐ。表面に
Cuが存在していないことにより、表面の腐食が
なくなる。
の相互関係を制御し且つ第1レベル金属の付着中
に基板加熱装置を滅勢状態にすることにより、
Al2Cu金属間化合物の粒子の形成が著しく減少さ
れることが解つた。本発明の方法を用いることに
より、初めにCuが優先的に蒸着されて、層の底
部に高い濃度が保たれる。加熱装置を滅勢状態に
することは、Cuがアルミニウムと反応し、合体
して、大きな化合物になることを防ぐ。表面に
Cuが存在していないことにより、表面の腐食が
なくなる。
蒸着の初期には、基板の初めの温度が高くそし
て銅の蒸気圧が高いことにより、銅を豊富に含む
(約20重量%)アルミニウム合金が初めに基板上
に付着される。その付着時間の間、基板が冷却さ
れる事によつて、Al/Cu合金の付着に於ける銅
の濃度が徐々に低下して、最終的な金属層の表面
に於て1重量%以下のレベルの完全な固溶体が得
られる。更に具体的にいえば、本発明の方法は、
誘電体(例えば、石英、SiO2、窒化シリコン等)
で被覆された半導体装置上に約約180乃至200℃に
於て3乃至4重量%の銅を含むアルミニウム金属
を蒸着することにより、銅をドープしたアルミニ
ウムに於けるAl2Cuの析出を制御することを含
む。Al2Cuの析出が、第1レベル金属の縦断面の
下部に留まる様に制御される。第1レベル金属の
下部にAl2Cuをより多く留めておくために、第2
レベル金属の蒸着も加熱装置を滅勢状態にして開
始される。従つて、第1レベル金属に於けるCu
の上方への拡散が防止される。
て銅の蒸気圧が高いことにより、銅を豊富に含む
(約20重量%)アルミニウム合金が初めに基板上
に付着される。その付着時間の間、基板が冷却さ
れる事によつて、Al/Cu合金の付着に於ける銅
の濃度が徐々に低下して、最終的な金属層の表面
に於て1重量%以下のレベルの完全な固溶体が得
られる。更に具体的にいえば、本発明の方法は、
誘電体(例えば、石英、SiO2、窒化シリコン等)
で被覆された半導体装置上に約約180乃至200℃に
於て3乃至4重量%の銅を含むアルミニウム金属
を蒸着することにより、銅をドープしたアルミニ
ウムに於けるAl2Cuの析出を制御することを含
む。Al2Cuの析出が、第1レベル金属の縦断面の
下部に留まる様に制御される。第1レベル金属の
下部にAl2Cuをより多く留めておくために、第2
レベル金属の蒸着も加熱装置を滅勢状態にして開
始される。従つて、第1レベル金属に於けるCu
の上方への拡散が防止される。
それと関連して、通常400℃で75分間行われて
いる多レベル金属の熱処理を省く事が出来る。バ
イア抵抗を蒸着の直後に測定すると、満足し得る
バイア抵抗値が得られる。熱処理を除くことによ
つて、接点に於ける金属の貫通が防止され、収率
が増す。
いる多レベル金属の熱処理を省く事が出来る。バ
イア抵抗を蒸着の直後に測定すると、満足し得る
バイア抵抗値が得られる。熱処理を除くことによ
つて、接点に於ける金属の貫通が防止され、収率
が増す。
第1レベル金属のアルミニウム/銅の付着中
に、従来用いられている如き290℃から約180乃至
200℃に温度を低下させ且つ基板加熱装置を滅勢
状態にすることにより、Al2Cu金属間化合物の成
長が抑制される。形成されるAl2Cu金属間化合物
は寸法が小さくなり、誘電体表面に配置された状
態では金属表面に露出しない。必要であれば、金
属の拡散によつて2つの金属層の間のバイア界面
抵抗を低下させる事のみを目的として、第2レベ
ルのAl/Cu合金金属の付着の後に、400℃に於て
75分間熱処理が施される。しかしながら、Al2Cu
金属間化合物が表面に露出されていない場合に
は、熱処理は不要である。
に、従来用いられている如き290℃から約180乃至
200℃に温度を低下させ且つ基板加熱装置を滅勢
状態にすることにより、Al2Cu金属間化合物の成
長が抑制される。形成されるAl2Cu金属間化合物
は寸法が小さくなり、誘電体表面に配置された状
態では金属表面に露出しない。必要であれば、金
属の拡散によつて2つの金属層の間のバイア界面
抵抗を低下させる事のみを目的として、第2レベ
ルのAl/Cu合金金属の付着の後に、400℃に於て
75分間熱処理が施される。しかしながら、Al2Cu
金属間化合物が表面に露出されていない場合に
は、熱処理は不要である。
従つて、本発明の目的は、半導体装置上のアル
ミニウム−銅合金金属の改良された形成方法を提
供することである。
ミニウム−銅合金金属の改良された形成方法を提
供することである。
本発明の他の目的は、より大きな収率、信頼性
及び耐腐食性を有する、半導体装置上の多レベル
のアルミニウム−銅合金金属層の形成方法を提供
することである。
及び耐腐食性を有する、半導体装置上の多レベル
のアルミニウム−銅合金金属層の形成方法を提供
することである。
本発明の他の目的は、金属レベル間の相互接続
の位置に於て低いバイア抵抗を有する、多レベル
のアルミニウム−銅合金金属パターンの形成方法
を提供することである。
の位置に於て低いバイア抵抗を有する、多レベル
のアルミニウム−銅合金金属パターンの形成方法
を提供することである。
本発明の他の目的は、付着中にAl2Cu金属間化
合物の形成が制御される、アルミニウム−銅合金
金属層の形成方法を提供することである。
合物の形成が制御される、アルミニウム−銅合金
金属層の形成方法を提供することである。
本発明の更に他の目的は、第2レベル金属の付
着の前に、第1レベル金属上に酸化物が成長され
ることが防止されるアルミニウム−銅合金金属層
の形成方法を提供することである。
着の前に、第1レベル金属上に酸化物が成長され
ることが防止されるアルミニウム−銅合金金属層
の形成方法を提供することである。
本発明の方法を、その実施例について更に詳細
に説明するが、比較のために、第1A図及び第1
B図に於て、従来の集積回路技術により形成され
る集積回路のチツプの一部を示す。半導体基板1
が石英、二酸化シリコン、窒化シリコン又はそれ
らの複合体より成る誘電体層2で被覆されてい
る。基板1は、能動及び受動素子(図示せず)及
びそれらの素子を相互に電気的に分離するための
手段(図示せず)を含む集積回路を有しているも
のとする。通常、誘電体層2は能動及び受動素子
に接点を設けるための接点開孔(図示せず)を有
する。
に説明するが、比較のために、第1A図及び第1
B図に於て、従来の集積回路技術により形成され
る集積回路のチツプの一部を示す。半導体基板1
が石英、二酸化シリコン、窒化シリコン又はそれ
らの複合体より成る誘電体層2で被覆されてい
る。基板1は、能動及び受動素子(図示せず)及
びそれらの素子を相互に電気的に分離するための
手段(図示せず)を含む集積回路を有しているも
のとする。通常、誘電体層2は能動及び受動素子
に接点を設けるための接点開孔(図示せず)を有
する。
誘電体層2上には、エレクトロマイグレーシヨ
ンに対して大きな耐性を有する第1レベルアルミ
ニウム−銅合金金属層3のパターンが形成されて
いる。金属層3は、一般的に誘電体層2を経て半
導体基板1内のドープされた不純物領域に相互接
続される第1レベル金属パターンの一部を成す。
又、Al−Cu合金金属層3は、従来技術に於て周
知の如く、装置間及び回路間に相互接続を設ける
ために、同一レベル上のパターンに於けるその様
な層に接続することも出来る。
ンに対して大きな耐性を有する第1レベルアルミ
ニウム−銅合金金属層3のパターンが形成されて
いる。金属層3は、一般的に誘電体層2を経て半
導体基板1内のドープされた不純物領域に相互接
続される第1レベル金属パターンの一部を成す。
又、Al−Cu合金金属層3は、従来技術に於て周
知の如く、装置間及び回路間に相互接続を設ける
ために、同一レベル上のパターンに於けるその様
な層に接続することも出来る。
金属層3の全面的付着は、標準的な合金電極か
らのスパツタリング付着技術、Al−Cu合金源か
らの気相付着、又は個々の源からのAl及びCuの
同時付着によつて達成される。次に、所望の金属
パターンが、フオトリソグラフイ及び電子ビー
ム・リソグラフイの技術により、レジスト又はリ
フト・オフ技術の後に湿式又は乾式エツチング
(例えば、反応性エツチング又はスパツタ・エツ
チング)を用いて、画成される。
らのスパツタリング付着技術、Al−Cu合金源か
らの気相付着、又は個々の源からのAl及びCuの
同時付着によつて達成される。次に、所望の金属
パターンが、フオトリソグラフイ及び電子ビー
ム・リソグラフイの技術により、レジスト又はリ
フト・オフ技術の後に湿式又は乾式エツチング
(例えば、反応性エツチング又はスパツタ・エツ
チング)を用いて、画成される。
次に、第2の誘電体層4(例えば、石英、
SiO3、Si3N4、SiO2等)が、第1レベル金属層3
と後に付着される第2レベル金属層との間の絶縁
層として働くために、スパツタリング、化学的気
相付着又は他の技術により、全面的に付着され
る。この第2誘電体層4は、例えばより上のレベ
ルの金属に相互接続される位置の如き、第1レベ
ル金属層3のアクセス位置に開孔(バイア・ホー
ル)5が形成される様に、リソグラフイ技術を用
いてパターン化される。
SiO3、Si3N4、SiO2等)が、第1レベル金属層3
と後に付着される第2レベル金属層との間の絶縁
層として働くために、スパツタリング、化学的気
相付着又は他の技術により、全面的に付着され
る。この第2誘電体層4は、例えばより上のレベ
ルの金属に相互接続される位置の如き、第1レベ
ル金属層3のアクセス位置に開孔(バイア・ホー
ル)5が形成される様に、リソグラフイ技術を用
いてパターン化される。
第1A図に示されている如き、従来技術による
金属層3のパターンの付着に於ては、Al2Cu金属
間化合物6の粒子が形成される。それらの寸法及
び分布の制御が本発明の方法の1つの目的であ
る。第1A図は、5重量%の銅を含むアルミニウ
ム−銅合金金属を、付着サイクル中に300℃より
も高い温度に達する温度で付着する従来技術を用
いた結果、パターン化された金属層3の表面迄伸
びて該表面上に露出されている大きなAl2Cu粒子
の形成を示している。
金属層3のパターンの付着に於ては、Al2Cu金属
間化合物6の粒子が形成される。それらの寸法及
び分布の制御が本発明の方法の1つの目的であ
る。第1A図は、5重量%の銅を含むアルミニウ
ム−銅合金金属を、付着サイクル中に300℃より
も高い温度に達する温度で付着する従来技術を用
いた結果、パターン化された金属層3の表面迄伸
びて該表面上に露出されている大きなAl2Cu粒子
の形成を示している。
第2A図は、本発明の方法に従つて、銅の含有
量を3乃至4重量%に減少させ且つ基板加熱装置
を滅勢状態にして得られた、Al2Cu金属間化合物
6Aの分布を示している。第1レベル金属層3の
Al−Cu合金金属の付着中に、基板の温度を、約
180乃至200℃の初期温度(この温度に於て、第1
レベル金属層の付着のために基板を条件付ける事
が出来る)から、例えば基板を熱的にフロートさ
せて、周囲温度へ低下させることにより、Al2Cu
金属間化合物の成長が抑制される。第1レベル金
属層を基板の表面に良好に付着させ且つ銅の混入
を容易にするためには高温にする方が好ましい
が、従来のように300℃程度の高温にした場合は
Al2Cu金属間化合物の成長が促進されるため、初
期温度は約180乃至200℃にするのが好ましい。基
板温度の低下は、第1レベル金属層の付着(蒸
着)の開始時に基板加熱装置を滅勢状態にするこ
とによつて達成される。その結果、Al2Cu金属間
化合物は誘電体層2の表面の近傍に形成されて、
第1レベル金属層表面には露出されない。蒸着中
の温度の低下と銅含有量の減少とを組合せること
により、低い均一なバイア抵抗が得られた。
量を3乃至4重量%に減少させ且つ基板加熱装置
を滅勢状態にして得られた、Al2Cu金属間化合物
6Aの分布を示している。第1レベル金属層3の
Al−Cu合金金属の付着中に、基板の温度を、約
180乃至200℃の初期温度(この温度に於て、第1
レベル金属層の付着のために基板を条件付ける事
が出来る)から、例えば基板を熱的にフロートさ
せて、周囲温度へ低下させることにより、Al2Cu
金属間化合物の成長が抑制される。第1レベル金
属層を基板の表面に良好に付着させ且つ銅の混入
を容易にするためには高温にする方が好ましい
が、従来のように300℃程度の高温にした場合は
Al2Cu金属間化合物の成長が促進されるため、初
期温度は約180乃至200℃にするのが好ましい。基
板温度の低下は、第1レベル金属層の付着(蒸
着)の開始時に基板加熱装置を滅勢状態にするこ
とによつて達成される。その結果、Al2Cu金属間
化合物は誘電体層2の表面の近傍に形成されて、
第1レベル金属層表面には露出されない。蒸着中
の温度の低下と銅含有量の減少とを組合せること
により、低い均一なバイア抵抗が得られた。
従来の方法で形成した第1レベル金属層の上に
第2レベル金属層を形成した場合は、第1レベル
金属層の表面に露出するAl2Cu金属間化合物及び
その表面に発生しやすい酸化物層のためにバイア
抵抗が非常に高くなる。従つて従来は、第2レベ
ル金属層を形成した後に400℃で75分間熱処理し、
第1レベル金属層と第2レベル金属層との接触を
密にしてバイア抵抗を下げるようにするのが普通
であつた。この熱処理によつて、バイア抵抗は数
桁も改善される。本発明によれば、このような熱
処理を用いることなく、従来熱処理を行なつた場
合と同程度の低いバイア抵抗を達成でき、また、
バイア抵抗値のバラツキを小さくなることが判明
した。
第2レベル金属層を形成した場合は、第1レベル
金属層の表面に露出するAl2Cu金属間化合物及び
その表面に発生しやすい酸化物層のためにバイア
抵抗が非常に高くなる。従つて従来は、第2レベ
ル金属層を形成した後に400℃で75分間熱処理し、
第1レベル金属層と第2レベル金属層との接触を
密にしてバイア抵抗を下げるようにするのが普通
であつた。この熱処理によつて、バイア抵抗は数
桁も改善される。本発明によれば、このような熱
処理を用いることなく、従来熱処理を行なつた場
合と同程度の低いバイア抵抗を達成でき、また、
バイア抵抗値のバラツキを小さくなることが判明
した。
実際の構造体の金属組織を第3A図、第3B
図、第4A図及び第4B図に示す。第3A図(第
1A図に対応する)は、誘電体層4中に開孔が形
成されている表面上のAl2Cu金属間化合物の高い
密度を示している。第3B図は、誘電体層2の表
面からAl−Cu金属層3の上面迄伸びている
Al2Cu金属間化合物を、断面により示している。
図、第4A図及び第4B図に示す。第3A図(第
1A図に対応する)は、誘電体層4中に開孔が形
成されている表面上のAl2Cu金属間化合物の高い
密度を示している。第3B図は、誘電体層2の表
面からAl−Cu金属層3の上面迄伸びている
Al2Cu金属間化合物を、断面により示している。
これに対して、第4A図及び第4B図(第2A
図に対応する)は、前述の如く、蒸着条件及び
Cu濃度が変更された後には、Al−Cu合金金属層
3の表面上にAl2Cu金属間化合物が存在していな
いことを示している。
図に対応する)は、前述の如く、蒸着条件及び
Cu濃度が変更された後には、Al−Cu合金金属層
3の表面上にAl2Cu金属間化合物が存在していな
いことを示している。
第1B図及び第2B図は、第2誘電体層4上に
Al−Cu合金金属層を全面的に付着した後に、前
述の如く従来技術により所望のパターンに画成す
ることにより形成された第2レベル金属層9を示
しており、各々従来技術の場合及び本発明による
方法の場合を示している。基本的には、金属の処
理(蒸着)条件が逆にされる。そのためには、第
2の開孔パターンが誘電体層4中に従来のリソグ
ラフイ技術により形成され、それから露出された
第1レベル金属層3(開孔中)及び誘電体層をス
パツタリングにより清浄化するために、例えばア
ルゴンの如き不活性雰囲気中で乾式エツチングさ
れる。例えば、何ら加熱を施さずに、周囲温度の
基板を用いて、Al−Cu合金金属層の蒸着が開始
され、それと同時に上記基板を第2レベル金属層
9の蒸着の時間に亘つて約150乃至約200℃の範囲
の温度に加熱することが開始される。その結果、
誘電体層4上及び第1レベル金属層3の開孔内
に、第2レベル金属層9が形成される。銅の混入
を容易にするためには高温にする方が好ましい
が、従来のように高温にした場合はAl2Cu金属間
化合物の成長が促進されるので、第2レベル金属
層9の蒸着では基板を周囲温度から約150乃至200
℃の温度に加熱するのが好ましい。金属層9が全
面的に付着される場合には、第1レベル金属層3
の場合について述べた従来のリソグラフイ技術に
より、拡散されたパターンに画成される。
Al−Cu合金金属層を全面的に付着した後に、前
述の如く従来技術により所望のパターンに画成す
ることにより形成された第2レベル金属層9を示
しており、各々従来技術の場合及び本発明による
方法の場合を示している。基本的には、金属の処
理(蒸着)条件が逆にされる。そのためには、第
2の開孔パターンが誘電体層4中に従来のリソグ
ラフイ技術により形成され、それから露出された
第1レベル金属層3(開孔中)及び誘電体層をス
パツタリングにより清浄化するために、例えばア
ルゴンの如き不活性雰囲気中で乾式エツチングさ
れる。例えば、何ら加熱を施さずに、周囲温度の
基板を用いて、Al−Cu合金金属層の蒸着が開始
され、それと同時に上記基板を第2レベル金属層
9の蒸着の時間に亘つて約150乃至約200℃の範囲
の温度に加熱することが開始される。その結果、
誘電体層4上及び第1レベル金属層3の開孔内
に、第2レベル金属層9が形成される。銅の混入
を容易にするためには高温にする方が好ましい
が、従来のように高温にした場合はAl2Cu金属間
化合物の成長が促進されるので、第2レベル金属
層9の蒸着では基板を周囲温度から約150乃至200
℃の温度に加熱するのが好ましい。金属層9が全
面的に付着される場合には、第1レベル金属層3
の場合について述べた従来のリソグラフイ技術に
より、拡散されたパターンに画成される。
第2レベル金属層9のパターンが形成された
後、必要ならば金属の拡散により2重層3及び9
の間の界面10に於けるバイア抵抗を減少させる
ために、400℃に於て75分間熱処理を施すことが
出来る。しかしながら、Al2Cu金属間化合物が第
1レベル金属層3の表面上に露出されていない場
合には、熱処理は不要である。
後、必要ならば金属の拡散により2重層3及び9
の間の界面10に於けるバイア抵抗を減少させる
ために、400℃に於て75分間熱処理を施すことが
出来る。しかしながら、Al2Cu金属間化合物が第
1レベル金属層3の表面上に露出されていない場
合には、熱処理は不要である。
上述したように、第1レベルのアルミニウム−
銅合金金属層3の蒸着では、基板を180乃至200℃
の温度に加熱し、加熱を停止して蒸着を開始し、
基板が冷却される間に蒸着を行なうようにし、第
2レベルのアルミニウム−銅合金金属層9の蒸着
では、逆に、周囲温度で蒸着を開始し、約150乃
至200℃の温度に基板を加熱しながら蒸着を行な
うようにすることにより、第1レベル金属層の上
部(上面側の部分)及び第2レベル金属層の下部
(下面側の部分)の銅の濃度が低くなり、また、
蒸着時の基板温度を200℃以下に制限することに
より、相互接続抵抗の増大の原因になるAl2Cu金
属間化合物の成長が抑制される。本発明において
も第1レベル金属層にAl2Cu金属間化合物が形成
されるが、小さな粒子寸法の金属間化合物が第1
レベル金属層の下部に形成されるだけであり、従
つて、誘電体層の非常に小さな接点用開孔を介し
て相互接続される第1レベル金属層と第2レベル
金属層間の相互接続抵抗を減じることができる。
また、第1レベル金属層の表面部分の銅濃度が低
いから、酸化物又は腐食生成物の発生も抑制され
る。更に、第1レベル金属層形成後の加熱によつ
て第1レベル金属層中の銅が上方に拡散しても、
第1レベル金属層の上部及び第2レベル金属層の
下部の銅濃度が低いから、第1レベルと第2レベ
ルの金属層の界面部の銅濃度が増大して界面部に
過度の金属間化合物が形成されることはない。第
2レベル金属層では、第1レベル金属層とは逆に
表面側で銅濃度が高くなり、表面側に金属間化合
物が形成される。しかし、上述したように、温度
の制限によつて金属間化合物の成長が抑制され、
また第2レベル金属層に対しては第1レベル金属
層よりも大きな接点用開孔(即ち接触面積)を使
用できるため、相互接続抵抗の増大の問題はほと
んど生じない。また、接触面積を大きくとること
ができるため、第1レベル金属層に対する小さな
接触面積で問題となる程度の酸化物又は腐食生成
物は大きな影響を与えない。第2レベル金属層に
対しては大きな接点用開孔を使用できるから、必
要時には、容易に表面の酸化物等を除去すること
ができる。
銅合金金属層3の蒸着では、基板を180乃至200℃
の温度に加熱し、加熱を停止して蒸着を開始し、
基板が冷却される間に蒸着を行なうようにし、第
2レベルのアルミニウム−銅合金金属層9の蒸着
では、逆に、周囲温度で蒸着を開始し、約150乃
至200℃の温度に基板を加熱しながら蒸着を行な
うようにすることにより、第1レベル金属層の上
部(上面側の部分)及び第2レベル金属層の下部
(下面側の部分)の銅の濃度が低くなり、また、
蒸着時の基板温度を200℃以下に制限することに
より、相互接続抵抗の増大の原因になるAl2Cu金
属間化合物の成長が抑制される。本発明において
も第1レベル金属層にAl2Cu金属間化合物が形成
されるが、小さな粒子寸法の金属間化合物が第1
レベル金属層の下部に形成されるだけであり、従
つて、誘電体層の非常に小さな接点用開孔を介し
て相互接続される第1レベル金属層と第2レベル
金属層間の相互接続抵抗を減じることができる。
また、第1レベル金属層の表面部分の銅濃度が低
いから、酸化物又は腐食生成物の発生も抑制され
る。更に、第1レベル金属層形成後の加熱によつ
て第1レベル金属層中の銅が上方に拡散しても、
第1レベル金属層の上部及び第2レベル金属層の
下部の銅濃度が低いから、第1レベルと第2レベ
ルの金属層の界面部の銅濃度が増大して界面部に
過度の金属間化合物が形成されることはない。第
2レベル金属層では、第1レベル金属層とは逆に
表面側で銅濃度が高くなり、表面側に金属間化合
物が形成される。しかし、上述したように、温度
の制限によつて金属間化合物の成長が抑制され、
また第2レベル金属層に対しては第1レベル金属
層よりも大きな接点用開孔(即ち接触面積)を使
用できるため、相互接続抵抗の増大の問題はほと
んど生じない。また、接触面積を大きくとること
ができるため、第1レベル金属層に対する小さな
接触面積で問題となる程度の酸化物又は腐食生成
物は大きな影響を与えない。第2レベル金属層に
対しては大きな接点用開孔を使用できるから、必
要時には、容易に表面の酸化物等を除去すること
ができる。
第1A図及び第1B図は従来技術により形成さ
れた半導体装置を示す概略的断面図、第2A図及
び第2B図は本発明の方法に従つて形成された半
導体装置を示す概略的縦断面図、第3A図及び第
3B図は従来技術に従つて半導体装置上に付着さ
れたアルミニウム−銅合金金属層の金属組織を示
す写真、第4A図及び第4B図は本発明の方法に
従つて形成されたアルミニウム−銅合金金属層の
金属組織を示す写真である。 1……半導体基板、2,4……誘電体層、3…
…第1レベルAl−Cu合金金属層、5……オーム
接点開孔、6,6A……Al2Cu金属間化合物、9
……第2レベルAl−Cu合金金属層、10……界
面。
れた半導体装置を示す概略的断面図、第2A図及
び第2B図は本発明の方法に従つて形成された半
導体装置を示す概略的縦断面図、第3A図及び第
3B図は従来技術に従つて半導体装置上に付着さ
れたアルミニウム−銅合金金属層の金属組織を示
す写真、第4A図及び第4B図は本発明の方法に
従つて形成されたアルミニウム−銅合金金属層の
金属組織を示す写真である。 1……半導体基板、2,4……誘電体層、3…
…第1レベルAl−Cu合金金属層、5……オーム
接点開孔、6,6A……Al2Cu金属間化合物、9
……第2レベルAl−Cu合金金属層、10……界
面。
Claims (1)
- 【特許請求の範囲】 1 回路素子へのオーム接点用第1開孔パターン
を有する第1誘電体層で被覆された集積回路基板
上に、相互接続金属系を形成するための方法に於
て、 上記基板を真空状態に於て約180乃至200℃の温
度に加熱し、 上記加熱を停止すると共に、アルミニウム−銅
合金の蒸着を開始して、上記基板が冷却される間
に第1レベルのアルミニウム−銅合金金属層を上
記第1誘電体層上及び上記開孔中に付着し、 上記回路素子への所定の相互接続パターンを上
記第1レベルの金属層に形成し、 上記第1レベルの金属層のパターン及び上記第
1誘電体層上に第2誘電体層を付着し、 上記第1レベルの金属層のパターンの選択され
た領域を露出する様に、上記第2誘電体層に第2
開孔パターンを形成し、 周囲温度に於て上記第2誘電体層上及び上記第
2の開孔中への第2レベルのアルミニウム−銅合
金金属層の蒸着を開始すると共に、この蒸着の間
に上記基板を約150乃至200℃の温度に加熱するこ
とを含む、 相互接続金属系の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/420,174 US4393096A (en) | 1981-11-16 | 1982-09-20 | Aluminum-copper alloy evaporated films with low via resistance |
| US420174 | 1982-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974650A JPS5974650A (ja) | 1984-04-27 |
| JPH0212011B2 true JPH0212011B2 (ja) | 1990-03-16 |
Family
ID=23665379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172350A Granted JPS5974650A (ja) | 1982-09-20 | 1983-09-20 | 相互接続金属系の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4393096A (ja) |
| EP (1) | EP0103855B1 (ja) |
| JP (1) | JPS5974650A (ja) |
| DE (1) | DE3377551D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479908U (ja) * | 1990-11-21 | 1992-07-13 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0261846B1 (en) * | 1986-09-17 | 1992-12-02 | Fujitsu Limited | Method of forming a metallization film containing copper on the surface of a semiconductor device |
| JPH01134426A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 液晶デイスプレイ駆動用薄膜トランジスタ |
| EP0349696A1 (en) * | 1988-07-08 | 1990-01-10 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method of depositing metal on an aluminium substrate |
| US5023994A (en) * | 1988-09-29 | 1991-06-18 | Microwave Power, Inc. | Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes |
| JP2570839B2 (ja) * | 1988-12-22 | 1997-01-16 | 日本電気株式会社 | A▲l▼ーCu合金薄膜形成方法 |
| US5143867A (en) * | 1991-02-13 | 1992-09-01 | International Business Machines Corporation | Method for depositing interconnection metallurgy using low temperature alloy processes |
| US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
| US6316356B1 (en) | 1998-03-10 | 2001-11-13 | Micron Technology, Inc. | Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication |
| US5980657A (en) * | 1998-03-10 | 1999-11-09 | Micron Technology, Inc. | Alloy for enhanced filling of high aspect ratio dual damascene structures |
| US6613671B1 (en) * | 2000-03-03 | 2003-09-02 | Micron Technology, Inc. | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby |
| US9773736B2 (en) * | 2015-01-28 | 2017-09-26 | Infineon Technologies Ag | Intermediate layer for copper structuring and methods of formation thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
| NL87258C (ja) * | 1969-01-15 | |||
| US3716469A (en) * | 1970-12-17 | 1973-02-13 | Cogar Corp | Fabrication method for making an aluminum alloy having a high resistance to electromigration |
| US3631305A (en) * | 1970-12-17 | 1971-12-28 | Cogar Corp | Improved semiconductor device and electrical conductor |
| US3830657A (en) * | 1971-06-30 | 1974-08-20 | Ibm | Method for making integrated circuit contact structure |
| US3743894A (en) * | 1972-06-01 | 1973-07-03 | Motorola Inc | Electromigration resistant semiconductor contacts and the method of producing same |
| US3987216A (en) * | 1975-12-31 | 1976-10-19 | International Business Machines Corporation | Method of forming schottky barrier junctions having improved barrier height |
| US4062720A (en) * | 1976-08-23 | 1977-12-13 | International Business Machines Corporation | Process for forming a ledge-free aluminum-copper-silicon conductor structure |
| US4070501A (en) * | 1976-10-28 | 1978-01-24 | Ibm Corporation | Forming self-aligned via holes in thin film interconnection systems |
| US4111775A (en) * | 1977-07-08 | 1978-09-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multilevel metallization method for fabricating a metal oxide semiconductor device |
| US4184909A (en) * | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
-
1982
- 1982-09-20 US US06/420,174 patent/US4393096A/en not_active Expired - Fee Related
-
1983
- 1983-09-15 DE DE8383109120T patent/DE3377551D1/de not_active Expired
- 1983-09-15 EP EP83109120A patent/EP0103855B1/en not_active Expired
- 1983-09-20 JP JP58172350A patent/JPS5974650A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479908U (ja) * | 1990-11-21 | 1992-07-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0103855A2 (en) | 1984-03-28 |
| US4393096A (en) | 1983-07-12 |
| DE3377551D1 (en) | 1988-09-01 |
| EP0103855B1 (en) | 1988-07-27 |
| JPS5974650A (ja) | 1984-04-27 |
| EP0103855A3 (en) | 1985-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704203B2 (ja) | チップ及びパッケージの相互接続用銅合金ならびにその製造法 | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| US5843842A (en) | Method for manufacturing a semiconductor device having a wiring layer without producing silicon precipitates | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US5552341A (en) | Semiconductor device and method for manufacturing the same | |
| US6121685A (en) | Metal-alloy interconnections for integrated circuits | |
| US5925933A (en) | Interconnect structure using Al2 -Cu for an integrated circuit chip | |
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| JPH0212011B2 (ja) | ||
| JPH04290437A (ja) | 多層相互接続体用のアルミニウム積層型コンタクト/ビアの製造方法 | |
| US7694871B2 (en) | Self-encapsulated silver alloys for interconnects | |
| JP3029395B2 (ja) | 半導体素子の配線形成方法 | |
| JP3488586B2 (ja) | 半導体装置の製造方法 | |
| US6960306B2 (en) | Low Cu percentages for reducing shorts in AlCu lines | |
| US6855648B2 (en) | Method of reducing stress migration in integrated circuits | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP2559829B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0582656A (ja) | 半導体装置およびその製造方法 | |
| JPH06163545A (ja) | 半導体装置の配線構造及びその製造方法 | |
| JPH06252147A (ja) | 半導体装置およびその製造方法 | |
| JPS6312155A (ja) | 半導体装置の製造方法 | |
| JPWO1997011485A1 (ja) | 半導体装置およびその製造方法 |