JPH04320054A - Semiconductor lead frame - Google Patents

Semiconductor lead frame

Info

Publication number
JPH04320054A
JPH04320054A JP3181360A JP18136091A JPH04320054A JP H04320054 A JPH04320054 A JP H04320054A JP 3181360 A JP3181360 A JP 3181360A JP 18136091 A JP18136091 A JP 18136091A JP H04320054 A JPH04320054 A JP H04320054A
Authority
JP
Japan
Prior art keywords
die pad
lead
semiconductor chip
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3181360A
Other languages
Japanese (ja)
Inventor
Seon Ju Oh
オー、 ソン−ジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH04320054A publication Critical patent/JPH04320054A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To decrease defective rate of a semiconductor lead frame, equipped with a die pad where a semiconductor chip is mounted and a lead and to improve the product quality by making the lead as long as or longer than the die pad and thus preventing the die pad from deforming. CONSTITUTION: A lead 13 provided with a die pad 11 where a semiconductor chip 12 is adhered atop is formed on a support frame 15 of the lead frame. On the support frame 15, leads 14 of length L12 equal to or longer than the length L11 of the die pad are formed on both the sides of the lead 13, provided with the die pad 11. The lead frame has the semiconductor chip 12 adhered to the die pad 11, and the semiconductor chip 12 which is adhered to the die pad 11, and the bonding part 14 of the lead 14 are connected by an extremely thin wire through a wire-bonding process. The leads 13 and 14 which are exposed to outside the semiconductor chip 12 after being molded with an epoxy resin are cut, so that they can be mounted on a socket and a substrate.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は半導体リードフレーム
に関し、さらに詳しくは半導体チップが接着されるダイ
パッド(Die  Pad)がリード(Lead)によ
り外部の物理的干渉から保護されるように構成し、ダイ
パッドの変形を防止し、不良率の減少及び品質の向上が
なされるようにしたものである。
FIELD OF INDUSTRIAL APPLICATION This invention relates to a semiconductor lead frame, and more specifically, the present invention relates to a semiconductor lead frame, and more particularly, a die pad to which a semiconductor chip is bonded is constructed so as to be protected from external physical interference by leads. This prevents deformation of the material, thereby reducing the defective rate and improving quality.

【0002】0002

【従来の技術】最近、半導体の高集積化により、多数の
入出力端子を備え、高出力、高速動作を可能にすると共
に放熱性を向上させることが要請されており、そのため
パッケージ(Package)技術の必要性が高まり、
パッケージは小型化、薄型化等多様化されているのが現
状である。
[Background Art] Recently, as semiconductors have become highly integrated, it has become necessary to have a large number of input/output terminals, enable high output and high speed operation, and improve heat dissipation. The need for
Currently, packages are becoming more diverse, such as becoming smaller and thinner.

【0003】従来のパッケージは、熱放出能力だけを考
慮したストレートタイプリードフレームとして図1及び
図2に示すように構成されていた。即ち、半導体チップ
ス2が接着されるダイパッド1がリード3の一端に形成
され、該ダイパッド1が外側へ露出されるようにリード
4がリード3の両側に形成されている。上記リード3,
4を保持すべく、それらは支持枠5に連結されている。
[0003] Conventional packages have been constructed as shown in FIGS. 1 and 2 as straight type lead frames in which only heat dissipation capability is considered. That is, a die pad 1 to which a semiconductor chip 2 is bonded is formed at one end of a lead 3, and leads 4 are formed on both sides of the lead 3 so that the die pad 1 is exposed to the outside. Above lead 3,
4 are connected to a support frame 5.

【0004】かかるリードフレームは、ストリップ(S
trip)状に構成されており、組立工程中、ローディ
ング(Loadimg)及びフィーディング(Feed
ing)によって移動される。
[0004] Such lead frames are made of strips (S
It is configured like a trip, and during the assembly process, loading and feeding
ing).

【0005】即ち、ダイシング工程を通じてウェーハ上
に形成された多数の半導体チップを個別に分離し、ダイ
アタッチ工程で分離された半導体チップをリードフレー
ムのダイパッド1に載置し、ワイヤボンディング工程で
極細ワイヤ(図示せず)を使用して半導体チップ2とリ
ード4のボンディング部4aとを連結させた後、高純度
のエポキシ樹脂を使用してモールディングする。そして
最後に、ソケットや基板に実装するための実装方式に従
って、リード3,4を任意の形状に切断する。
That is, a large number of semiconductor chips formed on a wafer are individually separated through a dicing process, the separated semiconductor chips are placed on a die pad 1 of a lead frame in a die attach process, and ultrafine wires are bonded in a wire bonding process. (not shown) to connect the semiconductor chip 2 and the bonding portions 4a of the leads 4, and then molding is performed using a high purity epoxy resin. Finally, the leads 3 and 4 are cut into an arbitrary shape according to the mounting method for mounting on a socket or a board.

【0006】しかし、上記のような従来のリードフレー
ムは、半導体チップ2の熱放出能力を向上させることだ
けが考慮されており、ダイパッド1の面積を大きくして
いた。そのため、ダイパッド1の支持枠5からの長さL
1がリード4の支持枠5からの長さL2より長くなって
外部へ露出されていた。そのため、上述した組立工程中
、リードフレームのダイパッド1に外部から物理的な力
(例えば、エポキシ樹脂等のモールディング時)が作用
した場合には、図2に示すごとく、ダイパッド1が左側
又は右側方向へ変形し、それにより半導体チップ2の位
置が変わってしまうことがあった。
However, in the conventional lead frame as described above, only the improvement of the heat dissipation ability of the semiconductor chip 2 was considered, and the area of the die pad 1 was increased. Therefore, the length L of the die pad 1 from the support frame 5 is
1 was longer than the length L2 of the lead 4 from the support frame 5 and was exposed to the outside. Therefore, during the above-mentioned assembly process, if an external physical force is applied to the die pad 1 of the lead frame (for example, during molding with epoxy resin, etc.), the die pad 1 will move toward the left or right side as shown in FIG. This may cause the semiconductor chip 2 to change its position.

【0007】その結果、上記ダイパッド1の変形が発生
した方向で半導体チップ2とリード4のボンディング部
4aに連結されたワイヤのループ(Loop)の形態が
変形されてしまうことがあった。即ち、ダイパッド1の
変形方向の反対方向ではワイヤが引っ張られ、ワイヤサ
ッギング(Sagging)の状態が生じ、またダイパ
ッド1の変形がひどい場合には製品に悪影響を及ぼすワ
イヤのネックブロークン(Neck  Broken)
が生じ、短絡が起り、不良率が増大すると共に品質が低
下するという問題点があった。
As a result, the shape of the loop of the wire connected to the bonding portion 4a of the semiconductor chip 2 and the lead 4 may be deformed in the direction in which the die pad 1 is deformed. That is, the wire is pulled in the opposite direction to the direction in which the die pad 1 is deformed, resulting in wire sagging, and if the die pad 1 is severely deformed, the wire neck is broken, which has an adverse effect on the product.
This causes problems such as short circuits, an increase in defective rate, and a decrease in quality.

【0008】[0008]

【発明が解決しようとする課題】本発明は、上記のよう
な問題点を解決するためになされたもので、半導体チッ
プが接着されるダイパッドに、外部からの物理的な力が
作用してもダイパッドの変形が生じないようにし、不良
率の減少及び製品の品質の向上を図ることのできる半導
体リードフレームを提供することにある。
[Problems to be Solved by the Invention] The present invention has been made to solve the above-mentioned problems. It is an object of the present invention to provide a semiconductor lead frame that can prevent deformation of a die pad, reduce defective rates, and improve product quality.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体チップが載置されるダイパッドと該
ダイパッドの両側に位置するリードとを備える半導体リ
ードフレームにおいて、上記ダイパッドがパッケージの
組立工程中に発生する物理的干渉から保護されるように
、ダイパッドの長さに対してリードの長さを同一かある
いはより長く形成している。
Means for Solving the Problems In order to achieve the above object, the present invention provides a semiconductor lead frame including a die pad on which a semiconductor chip is mounted and leads located on both sides of the die pad, in which the die pad is attached to a package. The length of the leads is made equal to or longer than the length of the die pad so as to be protected from physical interference that may occur during the assembly process.

【0010】0010

【実施例】以下、本発明の実施例を添付した図面に基づ
いて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【0011】図3及び図4は、本発明の実施例に係る半
導体リードフレームを説明するための図面である。
FIGS. 3 and 4 are drawings for explaining a semiconductor lead frame according to an embodiment of the present invention.

【0012】即ち、リードフレームの支持枠15には、
半導体チップ12を接着するためのダイパッド11を先
端に設けたリード13が形成されている。また、上記支
持枠15には、ダイパッド11を設けたリード13の両
側に、該ダイパッドの長さL11と同一かあるいはより
長い長さL12のリード14が形成されている。
That is, in the support frame 15 of the lead frame,
Leads 13 are formed with die pads 11 at their tips for bonding semiconductor chips 12. Furthermore, in the support frame 15, leads 14 having a length L12 that is equal to or longer than the length L11 of the die pad are formed on both sides of the lead 13 on which the die pad 11 is provided.

【0013】かかるリードフレームは、ストリップ状に
形成されており、その状態でローディング及びフィーデ
ィング作業により組立工程を進んで行く。上記組立工程
は、ウェハーにダイシングラインに沿ってブレーキング
応力を加えてチップを切断、分離する方法であるダイシ
ング工程により、ウェハー上に形成された多数の半導体
チップ12を個別に切断、分離し、その後で、樹脂接着
法、半田づけ法、Au−Si工程法等のダイアタッチ工
程で、分離された各半導体チップ12をダイパッド11
に接着する。次に、ワイヤボンディング工程を通じて、
熱圧着法(TC法)と超音波法(US法)等を使用して
、リードフレームのダイパッド11に接着された半導体
チップ12とリード14のボンディング部14aとを極
細ワイヤ(図示せず)で連結させる。その後で、該半導
体チップ12を低圧トランジスタモールド法により高純
度のエポキシ樹脂でモールディングする。そして、モー
ルディングされた半導体チップ12の外部へ露出したリ
ード13,14は、ソケットや基板に実装できるように
、任意に切断される。
[0013] Such a lead frame is formed in the form of a strip, and in this state, the assembly process is carried out by loading and feeding operations. In the assembly process, a large number of semiconductor chips 12 formed on the wafer are individually cut and separated by a dicing process, which is a method of applying breaking stress to the wafer along the dicing line to cut and separate the chips. After that, each separated semiconductor chip 12 is attached to the die pad 11 by a die attach process such as a resin bonding method, a soldering method, an Au-Si process method, etc.
Glue to. Next, through the wire bonding process,
Using a thermocompression method (TC method), an ultrasonic method (US method), etc., the semiconductor chip 12 bonded to the die pad 11 of the lead frame and the bonding part 14a of the lead 14 are bonded with an ultra-fine wire (not shown). Connect. Thereafter, the semiconductor chip 12 is molded with high-purity epoxy resin using a low-voltage transistor molding method. Then, the leads 13 and 14 exposed to the outside of the molded semiconductor chip 12 are arbitrarily cut so that they can be mounted on a socket or a board.

【0014】上述した実施例によれば、組立工程中に、
リードフレームのダイパッド11に外部からエポキシ樹
脂等のモールディングで物理的な力が作用した場合には
、ダイパッド11の両側にストレートタイプに形成され
たリード14だけが変形されるように構成されている。 それによりダイパッド11を保護すると共に、たとえ物
理的な力が作用しても半導体チップ12とリード14の
接着部14aと連結されたワイヤのループ形状だけが変
形し、ダイパッドには影響を与えない。その結果、製品
の歩留り及び信頼性を向上させる。また、本発明のリー
ドフレームは、ダイパッド11に接着される半導体チッ
プ12の大きさが小さい場合やパッケージの熱放出能力
が小さい場合にも好適に用いられる。
According to the embodiment described above, during the assembly process,
When a physical force is applied to the die pad 11 of the lead frame from the outside by molding with epoxy resin or the like, only the leads 14 formed in a straight type on both sides of the die pad 11 are deformed. This protects the die pad 11, and even if a physical force is applied, only the loop shape of the wire connected to the adhesive portion 14a of the semiconductor chip 12 and the lead 14 is deformed, and the die pad is not affected. As a result, product yield and reliability are improved. Further, the lead frame of the present invention is suitably used even when the size of the semiconductor chip 12 bonded to the die pad 11 is small or when the heat dissipation ability of the package is small.

【0015】[0015]

【発明の効果】以上のように、本発明は、半導体チップ
が接着されるダイパッドがその長さと同一かあるいはよ
り長い長さのリードで保護されることにより、外部から
の物理的干渉からダイパッドの変形が防止され、歩留り
及び製品の品質を向上させることができる。
As described above, the present invention protects the die pad from external physical interference by protecting the die pad to which a semiconductor chip is bonded with leads that are equal to or longer than the die pad. Deformation is prevented and yield and product quality can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】図1は、従来の半導体リードフレームの要部を
示す平面である。
FIG. 1 is a plan view showing the main parts of a conventional semiconductor lead frame.

【図2】図2は、従来の半導体リードフレームの変形状
態を示す平面図である。
FIG. 2 is a plan view showing a deformed state of a conventional semiconductor lead frame.

【図3】図3は、本発明に係る半導体リードフレームの
要部を示す平面図である。
FIG. 3 is a plan view showing essential parts of a semiconductor lead frame according to the present invention.

【図4】図4は、本発明に係るリードフレームの変形状
態を示す平面図である。
FIG. 4 is a plan view showing a deformed state of the lead frame according to the present invention.

【符号の説明】[Explanation of symbols]

11  ダイパッド 12  半導体チップ 13  リード 14a  ボンディング部 15  支持枠 11 Die pad 12 Semiconductor chip 13. Lead 14a Bonding part 15 Support frame

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  半導体チップが載置されるダイパッド
とリードとを備えた半導体リードフレームにおいて、上
記ダイパッド11がパッケージの組立工程中に発生する
物理的干渉から保護されるように、該ダイパッド11の
両側に設けられたリード14の長さL12を、該ダイパ
ッドの長さL11と同一かあるいはより長く形成したこ
とを特徴とする半導体リードフレーム。
1. In a semiconductor lead frame equipped with a die pad and leads on which a semiconductor chip is mounted, the die pad 11 is arranged such that the die pad 11 is protected from physical interference that occurs during the package assembly process. A semiconductor lead frame characterized in that a length L12 of leads 14 provided on both sides is equal to or longer than a length L11 of the die pad.
JP3181360A 1991-03-23 1991-07-22 Semiconductor lead frame Pending JPH04320054A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR910001460 1991-03-23
KR1991-4605 1991-03-23

Publications (1)

Publication Number Publication Date
JPH04320054A true JPH04320054A (en) 1992-11-10

Family

ID=19310416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3181360A Pending JPH04320054A (en) 1991-03-23 1991-07-22 Semiconductor lead frame

Country Status (1)

Country Link
JP (1) JPH04320054A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111920B2 (en) 2011-03-09 2015-08-18 Panasonic Intellectual Property Co., Ltd. Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4958756A (en) * 1972-10-04 1974-06-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4958756A (en) * 1972-10-04 1974-06-07

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111920B2 (en) 2011-03-09 2015-08-18 Panasonic Intellectual Property Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4146290B2 (en) Semiconductor device
JPH08222681A (en) Resin-sealed semiconductor device
JPH05275606A (en) Lead-on-chip semiconductor element and manufacture thereof
JPH06163798A (en) Semiconductor package and its manufacture
JPH08111491A (en) Semiconductor device
WO2000022676A1 (en) Semiconductor device and method of manufacture thereof
CN100541748C (en) Lead frame, semiconductor chip package, and method for manufacturing the package
US20080169538A1 (en) Semiconductor Device
JPH04269856A (en) Lead frame; semiconductor integrated circuit device using it
JPS60167454A (en) Semiconductor device
JP2983620B2 (en) Semiconductor device and manufacturing method thereof
US7960213B2 (en) Electronic package structure and method
JPS61236130A (en) Semiconductor device
JPH0693469B2 (en) Resin-sealed semiconductor device
JPH04320054A (en) Semiconductor lead frame
JPH0745778A (en) Lead frame and semiconductor device
JPS63293963A (en) Resin-sealed semiconductor device
KR20040013736A (en) Method of manufacturing semiconductor package
JPH03167836A (en) Semiconductor device
JPH03163858A (en) Resin-sealed semiconductor device
KR950014116B1 (en) Semiconductor device and the manufacture method
JP2705983B2 (en) Method for manufacturing semiconductor device
US20020175400A1 (en) Semiconductor device and method of formation
JP3745190B2 (en) Manufacturing method of semiconductor device
JPH01231333A (en) Manufacture of semiconductor device