JPH04320092A - Multilayer printed board - Google Patents
Multilayer printed boardInfo
- Publication number
- JPH04320092A JPH04320092A JP8680491A JP8680491A JPH04320092A JP H04320092 A JPH04320092 A JP H04320092A JP 8680491 A JP8680491 A JP 8680491A JP 8680491 A JP8680491 A JP 8680491A JP H04320092 A JPH04320092 A JP H04320092A
- Authority
- JP
- Japan
- Prior art keywords
- blind
- hole
- multilayer printed
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【0001】0001
【産業上の利用分野】本発明は、ブラインドスルーホー
ルが形成された多層プリント基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed circuit board having blind through holes formed therein.
【0002】0002
【従来の技術】近時、プリント基板の高密度化に伴い、
スルーホールの占める面積が無視できなくなり、スルー
ホールのブラインド化が必要になってきている。[Prior Art] Recently, with the increasing density of printed circuit boards,
The area occupied by through holes can no longer be ignored, and it has become necessary to make them blind.
【0003】従来のブラインドスルーホールを有する多
層プリント基板の形成方法としては、まず、図4Aに示
すように、複数の銅箔11a〜11dが夫々絶縁性基材
(例えばガラス−エポキシ樹脂性基材)12a〜12c
を介して積層された多層プリント基板Bを用意し、該多
層プリント基板Bの最上層に形成された銅箔11aの一
部をエッチング除去したのち、その下層の絶縁性基材1
2aを例えば炭化ケイ素粒子によるサンドブラスト処理
によって穴13を穿設する。このサンドブラスト処理で
は、下層の銅箔11bは除去されないため、この処理で
形成された穴13は下層の銅箔11bでその底部が塞が
れたブラインドスルーホール13となる。[0003] As a conventional method for forming a multilayer printed circuit board having blind through holes, first, as shown in FIG. )12a-12c
After preparing a multilayer printed circuit board B laminated through the multilayer printed circuit board B and etching away a part of the copper foil 11a formed on the uppermost layer of the multilayer printed circuit board B, the insulating base material 1 of the lower layer is removed.
Holes 13 are formed in 2a by, for example, sandblasting with silicon carbide particles. In this sandblasting process, the lower layer copper foil 11b is not removed, so the hole 13 formed by this process becomes a blind through hole 13 whose bottom is closed with the lower layer copper foil 11b.
【0004】次に、図4Bに示すように、無電解めっき
処理及び銅めっき処理を施して、多層プリント基板Bの
上面及び下面に銅めっき層14を形成する。このとき、
上記ブラインドスルーホール13内にも銅めっき層14
が形成されるため、この銅めっき層14によって最上層
の銅箔11aとその下層の銅箔11bとが電気的に接続
される。このようにして、ブラインドスルーホール13
を有する多層プリント基板Bが得られる。Next, as shown in FIG. 4B, copper plating layers 14 are formed on the upper and lower surfaces of the multilayer printed circuit board B by performing electroless plating and copper plating. At this time,
There is also a copper plating layer 14 inside the blind through hole 13.
is formed, so that the copper foil 11a of the uppermost layer and the copper foil 11b of the lower layer are electrically connected by this copper plating layer 14. In this way, the blind through hole 13
A multilayer printed circuit board B is obtained.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、従来の
多層プリント基板Bにおいては、プリント基板の高密度
化に伴って、ブラインドスルーホール13の径が小さく
なって、銅箔11bとの接続面積が小さくなると、銅箔
11bと銅めっき層14との密着強度が低下して、その
後の半田付け等による熱ストレスにより、剥離し易くな
り、結果的に回路の断線不良を引き起こすという不都合
がある。[Problems to be Solved by the Invention] However, in the conventional multilayer printed circuit board B, as the density of the printed circuit board increases, the diameter of the blind through hole 13 becomes smaller, and the connection area with the copper foil 11b becomes smaller. In this case, the adhesion strength between the copper foil 11b and the copper plating layer 14 decreases, and the copper foil 11b and the copper plating layer 14 are easily peeled off due to thermal stress caused by subsequent soldering, etc., resulting in a problem of circuit disconnection.
【0006】即ち、上記従来の多層プリント基板Bに、
半田付け時の熱がかかった場合、絶縁性基材(例えば1
2a)は熱膨張するが、銅箔(例えば11b)は、一般
に絶縁性基材12aに比べ熱膨張率が小さいため、銅め
っき層14と銅箔11bとの界面aにおいて、銅めっき
層14と銅箔11bとを絶縁性基材12aの厚み方向に
沿って引き剥そうとする力が働く。図示の例では、上記
界面aにおいて銅同士が接合した形となっているが、実
際は銅めっき処理によって銅箔11b上に銅が析出した
構造になっているため、ブラインドスルーホール13の
径が上記のように小さくなって、接続面積が非常に小さ
くなると、銅めっき層14が簡単に銅箔11bから剥離
してしまい、界面aでの断線事故が発生し易いという不
都合がある。That is, in the conventional multilayer printed circuit board B,
If heat is applied during soldering, the insulating base material (e.g. 1
2a) thermally expands, but copper foil (for example, 11b) generally has a smaller coefficient of thermal expansion than the insulating base material 12a, so at the interface a between the copper plating layer 14 and the copper foil 11b, A force acts to peel off the copper foil 11b along the thickness direction of the insulating base material 12a. In the illustrated example, the copper is joined to each other at the interface a, but in reality, the structure is such that copper is deposited on the copper foil 11b by copper plating treatment, so the diameter of the blind through hole 13 is set as above. When the connection area becomes very small, the copper plating layer 14 easily peels off from the copper foil 11b, which is disadvantageous in that a disconnection accident at the interface a is likely to occur.
【0007】本発明は、このような課題に鑑み成された
もので、その目的とするところは、ブラインドスルーホ
ールの径が小さくなって、銅めっき層と銅箔との接続面
積が小さくなったとしても、半田付け等の熱ストレスに
よる銅めっき層の銅箔からの剥離現象を防止することが
できる多層プリント基板を提供することにある。[0007] The present invention was made in view of these problems, and its purpose is to reduce the diameter of the blind through hole and reduce the connection area between the copper plating layer and the copper foil. However, it is an object of the present invention to provide a multilayer printed circuit board that can prevent the peeling of the copper plating layer from the copper foil due to thermal stress such as soldering.
【0008】[0008]
【課題を解決するための手段】本発明は、複数の導体層
1a〜1dが夫々絶縁性基材2a〜2cを介して積層さ
れると共に、上記複数の導体層1a〜1dのうち、上層
の導体層1aからその下層の導体層1bまで貫通するブ
ラインドスルーホール3を有し、該ブラインドスルーホ
ール3を含んで形成された金属めっき層6により上層の
導体層1aとその下層の導体層1bが電気的に接続され
てなる多層プリント基板Aにおいて、上記金属めっき層
6を、ブラインドスルーホール3の底部において下層の
導体層1bに沿ってフランジ状に形成して、下層の導体
層1bと電気的に接続して構成する。[Means for Solving the Problems] The present invention provides a plurality of conductor layers 1a to 1d that are laminated via insulating base materials 2a to 2c, respectively, and an upper layer of the plurality of conductor layers 1a to 1d. It has a blind through hole 3 that penetrates from the conductor layer 1a to the conductor layer 1b below it, and the metal plating layer 6 formed including the blind through hole 3 allows the upper conductor layer 1a and the lower conductor layer 1b to be connected to each other. In the electrically connected multilayer printed circuit board A, the metal plating layer 6 is formed in the shape of a flange along the lower conductor layer 1b at the bottom of the blind through hole 3, so that the metal plating layer 6 is electrically connected to the lower conductor layer 1b. Connect to and configure.
【0009】[0009]
【作用】上述の本発明の構成によれば、金属めっき層6
を、ブラインドスルーホール3の底部において下層の導
体層1bに沿ってフランジ状に形成して、下層の導体層
1bと電気的に接続するようにしたので、金属めっき層
6中、フランジ状に形成された部分6aが一種の係止部
の機能を果たし、絶縁性基材2aと金属の熱膨張率の違
いから発生する半田付け等での熱ストレスによる絶縁性
基材2aの厚み方向の引き剥し力を、上記フランジ状に
形成された部分6aを介して絶縁性基材2a側に分散す
ることができる。[Operation] According to the structure of the present invention described above, the metal plating layer 6
is formed in the shape of a flange along the lower conductor layer 1b at the bottom of the blind through hole 3 to electrically connect with the lower conductor layer 1b. The removed portion 6a functions as a kind of locking part, and the insulating base material 2a is peeled off in the thickness direction due to thermal stress during soldering etc. caused by the difference in thermal expansion coefficient between the insulating base material 2a and the metal. The force can be dispersed to the insulating base material 2a side via the flange-shaped portion 6a.
【0010】従って、例え、ブラインドスルーホール3
の径が小さくなって、金属めっき層6と下層の導体層1
bとの接続面積が小さくなったとしても、半田付け等の
熱ストレスによる金属めっき層6の下層の導体層1bか
らの剥離現象を防止することができ、多層プリント基板
Aの断線不良の低減化並びに歩留りの向上を図ることが
できる。Therefore, for example, blind through hole 3
The diameter of the metal plating layer 6 and the lower conductor layer 1 become smaller.
Even if the connection area with b becomes smaller, it is possible to prevent the peeling phenomenon of the metal plating layer 6 from the lower conductor layer 1b due to thermal stress such as soldering, and reduce disconnection defects in the multilayer printed circuit board A. Furthermore, it is possible to improve the yield.
【0011】[0011]
【実施例】以下、図1〜図3を参照しながら本発明の実
施例を説明する。図1は、本実施例に係る多層プリント
基板Aの構成をその製造工程に即して示す工程図である
。以下、その工程を順次説明する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3. FIG. 1 is a process diagram showing the structure of a multilayer printed circuit board A according to this embodiment according to its manufacturing process. The steps will be explained below.
【0012】まず、図1Aに示すように、複数の銅箔1
a〜1dが夫々絶縁性基材(例えばガラス−エポキシ樹
脂製基材)2a〜2cを介して積層された多層プリント
基板Aを用意し、該多層プリント基板Aの最上層に形成
された銅箔1aの一部をエッチング除去したのち、その
下層の絶縁性基材2aを例えば炭化ケイ素粒子によるサ
ンドブラスト処理によって穴3を穿設する。このサンド
ブラスト処理では、下層の銅箔1bは除去されないため
、この処理で形成された穴3は下層の銅箔1bでその底
部が塞がれたブラインドスルーホール3となる。First, as shown in FIG. 1A, a plurality of copper foils 1
A multilayer printed circuit board A in which a to 1d are laminated via insulating substrates (e.g., glass-epoxy resin substrates) 2a to 2c is prepared, and a copper foil formed on the top layer of the multilayer printed circuit board A is prepared. After a portion of 1a is removed by etching, holes 3 are formed in the underlying insulating base material 2a by, for example, sandblasting with silicon carbide particles. Since the lower copper foil 1b is not removed in this sandblasting process, the hole 3 formed by this process becomes a blind through hole 3 whose bottom is closed with the lower copper foil 1b.
【0013】次に、図1Bに示すように、上層の銅箔1
a上に、ブラインドスルーホール3と対応する箇所に開
口4aを有するレジストマスク4を形成したのち、塩化
第2鉄液又は塩化第2銅液等のエッチング液による等方
性のウェットエッチング処理(多層プリント基板を上記
エッチング液内に浸漬する)を行って、ブラインドスル
ーホール3から露出する下層の銅箔1bの表面をエッチ
ング除去する。上記エッチング処理はエッチング液によ
る等方性エッチングであるため、銅箔1bはブラインド
スルーホール3から露出する表面のほか、その横方向に
もエッチングが進み(サイドエッチング)、ブラインド
スルーホール3の底部において横方向に広がる空洞5が
形成される。尚、図1Aでは図示しなかったが、サンド
ブラストによるブラインドスルーホール3の穿設にマス
クが用いられるが、このマスクが上記エッチング液に耐
える性質のものであれば、上記レジストマスク4として
共用してもよい。Next, as shown in FIG. 1B, the upper layer copper foil 1
After forming a resist mask 4 having openings 4a at locations corresponding to the blind through holes 3, an isotropic wet etching process (multilayer The surface of the lower copper foil 1b exposed from the blind through hole 3 is etched away by immersing the printed circuit board in the etching solution. Since the above etching process is isotropic etching using an etching solution, the copper foil 1b is etched not only on the surface exposed from the blind through hole 3 but also in the lateral direction (side etching), and at the bottom of the blind through hole 3. A cavity 5 is formed which extends laterally. Although not shown in FIG. 1A, a mask is used to drill the blind through holes 3 by sandblasting, but if this mask is resistant to the etching solution, it can also be used as the resist mask 4. Good too.
【0014】その後、図1Cに示すように、無電解めっ
き処理及び銅めっき処理を施して、多層プリント基板A
の上面及び下面に銅めっき層6を形成することにより、
ブラインドスルーホール3が導電加工された本例に係る
多層プリント基板Aを得る。このとき、上記ブラインド
スルーホール3内にも銅めっき層6が形成されるため、
この銅めっき層6によって最上層の銅箔1aとその下層
の銅箔1bとが電気的に接続される。また、この銅めっ
き層6は、ブラインドスルーホール3の底部に形成され
た上記空洞5を埋めるようにフランジ状に形成される。
この場合、銅めっき層のフランジ状の部分6aは、絶縁
性基材2aと下層の銅箔1bにて挟持された形となる。Thereafter, as shown in FIG. 1C, electroless plating and copper plating are performed to form the multilayer printed circuit board A.
By forming a copper plating layer 6 on the upper and lower surfaces of
A multilayer printed circuit board A according to this example in which blind through holes 3 are processed to be electrically conductive is obtained. At this time, since the copper plating layer 6 is also formed inside the blind through hole 3,
This copper plating layer 6 electrically connects the uppermost copper foil 1a and the lower copper foil 1b. Further, this copper plating layer 6 is formed in a flange shape so as to fill the cavity 5 formed at the bottom of the blind through hole 3. In this case, the flange-shaped portion 6a of the copper plating layer is sandwiched between the insulating base material 2a and the lower copper foil 1b.
【0015】上述の如く、本例によれば、銅めっき層6
を、ブラインドスルーホール3の底部において下層の銅
箔1bに沿ってフランジ状に形成して、下層の銅箔1b
と電気的に接続するようにしたので、銅めっき層6中、
フランジ状に形成された部分6aが一種の係止部の機能
を果たし、絶縁性基材2aと銅の熱膨張率の違いから発
生する半田付け等での熱ストレスによる絶縁性基材2a
の厚み方向の引き剥し力を、上記フランジ状に形成され
た部分6aを介して絶縁性基材2a側に分散させること
ができる。As mentioned above, according to this example, the copper plating layer 6
is formed in a flange shape along the lower layer copper foil 1b at the bottom of the blind through hole 3, so that the lower layer copper foil 1b
Since it is electrically connected to the copper plating layer 6,
The flange-shaped portion 6a functions as a kind of locking part, and the insulating base material 2a is protected against heat stress caused by soldering etc. due to the difference in thermal expansion coefficient between the insulating base material 2a and copper.
The peeling force in the thickness direction can be dispersed to the insulating base material 2a side via the flange-shaped portion 6a.
【0016】従って、例え、ブラインドスルーホール3
の径が小さくなって、銅めっき層6と銅箔1bとの接続
面積が小さくなったとしても、半田付け等の熱ストレス
による銅めっき層6の銅箔1bからの剥離現象を防止す
ることができ、多層プリント基板Aの断線不良の低減化
並びに歩留りの向上を図ることができる。Therefore, for example, blind through hole 3
Even if the connecting area between the copper plating layer 6 and the copper foil 1b becomes smaller due to the smaller diameter, it is possible to prevent the peeling phenomenon of the copper plating layer 6 from the copper foil 1b due to heat stress such as soldering. Therefore, it is possible to reduce disconnection defects in the multilayer printed circuit board A and improve yield.
【0017】上記実施例は、下層の銅箔1bに対する等
方性エッチングの際、その表面部分のみをエッチング除
去して、ブラインドスルーホール3の底部において横方
向に広がる空洞5を形成するようにしたが、その他、図
2Aに示すように、サンドブラストにてブラインドスル
ーホール3を穿設したのち、ブラインドスルーホール3
から露出する銅箔1bを、その下層の絶縁性基材2bま
でエッチング除去するようにしてもよい。In the above embodiment, when isotropically etching the lower copper foil 1b, only the surface portion thereof is etched away to form a cavity 5 extending laterally at the bottom of the blind through hole 3. However, as shown in FIG. 2A, after drilling the blind through hole 3 by sandblasting, the blind through hole 3 is
The exposed copper foil 1b may be removed by etching down to the underlying insulating base material 2b.
【0018】この場合も、銅箔1bの横方向へのサイド
エッチングが進み、ブラインドスルーホール3の底部に
おいて横方向に広がる空洞5が形成される。その後は、
図2Bに示すように、無電解めっき処理及び銅めっき処
理を施すことにより、多層プリント基板Aの上面及び下
面に銅めっき層6を形成して、上層の銅箔1aと下層の
銅箔1bとを電気的に接続する。このとき、空洞5に埋
め込まれた銅めっき層6がフランジ状に形成されて、該
フランジ部分6aが二つの絶縁性基材2a及び2bによ
り挟持された形となるため、上記実施例と同様の効果を
得ることができる。In this case as well, side etching of the copper foil 1b progresses in the lateral direction, and a cavity 5 extending in the lateral direction is formed at the bottom of the blind through hole 3. After that,
As shown in FIG. 2B, a copper plating layer 6 is formed on the upper and lower surfaces of the multilayer printed circuit board A by electroless plating and copper plating, and the upper layer copper foil 1a and the lower layer copper foil 1b are separated. Connect electrically. At this time, the copper plating layer 6 embedded in the cavity 5 is formed into a flange shape, and the flange portion 6a is sandwiched between the two insulating base materials 2a and 2b. effect can be obtained.
【0019】その他、ブラインドスルーホール3をサン
ドブラストによらず、ドリルで機械的に穿設する場合は
、図3Aに示すように、ブラインドスルーホール3を形
成する上で、通常、穴明けとして必要な1層目の絶縁性
基材2aを越えて2層目の絶縁性基材2bの一部までド
リルにより機械的に穴明けを行って、ブラインドスルー
ホール3を穿設したのち、図3Bに示すように、上記エ
ッチング液によるウェットエッチングを行って、ブライ
ンドスルーホール3の内面から露出する銅箔1bを横方
向にエッチバックする。In addition, when forming the blind through hole 3 mechanically with a drill instead of using sandblasting, as shown in FIG. A blind through hole 3 is formed by mechanically drilling a hole beyond the first layer insulating base material 2a to a part of the second layer insulating base material 2b, as shown in FIG. 3B. Wet etching is performed using the above etching solution to laterally etch back the copper foil 1b exposed from the inner surface of the blind through hole 3.
【0020】このエッチバック処理により、ブラインド
スルーホール3の底部において横方向に広がる空洞5が
形成される。その後は、図3Cに示すように、無電解め
っき処理及び銅めっき処理を施すことにより、多層プリ
ント基板Aの上面及び下面に銅めっき層6を形成して、
上層の銅箔1aと下層の銅箔1bとを電気的に接続する
。このとき、空洞5に埋め込まれた銅めっき層6がフラ
ンジ状に形成されて、該フランジ部分6aが二つの絶縁
性基材2a及び2bにより挟持された形となるため、上
記実施例と同様の効果を得ることができる。This etch-back process forms a cavity 5 that extends laterally at the bottom of the blind through hole 3. After that, as shown in FIG. 3C, electroless plating and copper plating are performed to form a copper plating layer 6 on the top and bottom surfaces of the multilayer printed circuit board A.
The upper layer copper foil 1a and the lower layer copper foil 1b are electrically connected. At this time, the copper plating layer 6 embedded in the cavity 5 is formed into a flange shape, and the flange portion 6a is sandwiched between the two insulating base materials 2a and 2b. effect can be obtained.
【0021】[0021]
【発明の効果】本発明に係る多層プリント基板によれば
、ブラインドスルーホールの径が小さくなって、金属め
っき層と下層の導体層との接続面積が小さくなったとし
ても、半田付け等の熱ストレスによる金属めっき層の下
層の導体層からの剥離現象を防止することができ、多層
プリント基板の信頼性の向上並びに歩留りの向上を図る
ことができる。[Effects of the Invention] According to the multilayer printed circuit board according to the present invention, even if the diameter of the blind through hole becomes smaller and the connection area between the metal plating layer and the lower conductor layer becomes smaller, it is possible to reduce the heat resistance caused by soldering etc. It is possible to prevent the peeling phenomenon of the metal plating layer from the underlying conductor layer due to stress, and it is possible to improve the reliability and yield of the multilayer printed circuit board.
【図1】本実施例に係る多層プリント基板の構成をその
製造工程に即して示す工程図。FIG. 1 is a process diagram illustrating the structure of a multilayer printed circuit board according to the present embodiment according to its manufacturing process.
【図2】本実施例の変形例に係る多層プリント基板の構
成をその製造工程に即して示す工程図。FIG. 2 is a process diagram showing the structure of a multilayer printed circuit board according to a modification of the present embodiment according to its manufacturing process.
【図3】本実施例の他の変形例に係る多層プリント基板
の構成をその製造工程に即して示す工程図。FIG. 3 is a process diagram showing the structure of a multilayer printed circuit board according to another modification of the present embodiment according to its manufacturing process.
【図4】従来例に係る多層プリント基板の構成をその製
造工程に即して示す工程図。FIG. 4 is a process diagram showing the structure of a conventional multilayer printed circuit board according to its manufacturing process.
A 多層プリント基板 1a〜1d 銅箔 2a〜2c 絶縁性基材 3 ブラインドスルーホール 4 レジストマスク 5 空洞 6 銅めっき層 6a フランジ状に形成された部分 A Multilayer printed circuit board 1a-1d Copper foil 2a-2c Insulating base material 3 Blind through hole 4 Resist mask 5 Cavity 6 Copper plating layer 6a Flange-shaped part
Claims (1)
て積層されると共に、上記複数の導体層のうち、上層の
導体層からその下層の導体層まで貫通するブラインドス
ルーホールを有し、該ブラインドスルーホールを含んで
形成された金属めっき層により上記上層の導体層と上記
下層の導体層が電気的に接続されてなる多層プリント基
板において、上記金属めっき層が、上記ブラインドスル
ーホールの底部において上記下層の導体層に沿ってフラ
ンジ状に形成されて、上記下層の導体層と電気的に接続
されていることを特徴とする多層プリント基板。Claim 1: A plurality of conductor layers are each laminated with an insulating base material interposed therebetween, and a blind through hole is provided that penetrates from an upper conductor layer to a lower conductor layer among the plurality of conductor layers. , in a multilayer printed circuit board in which the upper conductor layer and the lower conductor layer are electrically connected by a metal plating layer formed including the blind through hole, the metal plating layer is formed in the blind through hole. A multilayer printed circuit board, characterized in that the bottom portion is formed in a flange shape along the lower conductor layer and is electrically connected to the lower conductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8680491A JPH04320092A (en) | 1991-04-18 | 1991-04-18 | Multilayer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8680491A JPH04320092A (en) | 1991-04-18 | 1991-04-18 | Multilayer printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320092A true JPH04320092A (en) | 1992-11-10 |
Family
ID=13896991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8680491A Pending JPH04320092A (en) | 1991-04-18 | 1991-04-18 | Multilayer printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320092A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314884A (en) * | 1993-03-03 | 1994-11-08 | Nec Corp | Multilayer printed wiring board and manufacture thereof |
| JP2001305394A (en) * | 2000-04-20 | 2001-10-31 | Yasuhiro Koike | Light receiving device and light emitting device for optical fiber |
| JP2003218490A (en) * | 2002-01-24 | 2003-07-31 | Sharp Corp | Printed wiring board and method of manufacturing the same |
| JP2006269638A (en) * | 2005-03-23 | 2006-10-05 | Sumitomo Bakelite Co Ltd | Method for manufacturing circuit board, circuit board and printed circuit board |
| WO2012172792A1 (en) * | 2011-06-17 | 2012-12-20 | 住友ベークライト株式会社 | Printed wiring board and method for manufacturing same |
| JP2013041633A (en) * | 2011-08-11 | 2013-02-28 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with element, hard disk drive, and method for manufacturing substrate for suspension |
-
1991
- 1991-04-18 JP JP8680491A patent/JPH04320092A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314884A (en) * | 1993-03-03 | 1994-11-08 | Nec Corp | Multilayer printed wiring board and manufacture thereof |
| JP2001305394A (en) * | 2000-04-20 | 2001-10-31 | Yasuhiro Koike | Light receiving device and light emitting device for optical fiber |
| JP2003218490A (en) * | 2002-01-24 | 2003-07-31 | Sharp Corp | Printed wiring board and method of manufacturing the same |
| JP2006269638A (en) * | 2005-03-23 | 2006-10-05 | Sumitomo Bakelite Co Ltd | Method for manufacturing circuit board, circuit board and printed circuit board |
| WO2012172792A1 (en) * | 2011-06-17 | 2012-12-20 | 住友ベークライト株式会社 | Printed wiring board and method for manufacturing same |
| JP2013021306A (en) * | 2011-06-17 | 2013-01-31 | Sumitomo Bakelite Co Ltd | Printed wiring board and manufacturing method of the same |
| JP2013041633A (en) * | 2011-08-11 | 2013-02-28 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with element, hard disk drive, and method for manufacturing substrate for suspension |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767269B2 (en) | Method for manufacturing printed circuit board | |
| JP4143609B2 (en) | Wiring board manufacturing method | |
| JP2000216289A (en) | Package for semiconductor device | |
| US7367116B2 (en) | Multi-layer printed circuit board, and method for fabricating the same | |
| JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
| JPH04320092A (en) | Multilayer printed board | |
| JP2005039233A (en) | Substrate having via hole and its producing process | |
| JP2005311289A (en) | Circuit connection structure and manufacturing method thereof | |
| JP4597561B2 (en) | Wiring board and manufacturing method thereof | |
| JP2004158703A (en) | Printed wiring board and method for manufacturing the same | |
| JP2005038918A (en) | Multilayer flexible printed wiring board and manufacturing method thereof | |
| JP3874669B2 (en) | Wiring board manufacturing method | |
| JP2000261152A (en) | Printed wiring assembly | |
| JPH10261854A (en) | Printed wiring board and manufacturing method thereof | |
| JP2000269642A (en) | Multilayer wiring board and its manufacturing method | |
| JP2004047587A (en) | Method for manufacturing wiring circuit board, and wiring circuit board | |
| JP3095857B2 (en) | Substrate for mounting electronic components | |
| JP3112885B2 (en) | Semiconductor component mounting module | |
| JP2001094255A (en) | Printed wiring board and method of manufacturing the same | |
| JP2006253347A (en) | Multilayer flexible circuit wiring board and manufacturing method thereof | |
| JP2003283135A (en) | Wiring board | |
| JPS59124794A (en) | Method of producing electronic circuit board | |
| JP3233294B2 (en) | Printed wiring board and method of manufacturing the same | |
| KR100827310B1 (en) | Printed Circuit Board and Manufacturing Method | |
| JP2563815B2 (en) | Printed wiring board with blind through holes |