JPH04320092A - 多層プリント基板 - Google Patents

多層プリント基板

Info

Publication number
JPH04320092A
JPH04320092A JP8680491A JP8680491A JPH04320092A JP H04320092 A JPH04320092 A JP H04320092A JP 8680491 A JP8680491 A JP 8680491A JP 8680491 A JP8680491 A JP 8680491A JP H04320092 A JPH04320092 A JP H04320092A
Authority
JP
Japan
Prior art keywords
blind
hole
multilayer printed
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8680491A
Other languages
English (en)
Inventor
Masayuki Yasuda
安田 誠之
Akio Mishima
彰生 三島
Toshio Tamura
田村 俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8680491A priority Critical patent/JPH04320092A/ja
Publication of JPH04320092A publication Critical patent/JPH04320092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ブラインドスルーホー
ルが形成された多層プリント基板に関する。
【0002】
【従来の技術】近時、プリント基板の高密度化に伴い、
スルーホールの占める面積が無視できなくなり、スルー
ホールのブラインド化が必要になってきている。
【0003】従来のブラインドスルーホールを有する多
層プリント基板の形成方法としては、まず、図4Aに示
すように、複数の銅箔11a〜11dが夫々絶縁性基材
(例えばガラス−エポキシ樹脂性基材)12a〜12c
を介して積層された多層プリント基板Bを用意し、該多
層プリント基板Bの最上層に形成された銅箔11aの一
部をエッチング除去したのち、その下層の絶縁性基材1
2aを例えば炭化ケイ素粒子によるサンドブラスト処理
によって穴13を穿設する。このサンドブラスト処理で
は、下層の銅箔11bは除去されないため、この処理で
形成された穴13は下層の銅箔11bでその底部が塞が
れたブラインドスルーホール13となる。
【0004】次に、図4Bに示すように、無電解めっき
処理及び銅めっき処理を施して、多層プリント基板Bの
上面及び下面に銅めっき層14を形成する。このとき、
上記ブラインドスルーホール13内にも銅めっき層14
が形成されるため、この銅めっき層14によって最上層
の銅箔11aとその下層の銅箔11bとが電気的に接続
される。このようにして、ブラインドスルーホール13
を有する多層プリント基板Bが得られる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
多層プリント基板Bにおいては、プリント基板の高密度
化に伴って、ブラインドスルーホール13の径が小さく
なって、銅箔11bとの接続面積が小さくなると、銅箔
11bと銅めっき層14との密着強度が低下して、その
後の半田付け等による熱ストレスにより、剥離し易くな
り、結果的に回路の断線不良を引き起こすという不都合
がある。
【0006】即ち、上記従来の多層プリント基板Bに、
半田付け時の熱がかかった場合、絶縁性基材(例えば1
2a)は熱膨張するが、銅箔(例えば11b)は、一般
に絶縁性基材12aに比べ熱膨張率が小さいため、銅め
っき層14と銅箔11bとの界面aにおいて、銅めっき
層14と銅箔11bとを絶縁性基材12aの厚み方向に
沿って引き剥そうとする力が働く。図示の例では、上記
界面aにおいて銅同士が接合した形となっているが、実
際は銅めっき処理によって銅箔11b上に銅が析出した
構造になっているため、ブラインドスルーホール13の
径が上記のように小さくなって、接続面積が非常に小さ
くなると、銅めっき層14が簡単に銅箔11bから剥離
してしまい、界面aでの断線事故が発生し易いという不
都合がある。
【0007】本発明は、このような課題に鑑み成された
もので、その目的とするところは、ブラインドスルーホ
ールの径が小さくなって、銅めっき層と銅箔との接続面
積が小さくなったとしても、半田付け等の熱ストレスに
よる銅めっき層の銅箔からの剥離現象を防止することが
できる多層プリント基板を提供することにある。
【0008】
【課題を解決するための手段】本発明は、複数の導体層
1a〜1dが夫々絶縁性基材2a〜2cを介して積層さ
れると共に、上記複数の導体層1a〜1dのうち、上層
の導体層1aからその下層の導体層1bまで貫通するブ
ラインドスルーホール3を有し、該ブラインドスルーホ
ール3を含んで形成された金属めっき層6により上層の
導体層1aとその下層の導体層1bが電気的に接続され
てなる多層プリント基板Aにおいて、上記金属めっき層
6を、ブラインドスルーホール3の底部において下層の
導体層1bに沿ってフランジ状に形成して、下層の導体
層1bと電気的に接続して構成する。
【0009】
【作用】上述の本発明の構成によれば、金属めっき層6
を、ブラインドスルーホール3の底部において下層の導
体層1bに沿ってフランジ状に形成して、下層の導体層
1bと電気的に接続するようにしたので、金属めっき層
6中、フランジ状に形成された部分6aが一種の係止部
の機能を果たし、絶縁性基材2aと金属の熱膨張率の違
いから発生する半田付け等での熱ストレスによる絶縁性
基材2aの厚み方向の引き剥し力を、上記フランジ状に
形成された部分6aを介して絶縁性基材2a側に分散す
ることができる。
【0010】従って、例え、ブラインドスルーホール3
の径が小さくなって、金属めっき層6と下層の導体層1
bとの接続面積が小さくなったとしても、半田付け等の
熱ストレスによる金属めっき層6の下層の導体層1bか
らの剥離現象を防止することができ、多層プリント基板
Aの断線不良の低減化並びに歩留りの向上を図ることが
できる。
【0011】
【実施例】以下、図1〜図3を参照しながら本発明の実
施例を説明する。図1は、本実施例に係る多層プリント
基板Aの構成をその製造工程に即して示す工程図である
。以下、その工程を順次説明する。
【0012】まず、図1Aに示すように、複数の銅箔1
a〜1dが夫々絶縁性基材(例えばガラス−エポキシ樹
脂製基材)2a〜2cを介して積層された多層プリント
基板Aを用意し、該多層プリント基板Aの最上層に形成
された銅箔1aの一部をエッチング除去したのち、その
下層の絶縁性基材2aを例えば炭化ケイ素粒子によるサ
ンドブラスト処理によって穴3を穿設する。このサンド
ブラスト処理では、下層の銅箔1bは除去されないため
、この処理で形成された穴3は下層の銅箔1bでその底
部が塞がれたブラインドスルーホール3となる。
【0013】次に、図1Bに示すように、上層の銅箔1
a上に、ブラインドスルーホール3と対応する箇所に開
口4aを有するレジストマスク4を形成したのち、塩化
第2鉄液又は塩化第2銅液等のエッチング液による等方
性のウェットエッチング処理(多層プリント基板を上記
エッチング液内に浸漬する)を行って、ブラインドスル
ーホール3から露出する下層の銅箔1bの表面をエッチ
ング除去する。上記エッチング処理はエッチング液によ
る等方性エッチングであるため、銅箔1bはブラインド
スルーホール3から露出する表面のほか、その横方向に
もエッチングが進み(サイドエッチング)、ブラインド
スルーホール3の底部において横方向に広がる空洞5が
形成される。尚、図1Aでは図示しなかったが、サンド
ブラストによるブラインドスルーホール3の穿設にマス
クが用いられるが、このマスクが上記エッチング液に耐
える性質のものであれば、上記レジストマスク4として
共用してもよい。
【0014】その後、図1Cに示すように、無電解めっ
き処理及び銅めっき処理を施して、多層プリント基板A
の上面及び下面に銅めっき層6を形成することにより、
ブラインドスルーホール3が導電加工された本例に係る
多層プリント基板Aを得る。このとき、上記ブラインド
スルーホール3内にも銅めっき層6が形成されるため、
この銅めっき層6によって最上層の銅箔1aとその下層
の銅箔1bとが電気的に接続される。また、この銅めっ
き層6は、ブラインドスルーホール3の底部に形成され
た上記空洞5を埋めるようにフランジ状に形成される。 この場合、銅めっき層のフランジ状の部分6aは、絶縁
性基材2aと下層の銅箔1bにて挟持された形となる。
【0015】上述の如く、本例によれば、銅めっき層6
を、ブラインドスルーホール3の底部において下層の銅
箔1bに沿ってフランジ状に形成して、下層の銅箔1b
と電気的に接続するようにしたので、銅めっき層6中、
フランジ状に形成された部分6aが一種の係止部の機能
を果たし、絶縁性基材2aと銅の熱膨張率の違いから発
生する半田付け等での熱ストレスによる絶縁性基材2a
の厚み方向の引き剥し力を、上記フランジ状に形成され
た部分6aを介して絶縁性基材2a側に分散させること
ができる。
【0016】従って、例え、ブラインドスルーホール3
の径が小さくなって、銅めっき層6と銅箔1bとの接続
面積が小さくなったとしても、半田付け等の熱ストレス
による銅めっき層6の銅箔1bからの剥離現象を防止す
ることができ、多層プリント基板Aの断線不良の低減化
並びに歩留りの向上を図ることができる。
【0017】上記実施例は、下層の銅箔1bに対する等
方性エッチングの際、その表面部分のみをエッチング除
去して、ブラインドスルーホール3の底部において横方
向に広がる空洞5を形成するようにしたが、その他、図
2Aに示すように、サンドブラストにてブラインドスル
ーホール3を穿設したのち、ブラインドスルーホール3
から露出する銅箔1bを、その下層の絶縁性基材2bま
でエッチング除去するようにしてもよい。
【0018】この場合も、銅箔1bの横方向へのサイド
エッチングが進み、ブラインドスルーホール3の底部に
おいて横方向に広がる空洞5が形成される。その後は、
図2Bに示すように、無電解めっき処理及び銅めっき処
理を施すことにより、多層プリント基板Aの上面及び下
面に銅めっき層6を形成して、上層の銅箔1aと下層の
銅箔1bとを電気的に接続する。このとき、空洞5に埋
め込まれた銅めっき層6がフランジ状に形成されて、該
フランジ部分6aが二つの絶縁性基材2a及び2bによ
り挟持された形となるため、上記実施例と同様の効果を
得ることができる。
【0019】その他、ブラインドスルーホール3をサン
ドブラストによらず、ドリルで機械的に穿設する場合は
、図3Aに示すように、ブラインドスルーホール3を形
成する上で、通常、穴明けとして必要な1層目の絶縁性
基材2aを越えて2層目の絶縁性基材2bの一部までド
リルにより機械的に穴明けを行って、ブラインドスルー
ホール3を穿設したのち、図3Bに示すように、上記エ
ッチング液によるウェットエッチングを行って、ブライ
ンドスルーホール3の内面から露出する銅箔1bを横方
向にエッチバックする。
【0020】このエッチバック処理により、ブラインド
スルーホール3の底部において横方向に広がる空洞5が
形成される。その後は、図3Cに示すように、無電解め
っき処理及び銅めっき処理を施すことにより、多層プリ
ント基板Aの上面及び下面に銅めっき層6を形成して、
上層の銅箔1aと下層の銅箔1bとを電気的に接続する
。このとき、空洞5に埋め込まれた銅めっき層6がフラ
ンジ状に形成されて、該フランジ部分6aが二つの絶縁
性基材2a及び2bにより挟持された形となるため、上
記実施例と同様の効果を得ることができる。
【0021】
【発明の効果】本発明に係る多層プリント基板によれば
、ブラインドスルーホールの径が小さくなって、金属め
っき層と下層の導体層との接続面積が小さくなったとし
ても、半田付け等の熱ストレスによる金属めっき層の下
層の導体層からの剥離現象を防止することができ、多層
プリント基板の信頼性の向上並びに歩留りの向上を図る
ことができる。
【図面の簡単な説明】
【図1】本実施例に係る多層プリント基板の構成をその
製造工程に即して示す工程図。
【図2】本実施例の変形例に係る多層プリント基板の構
成をその製造工程に即して示す工程図。
【図3】本実施例の他の変形例に係る多層プリント基板
の構成をその製造工程に即して示す工程図。
【図4】従来例に係る多層プリント基板の構成をその製
造工程に即して示す工程図。
【符号の説明】
A  多層プリント基板 1a〜1d  銅箔 2a〜2c  絶縁性基材 3  ブラインドスルーホール 4  レジストマスク 5  空洞 6  銅めっき層 6a  フランジ状に形成された部分

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  複数の導体層が夫々絶縁性基材を介し
    て積層されると共に、上記複数の導体層のうち、上層の
    導体層からその下層の導体層まで貫通するブラインドス
    ルーホールを有し、該ブラインドスルーホールを含んで
    形成された金属めっき層により上記上層の導体層と上記
    下層の導体層が電気的に接続されてなる多層プリント基
    板において、上記金属めっき層が、上記ブラインドスル
    ーホールの底部において上記下層の導体層に沿ってフラ
    ンジ状に形成されて、上記下層の導体層と電気的に接続
    されていることを特徴とする多層プリント基板。
JP8680491A 1991-04-18 1991-04-18 多層プリント基板 Pending JPH04320092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8680491A JPH04320092A (ja) 1991-04-18 1991-04-18 多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8680491A JPH04320092A (ja) 1991-04-18 1991-04-18 多層プリント基板

Publications (1)

Publication Number Publication Date
JPH04320092A true JPH04320092A (ja) 1992-11-10

Family

ID=13896991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8680491A Pending JPH04320092A (ja) 1991-04-18 1991-04-18 多層プリント基板

Country Status (1)

Country Link
JP (1) JPH04320092A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314884A (ja) * 1993-03-03 1994-11-08 Nec Corp 多層印刷配線板およびその製造方法
JP2001305394A (ja) * 2000-04-20 2001-10-31 Yasuhiro Koike 光ファイバ用の受光装置および発光装置
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2006269638A (ja) * 2005-03-23 2006-10-05 Sumitomo Bakelite Co Ltd 回路基板の製造方法、回路基板およびプリント回路基板
WO2012172792A1 (ja) * 2011-06-17 2012-12-20 住友ベークライト株式会社 プリント配線板および製造方法
JP2013041633A (ja) * 2011-08-11 2013-02-28 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314884A (ja) * 1993-03-03 1994-11-08 Nec Corp 多層印刷配線板およびその製造方法
JP2001305394A (ja) * 2000-04-20 2001-10-31 Yasuhiro Koike 光ファイバ用の受光装置および発光装置
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2006269638A (ja) * 2005-03-23 2006-10-05 Sumitomo Bakelite Co Ltd 回路基板の製造方法、回路基板およびプリント回路基板
WO2012172792A1 (ja) * 2011-06-17 2012-12-20 住友ベークライト株式会社 プリント配線板および製造方法
JP2013021306A (ja) * 2011-06-17 2013-01-31 Sumitomo Bakelite Co Ltd プリント配線板および製造方法
JP2013041633A (ja) * 2011-08-11 2013-02-28 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法

Similar Documents

Publication Publication Date Title
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4143609B2 (ja) 配線基板の製造方法
JP2000216289A (ja) 半導体装置用パッケ―ジ
US7367116B2 (en) Multi-layer printed circuit board, and method for fabricating the same
JP4460341B2 (ja) 配線基板およびその製造方法
JPH04320092A (ja) 多層プリント基板
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JP2005311289A (ja) 回路接続構造体とその製造方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP2004158703A (ja) プリント配線板とその製造方法
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
JP3874669B2 (ja) 配線基板の製造方法
JP2000261152A (ja) プリント配線組立体
JPH10261854A (ja) プリント配線板及びその製造方法
JP2000269642A (ja) 多層配線板とその製造方法
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JP3095857B2 (ja) 電子部品搭載用基板
JP3112885B2 (ja) 半導体部品実装モジュール
JP2001094255A (ja) プリント配線基板及びその製造方法
JP2006253347A (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2003283135A (ja) 配線基板
JPS59124794A (ja) 電子回路基板の製造方法
JP3233294B2 (ja) プリント配線板及びその製造方法
KR100827310B1 (ko) 인쇄회로기판 및 그 제조방법
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板