JPH04320217A - 液晶表示装置とその製造方法 - Google Patents

液晶表示装置とその製造方法

Info

Publication number
JPH04320217A
JPH04320217A JP3113877A JP11387791A JPH04320217A JP H04320217 A JPH04320217 A JP H04320217A JP 3113877 A JP3113877 A JP 3113877A JP 11387791 A JP11387791 A JP 11387791A JP H04320217 A JPH04320217 A JP H04320217A
Authority
JP
Japan
Prior art keywords
layer
photoresist
electrode layer
wiring electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3113877A
Other languages
English (en)
Inventor
Noboru Taguchi
昇 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP3113877A priority Critical patent/JPH04320217A/ja
Publication of JPH04320217A publication Critical patent/JPH04320217A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マトリクス状に配置し
た薄膜ダイオードを制御することにより液晶を駆動して
画像表示を行う液晶表示装置と、その製造方法とに関す
る。
【0002】
【従来の技術】3枚のフォトマスクを用いて形成する薄
膜ダイオードを、液晶駆動スイッチング素子として使用
したものが、たとえば「テレビジョン学会技術報告」v
ol.10,No.47,pp.7〜12に記載されて
いる。これを図3の素子断面図と、図4の回路図とを用
いて説明する。
【0003】これは図3、図4に示すように、一方の基
板12上に行電極13及び画素電極15を形成し、複数
のダイオード32を配置し、他方の基板上に走査電極3
1を形成し、両基板間に液晶33を注入して、各スイッ
チング素子であるダイオード32を制御して画像表示を
行う。
【0004】この従来構造を、素子断面図を示す図3と
、素子平面図を示す図5とを用いて説明する。ガラスか
らなる基板12上に、スパッタリング法により酸化イン
ジウムスズからなる透明導電膜を膜厚100nm形成す
る。その後、第1のフォトレジストを用いてこの透明導
電膜のエッチングを行い、行電極13及び画素電極15
を形成する。この行電極13の平面パターン形状は、図
5の実線38に示し、画素電極15の平面パターン形状
は、図5の実線35に示す。
【0005】その後、全面に半導体層17を形成し、第
2のフォトレジストを用いてパターンニングを行い半導
体層17を形成する。この半導体層17の平面パターン
形状は、図5の破線37に示す。
【0006】さらに、配線電極層19として、全面にス
パッタリング法によりモリブデンを200〜400nm
の厚さに形成する。その後、第3のフォトレジストを用
いて、配線電極層19及び半導体層17のパターンニン
グを行う。この配線電極層19の平面パターン形状は、
図5の一点鎖線39で示す。半導体層17は図5の斜線
部40に形成する。
【0007】このようにしてスイッチング素子である薄
膜ダイオードを3枚のマスクにより形成する。また配線
電極層19材料としては、モリブデン以外に、タンタル
、チタン、アルミニュウムを使用しても有効である。
【0008】
【発明が解決しようとする課題】しかしながら上述した
従来の配線電極層19は、図5の平面図に示すように、
行電極13及び画素電極15上に形成される。この行電
極13及び画素電極15と、配線電極層19との重なる
領域は、図5の交差線部36に示す。配線電極層19の
材料であるモリブデン、タンタル、チタン、アルミニュ
ウムは、化学的活性度が高い。このため、透明導電層で
ある酸化インジウム及び酸化スズから酸素を奪い、配線
電極層19と行電極13、および配線電極層19と画素
電極15との界面に、還元されたメタル状のインジウム
、およびメタル状のスズからなる還元層16を形成する
。この結果、還元層16が形成されることにより、配線
電極層19と行電極13との間、および配線電極層19
と画素電極15との間の付着強度が著しく低下して、極
端な場合は配線電極層19が剥離することもあり、スイ
ッチング素子としての信頼性が損なわれる。この結果、
液晶表示装置の信頼性が低下する。
【0009】本発明の目的は、上記課題を解決して、配
線電極層と透明電極層との間の付着強度を高くして、信
頼性の高い液晶表示装置と、その製造方法とを提供する
ことである。
【0010】
【課題を解決するための手段】上記目的を達成するため
に本発明おいては、下記記載の薄膜ダイオード素子構造
と、その製造方法とを採用する。
【0011】基板上に透明電極層と、半導体層と、配線
電極層とを形成してなる薄膜ダイオードを用いた液晶表
示装置の配線電極層は、この配線電極層の下層に酸化層
あるいは窒化層からなる中間層を有する。
【0012】基板上に透明電極層と、半導体層と、配線
電極層とを形成してなる薄膜ダイオードを用いた液晶表
示装置の配線電極層は、窒化層あるいは酸化層からなる
。
【0013】基板上の全面に透明電極層を形成し、この
透明電極層上に第1のフォトレジストを形成し、この第
1のフォトレジストをマスクにして透明電極層をエッチ
ングして行電極と画素電極とを形成し、第1のフォトレ
ジストを除去する工程と、全面に半導体層を形成し、こ
の半導体層上に第2のフォトレジストを形成し、この第
2のフォトレジストをマスクとして半導体層をエッチン
グし、第2のフォトレジストを除去する工程と、酸化層
あるいは窒化層からなる中間層と配線電極層とを順次形
成する工程と、この配線電極層上に第3のフォトレジス
トを形成し、この第3のフォトレジストをマスクにして
配線電極層と中間層とをエッチングし、さらに半導体層
をエッチングし、第3のフォトレジストを除去する工程
とを有する。
【0014】基板上の全面に透明電極層を形成し、この
透明電極層上に第1のフォトレジストを形成し、この第
1のフォトレジストをマスクにして透明電極層をエッチ
ングして行電極と画素電極とを形成し、第1のフォトレ
ジストを除去する工程と、全面に半導体層を形成し、こ
の半導体層上に第2のフォトレジストを形成し、この第
2のフォトレジストをマスクにして半導体層をエッチン
グし、第2のフォトレジストを除去する工程と、酸化層
あるいは窒化層からなる配線電極層を形成する工程と、
第3のフォトレジストを形成し、この第3のフォトレジ
ストをマスクにして配線電極層をエッチングし、さらに
半導体層をエッチングし、第3のフォトレジストを除去
する工程とを有する。
【0015】
【実施例】以下に本発明の実施例を図面を用いて説明す
る。図1は本発明の薄膜ダイオードを示す断面図であり
、図2は本発明の薄膜ダイオードを示す平面図である。 なお図1の断面図は図2におけるAーA線での断面を示
す。はじめに本発明の薄膜ダイオード構造を図1(e)
を用いて説明する。
【0016】本発明における薄膜ダイオードは、基板1
2上に透明導電膜からなる画素電極15と行電極13と
を設け、さらに半導体層17を設け、配線電極層19の
下層に密着層である中間層20を設ける構造である。
【0017】次に本発明の薄膜ダイオードの製造方法を
、図1(a)〜(e)を用いて説明する。まず図1(a
)に示すように、ガラスからなる基板12の上に透明電
極層として、たとえば酸化インジウムスズ(ITO)を
スパッタリング法により、50〜100nmの厚さで形
成する。その後、フォトレジストを全面に塗布し、第1
のフォトマスクを用いて露光、現像を行ってフォトレジ
ストのパターニングを行い、第1のフォトレジスト14
を形成する。その後、この第1のフォトレジスト14を
マスクにして、透明電極層のエッチングを行い、画素電
極15及び行電極13をパターニングする。 透明電極層のエッチングは、塩化第二鉄と塩酸との混合
溶液を用いる。この画素電極15と行電極13との平面
パターン形状を、図2の実線35に示す。その後、第1
のフォトレジスト14を除去する。
【0018】次に図1(b)に示すように、アモルファ
スシリコンからなる半導体層17をプラズマ気相成長法
により、300〜400nm厚さで形成する。この半導
体層17には、基板12側から導電型が、p型、i型す
なわち真性半導体、n型のダイオード構造になるように
、半導体層17にn型、p型の不純物をそれぞれ導入す
る。その後フォトレジストを全面に塗布し、第2のフォ
トマスクを用いて露光、現像を行い、第2のフォトレジ
スト18を形成する。第2のフォトレジスト18の平面
パターン形状は図2の破線37に示す。
【0019】次に図1(c)に示すように、第2のフォ
トレジスト18をマスクにして乾式エッチング装置を用
いて、半導体層17をエッチングする。この半導体層1
7のエッチングは、反応性イオンエッチング装置を使用
し、四フッ化炭素と酸素との混合ガスをエッチングガス
として用いる。その後、第2のフォトレジスト18の除
去を行う。
【0020】次に図1(d)に示すように、スパッタリ
ング装置の反応室内に酸素を0.2〜2.0%含む不活
性ガス、たとえばアルゴンガスを導入して、モリブデン
の反応性スパッタリングを行い、中間層20である酸化
モリブデンを10〜30nmの厚さに形成する。その後
、アルゴンガスをスパッタリングガスとして、配線電極
層19であるモリブデンを200〜400nmの厚さに
形成する。その後、フォトレジストを塗布し、第3のフ
ォトマスクを用いて露光、現像を行い、第3のフォトレ
ジスト21を形成する。
【0021】次に図1(e)に示すように、リン酸/酢
酸/硝酸=10/30/1の組成比のエッチング液によ
り、配線電極層19と中間層20とのパターンニングを
同時に行う。この配線電極層19と中間層20との平面
パターン形状は、図2の一点鎖線39で示す。このとき
画素電極15上には、まだ半導体層17は残存している
。
【0022】次に、乾式エッチング装置を使用して、第
3のフォトレジスト21をマスクにして、半導体層17
をパターニングする。半導体層17のエッチングは、反
応性イオンエッチング装置を使用し、エッチングガスと
して四フッ化炭素と酸素との混合ガスを用いる。半導体
層17は、図2の斜線部40に形成されている。その後
、第3のフォトレジスト21の除去を行い、スイッチン
グ素子である薄膜ダイオードを3枚のフォトマスクによ
り形成する。
【0023】本発明において形成した透明電極層上の配
線電極層の付着強度を、レスカ株式会社製CSR−02
スクラッチ試験器により測定した。この結果、本発明に
よる配線電極層19の下層に中間層20を形成したとき
の付着強度は、4.80gfであった。これに対して、
従来法で形成した付着強度は2.45gfであり、本発
明は従来法に対して約2倍付着強度が向上していた。
【0024】また以上説明した本発明の実施例では、中
間層20にモリブデンの酸化層を形成した例で説明した
が、中間層20としては、不活性ガスに添加する反応性
ガスとして窒素を反応室内に導入して形成する窒化層を
使用しても、同様な効果が得られ有効である。さらに配
線電極層材料として、モリブデン以外にも、アルミニュ
ウム、タンタル、チタン、タングステンも適用できる。
【0025】さらに本発明の配線電極層19は、物理気
相成長法である真空蒸着法、イオンプレーティング法、
スパッタリング法で形成することが可能であり、さらに
化学気相成長法で形成することもできる。
【0026】さらに中間層20である酸化層あるいは窒
化層を配線電極層としても有効である。すなわち、配線
電極層をすべて酸化層、あるいは窒化層で構成する。こ
のように配線電極層を酸化層、あるいは窒化層で構成す
ると、特に現在一般的に使用されているインライン型ス
パッタリング装置において、異種のスパッタリングガス
をスパッタリング装置内に導入して、中間層及び配線電
極層を形成することは、工業生産上不利である。このた
め酸化層、あるいは窒化層のみを配線電極層とする構造
は、工業生産上の大きな利点となる。以上のように、本
発明における透明電極層上の配線電極層の付着強度は、
従来法に比べはるかに向上し、薄膜ダイオード素子の信
頼性も高くなる。
【0027】
【発明の効果】以上の説明で明らかなように、配線電極
層と透明導電膜の間に、中間密着層である酸化層あるい
は窒化層を形成することにより、配線電極層と透明導電
膜間の付着強度が向上し、液晶表示装置の信頼性がはる
かに改善され、信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の薄膜ダイオードの構造と製造方法とを
示す断面図である。
【図2】本発明における薄膜ダイオードの平面パターン
形状を示す平面図である。
【図3】従来の薄膜ダイオード素子を示す断面図である
。
【図4】薄膜ダイオード素子を用いた液晶表示装置を示
す回路図である。
【図5】従来の薄膜ダイオードの平面パターン形状を示
す平面図である。
【符号の説明】
12  基板 13  行電極 15  画素電極 17  半導体層 19  配線電極層 20  中間層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  基板上に透明電極層と半導体層と配線
    電極層とを形成する薄膜ダイオードを用いた液晶表示装
    置の該配線電極層は、前記配線電極層の下層に中間層を
    有することを特徴とする液晶表示装置。
  2. 【請求項2】  基板上に透明電極層と半導体層と配線
    電極層とを形成する薄膜ダイオードを用いた液晶表示装
    置の該配線電極層は、酸化層あるいは窒化層であること
    を特徴とする液晶表示装置。
  3. 【請求項3】  基板上の全面に透明電極層を形成し、
    該透明電極層上に第1のフォトレジストを形成し、該第
    1のフォトレジストをマスクとして前記透明電極層をエ
    ッチングして行電極と画素電極とを形成し、前記第1の
    フォトレジストを除去する工程と、全面に半導体層を形
    成し、該半導体層上に第2のフォトレジストを形成し、
    該第2のフォトレジストをマスクとして前記半導体層を
    エッチングし、前記第2のフォトレジストを除去する工
    程と、物理気相成長装置あるいは化学気相成長装置の反
    応室内に不活性ガスと反応性ガスとを、あるいは該反応
    室内に反応性ガスを導入して中間層である酸化層あるい
    は窒化層を形成し、さらに配線電極層を形成し、該配線
    電極層上に第3のフォトレジストを形成し、該第3のフ
    ォトレジストをマスクとして前記配線電極層と中間層と
    をエッチングし、さらに前記半導体層をエッチングし、
    前記第3のフォトレジストを除去する工程とを有するこ
    とを特徴とする液晶表示装置の製造方法。
  4. 【請求項4】  基板上の全面に透明電極層を形成し、
    該透明電極層上に第1のフォトレジストを形成し、該第
    1のフォトレジストをマスクとして前記透明電極層をエ
    ッチングして行電極と画素電極とを形成し、前記第1の
    フォトレジストを除去する工程と、全面に半導体層を形
    成し、該半導体層上に第2のフォトレジストを形成し、
    該第2のフォトレジストをマスクとして前記半導体層を
    エッチングし、前記第2のフォトレジストを除去する工
    程と、物理気相成長装置あるいは化学気相成長装置の反
    応室内に不活性ガスと反応性ガスとを、あるいは該反応
    室内に反応性ガスを導入して配線電極層を形成し、該配
    線電極層上に第3のフォトレジストを形成し、該第3の
    フォトレジストをマスクとして前記配線電極層をエッチ
    ングし、さらに前記半導体層をエッチングし、前記第3
    のフォトレジストを除去する工程とを有することを特徴
    とする液晶表示装置の製造方法。
JP3113877A 1991-04-19 1991-04-19 液晶表示装置とその製造方法 Pending JPH04320217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3113877A JPH04320217A (ja) 1991-04-19 1991-04-19 液晶表示装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3113877A JPH04320217A (ja) 1991-04-19 1991-04-19 液晶表示装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH04320217A true JPH04320217A (ja) 1992-11-11

Family

ID=14623359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3113877A Pending JPH04320217A (ja) 1991-04-19 1991-04-19 液晶表示装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH04320217A (ja)

Similar Documents

Publication Publication Date Title
EP0211401B1 (en) N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US5968850A (en) Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor
US6548227B2 (en) Protective layer for corrosion prevention during lithography and etch
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
US6905917B2 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR20080084084A (ko) 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
KR100284560B1 (ko) 액정표시장치 및 그의 제조방법
JPH01217423A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
JPH01144682A (ja) 薄膜トランジスタの製造方法
US7012029B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JPS63289533A (ja) 液晶ディスプレイ装置
US7662675B2 (en) Method of forming metal thin film and metal wiring pattern and method of manufacturing display panel
JP2737982B2 (ja) 薄膜トランジスタの製造方法
US4774207A (en) Method for producing high yield electrical contacts to N+ amorphous silicon
JPH07134312A (ja) 液晶表示装置およびその製造方法
JP3375731B2 (ja) 液晶表示装置およびその製法
JP2704212B2 (ja) 電気光学装置の製造方法
JPH0227319A (ja) 液晶表示装置における薄膜ダイオードの製造方法
JPH0346630A (ja) 薄膜ダイオードの製造方法
JPS6329977A (ja) 薄膜トランジスタの製造方法
JPH028819A (ja) アクティブマトリックス素子の製造方法
JPH0342626A (ja) 薄膜ダイオードの製造方法
JPH03167525A (ja) 電極基板の製造方法
JPH0345928A (ja) 薄膜ダイオードの製造方法