JPH0432097A - Voice memory reproducing device - Google Patents

Voice memory reproducing device

Info

Publication number
JPH0432097A
JPH0432097A JP2141044A JP14104490A JPH0432097A JP H0432097 A JPH0432097 A JP H0432097A JP 2141044 A JP2141044 A JP 2141044A JP 14104490 A JP14104490 A JP 14104490A JP H0432097 A JPH0432097 A JP H0432097A
Authority
JP
Japan
Prior art keywords
data
audio
bit
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2141044A
Other languages
Japanese (ja)
Inventor
Junichi Adachi
純一 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2141044A priority Critical patent/JPH0432097A/en
Publication of JPH0432097A publication Critical patent/JPH0432097A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the voice memory reproducing device for detecting the maximum value of voice data in a short period of time by detecting the maximum value of the voice data of a voice memory by deciding the voice data of a bit unit. CONSTITUTION:The above device is provided with a voice memory 1 for recording digital voice data, a bit data reading means 12 for reading the digital voice data of the voice memory 1 at every bit, a bit data deciding means for deciding whether the digital voice data 14 read by the voice memory reading means 12 is '0' or '1' at every bit, and an address storage means 11 for storing an address of the voice data decided by the bit deciding means 9. That is, the voice data of the voice memory is read successively at every train extending from a high order bit to a low order bit. In such a way, the maximum value of the voice data can be detected quickly.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル音声データを半導体メモリや磁気メ
モリなどの音声メモリや光ディスクに記録再生する音声
メモリ再生装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an audio memory reproducing apparatus for recording and reproducing digital audio data on an audio memory such as a semiconductor memory or a magnetic memory, or on an optical disk.

従来の技術 近年、音声メモリ再生装置から再生する音声を、他の音
声記録装置に録音する際にレベル合わせをするため、音
声メモリに記録されている音声の最大値を検出する機能
が必要とされるようになってきている。
BACKGROUND OF THE INVENTION In recent years, in order to match the level of audio played back from an audio memory playback device to another audio recording device, there has been a need for a function to detect the maximum value of the audio recorded in the audio memory. It is becoming more and more common.

従来の音声メモリ再生装置の構成例を第4図に示す。An example of the configuration of a conventional audio memory playback device is shown in FIG.

第4図において、1はデジタル音声データを記録した音
声メモリ、3は音声メモリ1に指定したアドレス8を送
り、音声データ2を読み取る音声メモリ読取手段、4は
音声メモリ読取手段3により読み取った音声データ2を
、DAコンバータ5に出力する音声データ出力手段、5
は音声データ2をアナログ音声データ6に変換するDA
コンバータ、7はアナログ音声データ6を出力するアナ
ログ音声出力端子、16は音声メモリ読取手段により読
み取られ次々送られてくる音声データ2の最大値を検出
する最大値検出手段、11は最大値検出手段16により
最大となる音声データ2のアドレス8を記憶するアドレ
ス記憶手段である。
In FIG. 4, 1 is an audio memory in which digital audio data is recorded, 3 is an audio memory reading means for sending a specified address 8 to the audio memory 1 and reading audio data 2, and 4 is audio read by the audio memory reading means 3. audio data output means 5 for outputting data 2 to the DA converter 5;
is a DA that converts audio data 2 to analog audio data 6
Converter, 7 is an analog audio output terminal for outputting analog audio data 6, 16 is maximum value detection means for detecting the maximum value of the audio data 2 read by the audio memory reading means and sent one after another, 11 is maximum value detection means 16 is an address storage means for storing address 8 of audio data 2, which is the maximum address.

以上のように構成された従来の音声メモリ再生装置につ
いて、第5図に示すフローチャートを参照し、以下その
動作について説明する。
The operation of the conventional audio memory playback device configured as described above will be described below with reference to the flowchart shown in FIG.

第6図は音声メモリのビットマツプ図であり、音声メモ
リ1は1ワードnビツト、mワードで構成されている。
FIG. 6 is a bitmap diagram of the audio memory, and the audio memory 1 is composed of n bits per word and m words.

音声をデジタル音声データに変換して記録した音声メモ
リ1に、音声メモリ読取手段3から音声データ2のメモ
リされている1ワードのアドレス8を送る(ステップ4
1)。音声メモリ1はアドレス8に対応した1ワードの
音声データ2を出力し、音声メモリ読取手段3は1ワー
ドの音声データ2を読み取る(ステップ42)。音声デ
ータ出力手段4は音声メモリ読取手段3で読み取られた
1ワードの音声データ2を出力する(ステップ43)。
The address 8 of one word stored in the audio data 2 is sent from the audio memory reading means 3 to the audio memory 1 where the audio was converted into digital audio data and recorded (step 4).
1). The voice memory 1 outputs one word of voice data 2 corresponding to the address 8, and the voice memory reading means 3 reads the one word of voice data 2 (step 42). The audio data output means 4 outputs one word of audio data 2 read by the audio memory reading means 3 (step 43).

DAコンバータ5は音声データ出力手段4から送られた
1ワードの音声データ2をアナログ音声信号6に変換す
る(ステップ44)。そして、アナログ音声出力端子7
よりアナログ音声信号6を出力する(ステップ45)。
The DA converter 5 converts one word of audio data 2 sent from the audio data output means 4 into an analog audio signal 6 (step 44). And analog audio output terminal 7
The analog audio signal 6 is output (step 45).

最大値検出手段16は、 第にワードの音声データ X *= (an++  a2に+  aah+  ”
’+  arlk)(kは1以上の整数、但しk<m)
と、第(k+1)ワードの音声データ X+に+++=(a++m++++  a2+に+++
+  aa+i4+++・・・ a・(k・1)) との大小を判定する(ステップ46)。大きい方の音声
データのアドレスをアドレス記憶手段11に記憶する(
ステップ47)。k=1からに=m−1までこの操作を
繰り返し行い、音声メモリ1の音声データ2の最大とな
るアドレスを求める(ステップ48)。
The maximum value detection means 16 first detects the sound data of the word X *= (an++ a2 + aah+ ”
'+ arlk) (k is an integer greater than or equal to 1, where k<m)
And, for the audio data X+ of the (k+1)th word, +++=(a++m+++++ for a2++++
+aa+i4+++...a.(k.1)) is determined (step 46). Store the address of the larger audio data in the address storage means 11 (
Step 47). This operation is repeated from k=1 to m-1 to find the maximum address of the audio data 2 in the audio memory 1 (step 48).

第7図は音声データを2’ Sコンプリのフォーマット
で記録した音声メモリのビットマツプデータの一例を示
す図である。
FIG. 7 is a diagram showing an example of bitmap data of an audio memory in which audio data is recorded in the 2'S complete format.

第1のワード X+= (0,0,1,O,0,1,O,O)と第2の
ワード X2=(1,0,1,1,0,1,1,0)との音声デ
ータの大小を比較すると、第2のワードX2の方が大き
い。第2のワードX2と第3のワードX3との大小を比
較すると第2のワードX2の方が大きい。同様に順次比
較すると、第2のワードX2と第4のワードX−とは第
2のワードX2が、第2のワードX2と第5のワードX
もとは第5のワードX6が、第5のワードX6と第6の
ワードX6とは第5のワードX6が、第5のワードX6
と第7のワードX7とは第5のワードX6が、第5のワ
ードXもと第8のワードX8とは第5のワードXもが、
第5のワードX6と第9のワードX、とは第5のワード
X6が大きい。これにより、第6図の音声メモリに記録
しである音声の最大値をとるワードは第5ワードである
ことが求められる。
Audio of first word X+= (0,0,1,O,0,1,O,O) and second word X2=(1,0,1,1,0,1,1,0) Comparing the data sizes, the second word X2 is larger. Comparing the magnitudes of the second word X2 and the third word X3, the second word X2 is larger. Similarly, comparing sequentially, the second word X2 and the fourth word X- are the same as the second word X2 and the fifth word
Originally the fifth word X6 was the fifth word X6 and the sixth word X6 was the fifth word X6.
and the seventh word X7 means the fifth word X6, the fifth word X means the eighth word X8, the fifth word X also means,
Between the fifth word X6 and the ninth word X, the fifth word X6 is larger. As a result, it is determined that the word having the maximum value of the voice recorded in the voice memory of FIG. 6 is the fifth word.

発明が解決しようとする課題 このような従来の構成では、音声データの最大値のワー
ドを決定するのに、全ての音声データを読み取り検出判
定する必要があり、時間がかかるという課題を有してい
た。
Problems to be Solved by the Invention In such a conventional configuration, it is necessary to read all the audio data and make a detection judgment in order to determine the word with the maximum value of the audio data, which takes time. Ta.

本発明はかかる点に鑑みてなされたもので、短時間に音
声データの最大値を検出する音声メモリ再生装置を提供
することを目的としている。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an audio memory playback device that detects the maximum value of audio data in a short time.

課題を解決するための手段 本発明は上記目的を達成するために、デジタル音声デー
タを記録する音声メモリと、前記音声メモリのデジタル
音声データをビットごとに読み取るビットデータ読取手
段と、前記音声メモリ読取手段で読み取ったデジタル音
声データをビットごとにOか1かを判定するビットデー
タ判定手段と、前記ビット判定手段で判定した音声デー
タのアドレスを記憶するアドレス記憶手段とを備えたも
のである。
Means for Solving the Problems In order to achieve the above objects, the present invention provides an audio memory for recording digital audio data, a bit data reading means for reading the digital audio data in the audio memory bit by bit, and the audio memory reading device. The apparatus includes bit data determining means for determining whether each bit of digital audio data read by the means is O or 1, and address storage means for storing the address of the audio data determined by the bit determining means.

作用 本発明は上記した構成により、音声メモリの音声データ
の最大値を、ビット単位の音声データを判定することに
より検出する。
Effect of the Invention With the above-described configuration, the present invention detects the maximum value of the audio data in the audio memory by determining the bit-by-bit audio data.

実施例 第1図は、本発明の一実施例における音声メモリ再生装
置の構成を示すブロック図である。
Embodiment FIG. 1 is a block diagram showing the configuration of an audio memory playback device in an embodiment of the present invention.

第1図において、1はデジタル音声データを記録した音
声メモリ、3は音声メモリ1に指定したアドレス8を送
り、音声データ2を読み取る音声メモリ読取手段、4は
音声メモリ読取手段3により読み取った音声データ2を
、DAコンバータ5に出力する音声データ出力手段、5
は音声データ2をアナログ音声データ6に変換するDA
コンバータ、7はアナログ音声データ6を出力するアナ
ログ音声出力端子、12は音声メモリ1の音声データを
ビット単位で読み取るビットデータ読取手段、9はビッ
トデータ読取手段12で読み取った音声のビットデータ
を1か0かを判定するビットデータ判定手段、11はビ
ットデータ判定手段9で判定した音声のビットデータの
アドレスを記憶するアドレス記憶手段、20はアドレス
のビット数をインクリメントするアドレスインクリメン
ト手段である。
In FIG. 1, 1 is an audio memory that records digital audio data, 3 is an audio memory reading means that sends a specified address 8 to the audio memory 1 and reads audio data 2, and 4 is the audio read by the audio memory reading means 3. audio data output means 5 for outputting data 2 to the DA converter 5;
is a DA that converts audio data 2 to analog audio data 6
Converter, 7 is an analog audio output terminal that outputs analog audio data 6, 12 is a bit data reading means for reading the audio data in the audio memory 1 bit by bit, 9 is an audio bit data read by the bit data reading means 12. 11 is an address storage means for storing the address of the audio bit data determined by the bit data determining means 9. 20 is an address incrementing means for incrementing the number of bits of the address.

以上のように構成された本発明の音声メモリ再生装置に
ついて、以下その動作を第2図及び第3図に示すフロー
チャートを参照しながら説明する。
The operation of the audio memory reproducing apparatus of the present invention configured as described above will be described below with reference to the flowcharts shown in FIGS. 2 and 3.

なお、音声メモリのビットマツプは従来例(第6図)と
同様であり、音声メモリ1はn列、m行で構成されてい
る。また、音声の1ワードは横1行のn個で規定しであ
る。音声メモリ1の任意のアドレスをh列、に行とし、
ahkで表わす。音声データのフォーマットは2” S
コンプリである。
The bit map of the audio memory is the same as that of the conventional example (FIG. 6), and the audio memory 1 is composed of n columns and m rows. Furthermore, one word of speech is defined by n words in one horizontal line. Let an arbitrary address of voice memory 1 be h column and h row,
Represented by ahk. The audio data format is 2”S
It is complete.

まず、通常音声再生動作について第2図を参照しながら
説明する。
First, the normal audio reproduction operation will be explained with reference to FIG.

デジタル音声データを記録した音声メモリ1に、音声メ
モリ読取手段3から音声データ2のメモリされている1
ワードのアドレス8を送る(ステッブ21)。音声メモ
リ1はアドレス8に対応した1ワードの音声データ2を
出力し、音声メモリ読取手段3は1ワードの音声データ
2を読み取る(ステップ22)。音声データ出力手段4
は音声メモリ読取手段3で読み取られた1ワードの音声
データ2を出力する(ステップ23)。DAコンバータ
5は音声データ出力手段4から送られた1ワードの音声
データ2をアナログ音声信号6に変換する(ステップ2
4)。アナログ音声出力端子7よりアナログ音声信号6
を出力する(ステップ25)。
The audio data 2 is stored in the audio memory 1 in which digital audio data is recorded from the audio memory reading means 3.
Send word address 8 (step 21). The voice memory 1 outputs one word of voice data 2 corresponding to the address 8, and the voice memory reading means 3 reads the one word of voice data 2 (step 22). Audio data output means 4
outputs one word of audio data 2 read by the audio memory reading means 3 (step 23). The DA converter 5 converts one word of audio data 2 sent from the audio data output means 4 into an analog audio signal 6 (step 2
4). Analog audio signal 6 from analog audio output terminal 7
is output (step 25).

次に、最大値検出動作について第3図を参照しながら説
明する。
Next, the maximum value detection operation will be explained with reference to FIG.

ビットデータ読取手段12はアドレス列h=1゜アドレ
ス行に=1に初期設定する(ステップ40)。
The bit data reading means 12 initializes the address column h=1.degree. in the address row=1 (step 40).

ビットデータ読取手段12は音声メモリ1にまず第1列
(h=1)、  第1行(k=1)のアドレス13(a
++)を送る(ステップ26)。音声メモリ1はアドレ
ス13に対応したビットデータ14を出力し、ビットデ
ータ読取手段12はビットデータ14を読み取る(ステ
ップ27)。ビットデータ読取手段12はビットデータ
14をビットデータ判定手段9に送る。ビットデータ判
定手段9はビットデータ14がOか1かを判定する(ス
テップ28)。判定結果10をアドレス記憶手段11に
送る。アドレス記憶手段11はビットデータ判定手段9
からの結果10、つまりビットデータが1のときのアド
レス13を記憶する(ステップ29)。以降、第1列(
h=1)の第2行(k=2)から第m行(k=m)まで
のアドレス13を音声メモリ1に送り、上記の動作を繰
り返し行う(ステップ30)。
The bit data reading means 12 first writes an address 13 (a) in the first column (h=1) and first row (k=1) to the audio memory 1.
++) is sent (step 26). The audio memory 1 outputs the bit data 14 corresponding to the address 13, and the bit data reading means 12 reads the bit data 14 (step 27). The bit data reading means 12 sends the bit data 14 to the bit data determining means 9. The bit data determining means 9 determines whether the bit data 14 is O or 1 (step 28). The determination result 10 is sent to the address storage means 11. The address storage means 11 is the bit data determination means 9.
The result 10, that is, the address 13 when the bit data is 1, is stored (step 29). From then on, the first column (
Addresses 13 from the second row (k=2) to the mth row (k=m) of h=1) are sent to the audio memory 1, and the above operation is repeated (step 30).

アドレス記憶手段11は、記憶されているアドレス13
の数がOであるかどうかを判断する(ステップ42)。
The address storage means 11 stores the stored address 13
It is determined whether the number of is O (step 42).

アドレス記憶手段11に、記憶されているアドレス13
の数がOであるならば、アドレスインクリメント手段2
0はアドレスの列の数りをインクリメントする(ステッ
プ41)。hをインクリメントするとh=2となる。ビ
ットデータ読取手段12は音声メモリ1にまず第2列(
h=2)、  第1行(k=1)のアドレス13(a2
1)を送る(ステップ26)。音声メモリ1はアドレス
13に対応したビットデータ14を出力し、ビットデー
タ読取手段12はビットデータ14を読み取る(ステッ
プ27)。ビットデータ読取手段12はビットデータ1
4をビットデータ判定手段9に送る。ビットデータ判定
手段9はビットデータ14がOか1かを判定する(ステ
ップ28)。
Address 13 stored in address storage means 11
If the number of is O, address increment means 2
0 increments the number of address columns (step 41). When h is incremented, h=2. The bit data reading means 12 first reads the second column (
h=2), address 13 (a2) in the first row (k=1)
1) is sent (step 26). The audio memory 1 outputs the bit data 14 corresponding to the address 13, and the bit data reading means 12 reads the bit data 14 (step 27). The bit data reading means 12 reads bit data 1.
4 is sent to the bit data determining means 9. The bit data determining means 9 determines whether the bit data 14 is O or 1 (step 28).

判定結果10をアドレス記憶手段11に送る。アドレス
記憶手段11はビットデータ判定手段9からの結果10
.  つまりビットデータが1のときのアドレス13を
記憶する(ステップ29)。第2列以降、(h=2)の
第2行(k=2)から第m行(k=m)までのアドレス
13を音声メモリ1に送り、上記の動作を繰り返し行う
(ステップ30)。アドレス記憶手段11は、記憶され
ているアドレス13の数が1以上になるまで、アドレス
の列の数りをインクリメントする(ステップ41)。
The determination result 10 is sent to the address storage means 11. The address storage means 11 receives the result 10 from the bit data determination means 9.
.. That is, address 13 when the bit data is 1 is stored (step 29). After the second column, addresses 13 from the second row (k=2) to the mth row (k=m) of (h=2) are sent to the audio memory 1, and the above operation is repeated (step 30). The address storage means 11 increments the number of address columns until the number of stored addresses 13 becomes one or more (step 41).

そして、アドレス記憶手段11は、記憶されているアド
レス13の数が1になれば、音声データの最大値検出動
作を終了する(ステップ31)。
Then, when the number of stored addresses 13 reaches 1, the address storage means 11 ends the maximum value detection operation of the audio data (step 31).

次に、記憶されているアドレス13の数が0でも1でも
でなければ、アドレスインクリメント手段20はアドレ
ス記憶手段11に記憶されているアドレス19の列の数
りをインクリメントする(ステップ33)。インクリメ
ントしたアドレス13を音声メモリ1に送る(ステップ
34)。音声メモリ1はアドレス13に対応したビット
データ14を出力し、ビットデータ読取手段12はビッ
トデータ14を読み取る(ステップ35)。ビットデー
タ読取手段12はビットデータ14をビットデータ判定
手段9に送る。ビットデータ判定手段9はビットデータ
14がOか1かを判定する(ステップ36)。判定結果
をアドレス記憶手段11に送る。アドレス記憶手段11
はビットデータ判定手段9からの結果10が1のときの
アドレスデータ13を記憶する(ステップ37)。アド
レス記憶手段11は、記憶されているアドレス13の数
が1になれば、音声データの最大値検出動作を終了する
(ステップ38)。
Next, if the number of stored addresses 13 is neither 0 nor 1, address increment means 20 increments the number of columns of addresses 19 stored in address storage means 11 (step 33). The incremented address 13 is sent to the audio memory 1 (step 34). The audio memory 1 outputs the bit data 14 corresponding to the address 13, and the bit data reading means 12 reads the bit data 14 (step 35). The bit data reading means 12 sends the bit data 14 to the bit data determining means 9. The bit data determining means 9 determines whether the bit data 14 is O or 1 (step 36). The determination result is sent to the address storage means 11. Address storage means 11
stores the address data 13 when the result 10 from the bit data determining means 9 is 1 (step 37). When the number of stored addresses 13 reaches 1, the address storage means 11 ends the maximum value detection operation of the audio data (step 38).

また、記憶されているアドレス13の数が1でなければ
、アドレスインクリメント手段20はアドレス記憶手段
11に記憶されているアドレス19の列の数りをインク
リメントする(ステップ33)。インクリメントしたア
ドレス13を音声メモリ1に送る(ステップ34)。音
声メモリ1はアドレス13に対応したビットデータ14
を出力し、ビットデータ読取手段12はビットデータ1
4を読み取る(ステップ35)。ビットデータ読取手段
12はビットデータ14をビットデータ判定手段9に送
る。ビットデータ判定手段9はビットデータ14が0か
1かを判定する(ステップ36)。判定結果をアドレス
記憶手段11に送る。
If the number of addresses 13 stored is not 1, the address increment means 20 increments the number of columns of addresses 19 stored in the address storage means 11 (step 33). The incremented address 13 is sent to the audio memory 1 (step 34). Audio memory 1 contains bit data 14 corresponding to address 13.
The bit data reading means 12 outputs bit data 1.
4 is read (step 35). The bit data reading means 12 sends the bit data 14 to the bit data determining means 9. The bit data determining means 9 determines whether the bit data 14 is 0 or 1 (step 36). The determination result is sent to the address storage means 11.

アドレス記憶手段11はビットデータ判定手段9からの
結果10が1のときのアドレスをデータ13が記憶する
(ステップ37)。
Address storage means 11 stores data 13 as the address when result 10 from bit data determination means 9 is 1 (step 37).

以降、同様な操作を繰り返して得られる最後の1個のア
ドレスが、音声の最大値を示す箇所である。
Thereafter, the last address obtained by repeating the same operation is the location indicating the maximum value of the audio.

第7図は音声データを2’sコンプリのフォーマットで
記録した音声メモリのビットマツプデータの一例を示す
図である。第1列のビットが1であるアドレスはa12
+  a+6+  ateの3ビツトである。この3ビ
ツトと同じ行の第2列のビットのデータが1であるアド
レスはa2aである。つまり、音声メモリの第5行目が
音声の最大値を取ることが容易に算出できる。
FIG. 7 is a diagram showing an example of bitmap data of an audio memory in which audio data is recorded in the 2's complete format. The address where the bit in the first column is 1 is a12
There are 3 bits: +a+6+ate. The address where the data of the bit in the second column in the same row as these three bits is 1 is a2a. In other words, it can be easily calculated that the fifth line of the audio memory has the maximum audio value.

なお、上記実施例では音声データを2°Sコンプリのフ
ォーマットで考えているが、他のフォーマットでもビッ
ト判定の仕方を若干操作することにより同様な効果が得
られる。
In the above embodiment, the audio data is assumed to be in a 2°S complete format, but similar effects can be obtained with other formats by slightly manipulating the bit determination method.

発明の効果 以上述べてきたように本発明は、音声メモリの音声デー
タを上位ビットの列から順次下位ビットへ列ごとに読み
取っていくと、音声データの最大値を速やかに検出する
ことができる。また、ビットごとに判定するため回路を
簡単に構成することができ、高速処理が可能となる。
Effects of the Invention As described above, according to the present invention, the maximum value of the audio data can be quickly detected by sequentially reading the audio data in the audio memory column by column from the column of upper bits to the lower bits. Further, since the determination is made bit by bit, the circuit can be easily configured and high-speed processing is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例における音声メモリ再生装置の
構成を示すブロック図、第2図および第3図は同実施例
における音声メモリ再生装置の動作を示すフローチャー
ト、第4図は従来の音声メモリ再生装置の構成を示すブ
ロック図、第5図は同従来例の動作を示すフローチャー
ト、第6図は音声メモリのビットマツプ図、第7図は音
声データを2”Sコンプリで記録した音声メモリのビッ
トマツプデータの一例を示すビットマツプ図である。 1・・・音声メモリ、  3・・・音声メモリ読取手段
、4・・・音声データ出力手段、  5・・・DAコン
バータ、7・・・アナログ音声出力端子、  9・・・
ビットデータ判定手段、  11・・・アドレス記憶手
段、  12・・・ビットデータ読取手段、  16・
・・最大値検出手段、20・・・アドレスインクリメン
ト手段。 代理人の氏名 弁理士 粟野 重孝 はか1名第 図 ■ n 第 図 l
FIG. 1 is a block diagram showing the configuration of an audio memory playback device in an embodiment of the present invention, FIGS. 2 and 3 are flowcharts showing the operation of the audio memory playback device in the same embodiment, and FIG. FIG. 5 is a flowchart showing the operation of the conventional example; FIG. 6 is a bitmap diagram of the audio memory; and FIG. It is a bitmap diagram showing an example of bitmap data. 1... Audio memory, 3... Audio memory reading means, 4... Audio data output means, 5... DA converter, 7... Analog audio. Output terminal, 9...
Bit data determining means, 11... Address storage means, 12... Bit data reading means, 16.
... Maximum value detection means, 20... Address increment means. Name of agent: Patent attorney Shigetaka Awano Figure 1 Figure ■ Figure l

Claims (1)

【特許請求の範囲】 デジタル音声データを記録する音声メモリと、前記音声
メモリのデジタル音声データをビットごとに読み取るビ
ットデータ読取手段と、 前記音声メモリ読取手段で読み取ったデジタル音声デー
タをビットごとに0か1かを判定するビットデータ判定
手段と、 前記ビット判定手段で判定した音声データのアドレスを
記憶するアドレス記憶手段とを備えた音声メモリ再生装
置。
[Scope of Claims] An audio memory for recording digital audio data, a bit data reading means for reading the digital audio data in the audio memory bit by bit, and a bit data read by the audio memory reading means for reading the digital audio data bit by bit. 1. An audio memory playback device comprising: bit data determining means for determining whether the bit data is 1 or 1; and address storage means for storing an address of the audio data determined by the bit determining means.
JP2141044A 1990-05-29 1990-05-29 Voice memory reproducing device Pending JPH0432097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2141044A JPH0432097A (en) 1990-05-29 1990-05-29 Voice memory reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2141044A JPH0432097A (en) 1990-05-29 1990-05-29 Voice memory reproducing device

Publications (1)

Publication Number Publication Date
JPH0432097A true JPH0432097A (en) 1992-02-04

Family

ID=15282946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2141044A Pending JPH0432097A (en) 1990-05-29 1990-05-29 Voice memory reproducing device

Country Status (1)

Country Link
JP (1) JPH0432097A (en)

Similar Documents

Publication Publication Date Title
JPS6220180A (en) Pcm signal recording and reproducing device
EP0299711A2 (en) An audio signal recording and reproducing apparatus
JPS59198508A (en) Recording and reproducing system of video format signal
US6654317B2 (en) Method and apparatus for reproducing information
JP2819624B2 (en) Digital signal reproduction device
JPH0432097A (en) Voice memory reproducing device
US7120734B2 (en) Signal processing circuit for optical disk player having a shared memory for both an anti-shock mechanism and a CD-ROM decoder
JPS6131549B2 (en)
JPS63211923A (en) Error correction decoder
US6160785A (en) Method and apparatus for the processing and outputting of data
JPH01245470A (en) Rotary head type magnetic recording and reproducing device
JPH07272415A (en) Recording medium and reproducing apparatus thereof
KR19990005954A (en) Background player for video compact disc player and its control method
KR970029333A (en) Apparatus and method for recording / reproducing compressed audio signal using bad memory device
KR100207616B1 (en) Error Flag Processing Method and Circuit
JPS6040569A (en) Reproducer of pcm signal
JPH06139791A (en) Audio memory playback device
JPH07254238A (en) Disk device
JP4103693B2 (en) Information processing apparatus, information processing method, reproduction apparatus, and reproduction method
JP3291371B2 (en) Block identification signal processor
JP3406113B2 (en) Blocked data transfer out-of-sync detector
JPS59110012A (en) Recording system for pcm signal
JPS5897171A (en) Editing point detection circuit for electronic edition
WO1988001779A1 (en) Recording device
JPH06150540A (en) Disk reproducing device