JPH04321130A - 分岐予測装置 - Google Patents
分岐予測装置Info
- Publication number
- JPH04321130A JPH04321130A JP3090515A JP9051591A JPH04321130A JP H04321130 A JPH04321130 A JP H04321130A JP 3090515 A JP3090515 A JP 3090515A JP 9051591 A JP9051591 A JP 9051591A JP H04321130 A JPH04321130 A JP H04321130A
- Authority
- JP
- Japan
- Prior art keywords
- address
- branch
- registration
- unit
- registered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】この発明は、命令を逐時記憶領域
から読出して順次実行する情報処理システムにおける分
岐予測を行なう分岐予測装置に関する。
から読出して順次実行する情報処理システムにおける分
岐予測を行なう分岐予測装置に関する。
【０００３】
【従来の技術】パイプライン処理における分岐命令の発
生によるパイプラインの乱れを極力抑制するために大型
コンピュータに使用されている分岐予測処理は、近年パ
イプライン処理を取り入れ始めている１チップマイクロ
コンピュータでも採用されている。
生によるパイプラインの乱れを極力抑制するために大型
コンピュータに使用されている分岐予測処理は、近年パ
イプライン処理を取り入れ始めている１チップマイクロ
コンピュータでも採用されている。
【０００４】次に、分岐予測について説明する。
【０００５】図６（ａ）に示すように、フェッチステー
ジ（ｆｅ），デコードステージ（ｄｅ），実行ステージ
（ｅｘ）等の各ステージがクロックに同期して進行して
いるパイプライン処理において、フェッチした１０００
番地の命令が分岐命令であった場合には、この分岐命令
の分岐先アドレス（２０００番地とする）が３クロック
目の実行ステージ（ｅｘ）で算出される。このため、１
００１番地及び１００２番地の命令、すなわち分岐命令
後の２つの命令は、パイプラインの乱れを防ぐためにデ
ィレードスロット等の扱いになってしまう。したがって
、条件付の分岐命令であって、分岐の発生が確実でない
場合でも、実行できる命令（例えばノーオペレーション
命令，ｎｏｐ命令）を分岐命令後に配置しなければなら
ず、プログラムの作成が複雑になるとともに、無駄な時
間を要することになる。
ジ（ｆｅ），デコードステージ（ｄｅ），実行ステージ
（ｅｘ）等の各ステージがクロックに同期して進行して
いるパイプライン処理において、フェッチした１０００
番地の命令が分岐命令であった場合には、この分岐命令
の分岐先アドレス（２０００番地とする）が３クロック
目の実行ステージ（ｅｘ）で算出される。このため、１
００１番地及び１００２番地の命令、すなわち分岐命令
後の２つの命令は、パイプラインの乱れを防ぐためにデ
ィレードスロット等の扱いになってしまう。したがって
、条件付の分岐命令であって、分岐の発生が確実でない
場合でも、実行できる命令（例えばノーオペレーション
命令，ｎｏｐ命令）を分岐命令後に配置しなければなら
ず、プログラムの作成が複雑になるとともに、無駄な時
間を要することになる。
【０００６】そこで、分岐予測処理では、以前に分岐命
令を指定したアドレスとその分岐先アドレスを記憶登録
しておき、再度、登録されたアドレスで指定される命令
をフェッチした場合には即時に登録された分岐先アドレ
スを得られるようにして、上述した不具合を解消しよう
とするものである。
令を指定したアドレスとその分岐先アドレスを記憶登録
しておき、再度、登録されたアドレスで指定される命令
をフェッチした場合には即時に登録された分岐先アドレ
スを得られるようにして、上述した不具合を解消しよう
とするものである。
【０００７】具体的には、図６（ｂ）に示すパイプライ
ン処理の流れにあって、１クロック目でフェッチされた
１０００番地の分岐命令の分岐先アドレス（２０００番
地）は、３クロック目の実行ステージで算出され、４ク
ロック目の登録ステージ（ｍａ）において、分岐命令を
指定したアドレスとして１０００番地及びこの分岐命令
の分岐先アドレスとして２０００番地がそれぞれ連想メ
モリ（ＣＡＭ）からなる分岐予測バッファ（ＢＴＢ）に
登録される。
ン処理の流れにあって、１クロック目でフェッチされた
１０００番地の分岐命令の分岐先アドレス（２０００番
地）は、３クロック目の実行ステージで算出され、４ク
ロック目の登録ステージ（ｍａ）において、分岐命令を
指定したアドレスとして１０００番地及びこの分岐命令
の分岐先アドレスとして２０００番地がそれぞれ連想メ
モリ（ＣＡＭ）からなる分岐予測バッファ（ＢＴＢ）に
登録される。
【０００８】次に、算出された分岐先アドレスで指定さ
れる命令が４クロック目でフェッチされ、この命令が分
岐命令である場合には、６クロック目で分岐先アドレス
（１０００番地）が算出される。これにより、７クロッ
ク目で分岐命令を指定するアドレス（２０００番地）と
その分岐先アドレス（１０００番地）が登録される。
れる命令が４クロック目でフェッチされ、この命令が分
岐命令である場合には、６クロック目で分岐先アドレス
（１０００番地）が算出される。これにより、７クロッ
ク目で分岐命令を指定するアドレス（２０００番地）と
その分岐先アドレス（１０００番地）が登録される。
【０００９】そして、これと並行して７クロック目では
、算出された分岐先アドレス（１０００番地）の分岐予
測バッファでの検索が開始され、１０００番地のアドレ
スが登録されているので直ちに分岐先アドレス（２００
０番地）が得られるはずである。
、算出された分岐先アドレス（１０００番地）の分岐予
測バッファでの検索が開始され、１０００番地のアドレ
スが登録されているので直ちに分岐先アドレス（２００
０番地）が得られるはずである。
【００１０】しかしながら、従来の分岐予測バッファに
あっては、検索処理と登録処理を同時に並行して行なう
ことはできなかったため、図６（ｂ）に示すようなパイ
プライン処理の流れにあっては、７クロック目で登録処
理のみが実施され、検索処理は行なわれなかった。
あっては、検索処理と登録処理を同時に並行して行なう
ことはできなかったため、図６（ｂ）に示すようなパイ
プライン処理の流れにあっては、７クロック目で登録処
理のみが実施され、検索処理は行なわれなかった。
【００１１】このため、上述したような場合にあっては
、分岐先アドレスを即座に得ることができず、分岐予測
処理における高速性が損われることになる。
、分岐先アドレスを即座に得ることができず、分岐予測
処理における高速性が損われることになる。
【００１２】このことは、複数の命令を並行して実行し
、分岐先に分岐命令が存在する確率が高いスーパーケラ
ー等のプロセッサにあってはより一層顕著となって現わ
れることになる。
、分岐先に分岐命令が存在する確率が高いスーパーケラ
ー等のプロセッサにあってはより一層顕著となって現わ
れることになる。
【００１３】
【発明が解決しようとする課題】以上説明したように、
命令を記憶領域から逐時読出して順次実行する情報処理
システムにおける従来の分岐予測処理にあっては、登録
処理と検索処理を毎時実施することができなかった。こ
のため、分岐予測処理が有効に機能せず、処理能力なら
びに処理速度の低下を招いていた。
命令を記憶領域から逐時読出して順次実行する情報処理
システムにおける従来の分岐予測処理にあっては、登録
処理と検索処理を毎時実施することができなかった。こ
のため、分岐予測処理が有効に機能せず、処理能力なら
びに処理速度の低下を招いていた。
【００１４】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、分岐予測処理
における登録処理と検索処理とを同時に並行して行ない
得ることによって、分岐予測処理の有効性を大幅に高め
、情報処理システムにおける処理の高速化を達成し得る
分岐予測装置を提供することにある。
たものであり、その目的とするところは、分岐予測処理
における登録処理と検索処理とを同時に並行して行ない
得ることによって、分岐予測処理の有効性を大幅に高め
、情報処理システムにおける処理の高速化を達成し得る
分岐予測装置を提供することにある。
【００１５】［発明の構成］
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、記憶領域からフェッチして実行する命
令のアドレスを保持する保持手段と、前記保持手段に保
持されたアドレスで指定される命令の次に実行しようと
する命令を指定するアドレスを算出する算出手段と、前
記保持手段に保持されたアドレスで指定される分岐命令
における分岐先アドレスが前記算出手段により算出され
て前記保持手段に保持されるまでの期間、前記保持手段
に保持されたアドレスを遅延保持する遅延保持手段と、
分岐命令を指定するアドレスが登録されて、登録された
アドレスと前記保持手段に保持されたアドレスとを比較
検索する登録比較部及びこの登録比較部に登録されたア
ドレスで指定される分岐命令における分岐先アドレスを
登録する情報部とを備えて前記登録比較部における比較
検索において両アドレスが一致した場合には一致信号を
出力するとともに一致したアドレスで指定される分岐命
令における分岐先アドレスを前記情報部から出力し、比
較検索と並行して前記遅延保持手段によって遅延された
アドレスを前記登録比較部に登録し、前記保持手段に保
持されているアドレスを前記情報部に登録する分岐予測
手段と、前記分岐予測手段の登録比較部から一致信号が
出力された時に前記分岐予測手段の情報部から出力され
る分岐先アドレスが前記保持手段に与えられるように、
前記算出手段によって算出されたアドレスと前記情報部
から出力される分岐先アドレスを択一的に選択して前記
保持手段に与える選択手段とから構成される。
に、この発明は、記憶領域からフェッチして実行する命
令のアドレスを保持する保持手段と、前記保持手段に保
持されたアドレスで指定される命令の次に実行しようと
する命令を指定するアドレスを算出する算出手段と、前
記保持手段に保持されたアドレスで指定される分岐命令
における分岐先アドレスが前記算出手段により算出され
て前記保持手段に保持されるまでの期間、前記保持手段
に保持されたアドレスを遅延保持する遅延保持手段と、
分岐命令を指定するアドレスが登録されて、登録された
アドレスと前記保持手段に保持されたアドレスとを比較
検索する登録比較部及びこの登録比較部に登録されたア
ドレスで指定される分岐命令における分岐先アドレスを
登録する情報部とを備えて前記登録比較部における比較
検索において両アドレスが一致した場合には一致信号を
出力するとともに一致したアドレスで指定される分岐命
令における分岐先アドレスを前記情報部から出力し、比
較検索と並行して前記遅延保持手段によって遅延された
アドレスを前記登録比較部に登録し、前記保持手段に保
持されているアドレスを前記情報部に登録する分岐予測
手段と、前記分岐予測手段の登録比較部から一致信号が
出力された時に前記分岐予測手段の情報部から出力され
る分岐先アドレスが前記保持手段に与えられるように、
前記算出手段によって算出されたアドレスと前記情報部
から出力される分岐先アドレスを択一的に選択して前記
保持手段に与える選択手段とから構成される。
【００１７】
【作用】上記構成において、この発明は、実行しようと
する命令のアドレスが分岐命令を指定する登録されたア
ドレスであるか否かを検索する処理と、分岐命令を指定
するアドレスの登録及び登録されるアドレスで指定され
る分岐命令における分岐先アドレスの登録とを並行して
行なうようにしている。
する命令のアドレスが分岐命令を指定する登録されたア
ドレスであるか否かを検索する処理と、分岐命令を指定
するアドレスの登録及び登録されるアドレスで指定され
る分岐命令における分岐先アドレスの登録とを並行して
行なうようにしている。
【００１８】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１９】図１はこの発明の第１の実施例に係る分岐
予測装置の構成を示す図である。
予測装置の構成を示す図である。
【００２０】図１において、分岐予測装置は、主要な構
成要素として分岐予測バッファ（ＢＴＢ）１，アドレス
演算器４，フェッチアドレスカウンタ６，パイプライン
レジスタ群７を備えて構成されている。
成要素として分岐予測バッファ（ＢＴＢ）１，アドレス
演算器４，フェッチアドレスカウンタ６，パイプライン
レジスタ群７を備えて構成されている。
【００２１】分岐予測バッファ１は、図２に示すように
、登録比較部（ＣＡＭ部）２と情報部（ＲＡＭ部）３と
からなる連想メモリ（ＣＡＭ）で構成されている。登録
比較部２は、分岐命令を指定するアドレスを登録アドレ
ス（Ａｅ）として、アドレスレジスタ８から与えられる
登録エントリアドレスに登録する。また、登録比較部２
は、検索アドレス（Ａｓ）として与えられるアドレスが
登録されるているか否かを検索アドレスと登録アドレス
との比較により検索し、検索アドレスと一致する登録ア
ドレスが検索されると、一致（ヒット）信号を出力する
。
、登録比較部（ＣＡＭ部）２と情報部（ＲＡＭ部）３と
からなる連想メモリ（ＣＡＭ）で構成されている。登録
比較部２は、分岐命令を指定するアドレスを登録アドレ
ス（Ａｅ）として、アドレスレジスタ８から与えられる
登録エントリアドレスに登録する。また、登録比較部２
は、検索アドレス（Ａｓ）として与えられるアドレスが
登録されるているか否かを検索アドレスと登録アドレス
との比較により検索し、検索アドレスと一致する登録ア
ドレスが検索されると、一致（ヒット）信号を出力する
。
【００２２】情報部３は、登録比較部２に登録されたア
ドレスで指定される分岐命令の分岐先アドレスを登録分
岐先アドレス（Ａｅｊ）として入力し登録する。また、
情報部３は、登録比較部２における比較検索において一
致検索された場合に、検索されたアドレスに対応した分
岐命令の分岐先アドレス（Ａｓｊ）を出力する。
ドレスで指定される分岐命令の分岐先アドレスを登録分
岐先アドレス（Ａｅｊ）として入力し登録する。また、
情報部３は、登録比較部２における比較検索において一
致検索された場合に、検索されたアドレスに対応した分
岐命令の分岐先アドレス（Ａｓｊ）を出力する。
【００２３】このような分岐予測バッファ１において、
バッファを構成する連想メモリのビット線が検索用のビ
ット線と登録用のビット線との２組のビット線が設けら
れており、一方の登録用ビット線には登録アドレス（Ａ
ｅ）が与えられて登録比較部２に登録され、これと同時
に並行して他方の検索用ビット線に検索アドレス（Ａｅ
）が与えられて登録比較部２において検索処理が行なわ
れる。なお、登録比較部２の同じエントリにおいて登録
と検索が発生した場合には登録が優先される。
バッファを構成する連想メモリのビット線が検索用のビ
ット線と登録用のビット線との２組のビット線が設けら
れており、一方の登録用ビット線には登録アドレス（Ａ
ｅ）が与えられて登録比較部２に登録され、これと同時
に並行して他方の検索用ビット線に検索アドレス（Ａｅ
）が与えられて登録比較部２において検索処理が行なわ
れる。なお、登録比較部２の同じエントリにおいて登録
と検索が発生した場合には登録が優先される。
【００２４】このような分岐予測バッファ１を備えた分
岐予測装置において、アドレス演算器４によって算出さ
れてセレクタ５を介してフェッチアドレスカウンタ６に
保持されたアドレスは、アドレスバスに与えられて、実
行しようとする命令がフェッチされる。
岐予測装置において、アドレス演算器４によって算出さ
れてセレクタ５を介してフェッチアドレスカウンタ６に
保持されたアドレスは、アドレスバスに与えられて、実
行しようとする命令がフェッチされる。
【００２５】一方、フェッチアドレスカウンタ６に保持
されたアドレスは、検索アドレス（Ａｓ）として分岐予
測バッファ１の登録比較部２に与えられ比較検索が行な
われる。この比較検索において、一致検索された場合に
は、一致検索されたアドレスの分岐命令に対応した分岐
先アドレスが情報部３から出力されて、登録比較部２か
ら出力されるヒット信号にしたがってセレクタ５により
選択され、フェッチアドレスレジスタ６に与えられて保
持される。これにより、分岐命令のフェッチと同時にこ
の分岐命令の分岐先アドレスを直ちに得ることができる
ようになる。
されたアドレスは、検索アドレス（Ａｓ）として分岐予
測バッファ１の登録比較部２に与えられ比較検索が行な
われる。この比較検索において、一致検索された場合に
は、一致検索されたアドレスの分岐命令に対応した分岐
先アドレスが情報部３から出力されて、登録比較部２か
ら出力されるヒット信号にしたがってセレクタ５により
選択され、フェッチアドレスレジスタ６に与えられて保
持される。これにより、分岐命令のフェッチと同時にこ
の分岐命令の分岐先アドレスを直ちに得ることができる
ようになる。
【００２６】このような動作と並行して、フェッチアド
レスカウンタ６に保持されたアドレスは、パイプライン
処理におけるデコード（ｄｅ）ステージ，実行（ｅｘ）
ステージ，登録（ｍａ）ステージに対応した３つのレジ
スタからなるパイプラインレジスタ群７に与えられて３
クロック分遅延される。すなわち、フェッチアドレスカ
ウンタ６に保持されたアドレスによりフェッチされた分
岐命令の分岐先アドレスが、パイプライン処理における
実行ステージでアドレス演算器４により算出されてフェ
ッチアドレスカウンタ６に保持されるまでの期間、フェ
ッチアドレスカウンタ６に保持されたアドレスはパイプ
ラインレジスタ群７により遅延される。
レスカウンタ６に保持されたアドレスは、パイプライン
処理におけるデコード（ｄｅ）ステージ，実行（ｅｘ）
ステージ，登録（ｍａ）ステージに対応した３つのレジ
スタからなるパイプラインレジスタ群７に与えられて３
クロック分遅延される。すなわち、フェッチアドレスカ
ウンタ６に保持されたアドレスによりフェッチされた分
岐命令の分岐先アドレスが、パイプライン処理における
実行ステージでアドレス演算器４により算出されてフェ
ッチアドレスカウンタ６に保持されるまでの期間、フェ
ッチアドレスカウンタ６に保持されたアドレスはパイプ
ラインレジスタ群７により遅延される。
【００２７】パイプラインレジスタ群７によって遅延さ
れたアドレスは、登録アドレス（Ａｅ）として登録比較
部２に与えられる。登録比較部２に登録アドレスが与え
られる時には、この登録アドレスがフェッチアドレスレ
ジスタ６に保持されてから３クロックの期間が経過して
いるため、この登録アドレスで指定される分岐命令の分
岐先アドレスがフェッチアドレスレジスタ６に保持され
ており、この保持されたアドレスが登録アドレスに対応
した登録分岐先アドレスとしてフェッチアドレスレジス
タ６から情報部３に与えられる。
れたアドレスは、登録アドレス（Ａｅ）として登録比較
部２に与えられる。登録比較部２に登録アドレスが与え
られる時には、この登録アドレスがフェッチアドレスレ
ジスタ６に保持されてから３クロックの期間が経過して
いるため、この登録アドレスで指定される分岐命令の分
岐先アドレスがフェッチアドレスレジスタ６に保持され
ており、この保持されたアドレスが登録アドレスに対応
した登録分岐先アドレスとしてフェッチアドレスレジス
タ６から情報部３に与えられる。
【００２８】このような状態にあって、登録アドレスが
登録比較部２に、登録分岐先アドレスが情報部３にそれ
ぞれ与えられて、登録イネーブル信号（図示せず）がイ
ネール状態になった時にのみ登録アドレスと登録分岐先
アドレスがそれぞれ登録される。
登録比較部２に、登録分岐先アドレスが情報部３にそれ
ぞれ与えられて、登録イネーブル信号（図示せず）がイ
ネール状態になった時にのみ登録アドレスと登録分岐先
アドレスがそれぞれ登録される。
【００２９】このように、分岐予測処理において、登録
処理と検索処理を同時に並行して行なっているので、登
録処理時においても検索処理が可能となり、検索処理を
毎時実施することができるようになる。これにより、分
岐予測の機能を十分に発揮することができ、分岐命令に
おける無駄な時間が削減され、処理速度を向上させるこ
とができる。
処理と検索処理を同時に並行して行なっているので、登
録処理時においても検索処理が可能となり、検索処理を
毎時実施することができるようになる。これにより、分
岐予測の機能を十分に発揮することができ、分岐命令に
おける無駄な時間が削減され、処理速度を向上させるこ
とができる。
【００３０】図３はこの発明の第２の実施例に係る分岐
予測装置の構成を示す図である。
予測装置の構成を示す図である。
【００３１】なお、図３及び以下に示す図４、図５にお
いて、図１と同符号のものは同一物であり、その説明は
省略する。
いて、図１と同符号のものは同一物であり、その説明は
省略する。
【００３２】図３に示す実施例の特徴とするところは、
登録比較部２における登録エントリアドレスと一致検索
された登録アドレスとを比較器１０により比較し、両者
が一致した場合に、情報部３から出力され分岐先アドレ
スに代えてフェッチアドレスレジスタ６に保持されたア
ドレスを分岐先アドレスとしてセレクタ９により選択し
て、フェッチアドレスレジスタ６に与えるようにしたこ
とにある。このような実施例にあっても、上述した実施
例と同様の効果を得ることができる。
登録比較部２における登録エントリアドレスと一致検索
された登録アドレスとを比較器１０により比較し、両者
が一致した場合に、情報部３から出力され分岐先アドレ
スに代えてフェッチアドレスレジスタ６に保持されたア
ドレスを分岐先アドレスとしてセレクタ９により選択し
て、フェッチアドレスレジスタ６に与えるようにしたこ
とにある。このような実施例にあっても、上述した実施
例と同様の効果を得ることができる。
【００３３】図４はこの発明の第３の実施例に係る分岐
予測装置の構成を示す図である。
予測装置の構成を示す図である。
【００３４】図４に示す実施例の特徴とするところは、
複数の命令を同時にフェッチして実行する情報処理シス
テムに適用されるものであり、分岐予測バッファ（ＢＴ
Ｂ）１１を、図５に示すように、登録比較部１２及び情
報部１４と、分岐命令がフェッチされた複数の命令の何
番目に位置するかを示す情報を登録するＰＯＳデータ部
１４を備えて構成し、このＰＯＳデータ部１４に登録さ
れるパイプラインレジスタ群７の出力となる登録アドレ
スの下位ｍビットと、フェッチアドレスレジスタ６に保
持されたアドレスの下位ｍビットとの大小を比較器１５
によって比較し、ＰＯＳデータ部１４に登録された内容
＜フェッチアドレスレジスタ６に保持された内容の条件
が成立した時にのみ、ＡＮＤゲート１６の出力としてヒ
ット信号がセレクタ５に与えられるようにしたことにあ
る。
複数の命令を同時にフェッチして実行する情報処理シス
テムに適用されるものであり、分岐予測バッファ（ＢＴ
Ｂ）１１を、図５に示すように、登録比較部１２及び情
報部１４と、分岐命令がフェッチされた複数の命令の何
番目に位置するかを示す情報を登録するＰＯＳデータ部
１４を備えて構成し、このＰＯＳデータ部１４に登録さ
れるパイプラインレジスタ群７の出力となる登録アドレ
スの下位ｍビットと、フェッチアドレスレジスタ６に保
持されたアドレスの下位ｍビットとの大小を比較器１５
によって比較し、ＰＯＳデータ部１４に登録された内容
＜フェッチアドレスレジスタ６に保持された内容の条件
が成立した時にのみ、ＡＮＤゲート１６の出力としてヒ
ット信号がセレクタ５に与えられるようにしたことにあ
る。
【００３５】このような実施例にあっては、同時にフェ
ッチされた複数の命令から分岐命令を判別して分岐予測
処理を行なうことが可能となり、スーパーケラー等の命
令並列実行型のプロセッサに対して、顕著な効果を得る
ことができる。
ッチされた複数の命令から分岐命令を判別して分岐予測
処理を行なうことが可能となり、スーパーケラー等の命
令並列実行型のプロセッサに対して、顕著な効果を得る
ことができる。
【００３６】
【発明の効果】以上説明したように、この発明によれば
、分岐予測処理における検索処理と登録処理とを並行し
て行なうようにしたので、検索処理を毎時行なうことが
可能となり、分岐予測の有効性を高めることができる。 これにより、情報処理システムにおける処理能力の向上
ならびに処理速度の高速化を達成し得る分岐予測装置を
得ることができる。
、分岐予測処理における検索処理と登録処理とを並行し
て行なうようにしたので、検索処理を毎時行なうことが
可能となり、分岐予測の有効性を高めることができる。 これにより、情報処理システムにおける処理能力の向上
ならびに処理速度の高速化を達成し得る分岐予測装置を
得ることができる。
【図１】この発明の第１の実施例に係る分岐予測装置の
構成を示す図である。
構成を示す図である。
【図２】図１に示す装置の要部構成を示す図である。
【図３】この発明の第２の実施例に係る分岐予測装置の
構成を示す図である。
構成を示す図である。
【図４】この発明の第３の実施例に係る分岐予測装置の
構成を示す図である。
構成を示す図である。
【図５】図４に示す装置の要部構成を示す図である。
【図６】パイプラインの流れにおける分岐命令の処理の
様子を示す図である。
様子を示す図である。
１，１１ 分岐予測バッファ
２，１２ 登録比較部（ＣＡＭ部）
３，１３ 情報部（ＲＡＭ部）
４ アドレス演算器
５，９ セレクタ
６ フェッチアドレスカウンタ
７ パイプラインレジスタ群
１０，１５ 比較器
Claims (3)
- 【請求項１】 記憶領域からフェッチして実行する命
令のアドレスを保持する保持手段と、前記保持手段に保
持されたアドレスで指定される命令の次に実行しようと
する命令を指定するアドレスを算出する算出手段と、前
記保持手段に保持されたアドレスで指定される分岐命令
における分岐先アドレスが前記算出手段により算出され
て前記保持手段に保持されるまでの期間、前記保持手段
に保持されたアドレスを遅延保持する遅延保持手段と、
分岐命令を指定するアドレスが登録されて、登録された
アドレスと前記保持手段に保持されたアドレスとを比較
検索する登録比較部と、この登録比較部に登録されたア
ドレスで指定される分岐命令における分岐先アドレスを
登録する情報部とを備え、前記登録比較部における比較
検索において両アドレスが一致した場合には一致信号を
出力するとともに一致したアドレスで指定される分岐命
令における分岐先アドレスを前記情報部から出力し、比
較検索と並行して前記遅延保持手段によって遅延された
アドレスを前記登録比較部に登録し、前記保持手段に保
持されているアドレスを前記情報部に登録する分岐予測
手段と、前記分岐予測手段の登録比較部から一致信号が
出力された時に前記分岐予測手段の情報部から出力され
る分岐先アドレスが前記保持手段に与えられるように、
前記算出手段によって算出されたアドレスと前記情報部
から出力される分岐先アドレスを択一的に選択して前記
保持手段に与える選択手段とを有することを特徴とする
分岐予測装置。 - 【請求項２】 前記登録比較部に登録されるアドレス
の登録比較部における登録アドレスと登録比較部におい
て一致検出された登録アドレスとを比較する比較手段と
、前記比較手段において一致検出された時に前記保持手
段に保持されたアドレスを選択して前記情報部から出力
される分岐先アドレスに代えて前記選択手段に与えるア
ドレス選択手段とを有することを特徴とする請求項１記
載の分岐予測装置。 - 【請求項３】 前記登録比較部に登録されるアドレス
の一部ビットを登録する登録部と、前記登録部に登録さ
れたアドレスの一部と前記保持手段に保持されたアドレ
スの一部との大小を比較する比較手段と、前記比較手段
の比較結果と前記分岐予測手段の一致信号とに基づいて
前記選択手段の選択動作を制御する選択制御手段とを有
することを特徴とする請求項１又は２記載の分岐予測装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090515A JPH04321130A (ja) | 1991-04-22 | 1991-04-22 | 分岐予測装置 |
| US08/448,180 US5504870A (en) | 1991-04-22 | 1995-05-23 | Branch prediction device enabling simultaneous access to a content-addressed memory for retrieval and registration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090515A JPH04321130A (ja) | 1991-04-22 | 1991-04-22 | 分岐予測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04321130A true JPH04321130A (ja) | 1992-11-11 |
Family
ID=14000598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3090515A Pending JPH04321130A (ja) | 1991-04-22 | 1991-04-22 | 分岐予測装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5504870A (ja) |
| JP (1) | JPH04321130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7447884B2 (en) | 2002-03-06 | 2008-11-04 | Kabushiki Kaisha Toshiba | Multi-table branch prediction circuit for predicting a branch's target address based on the branch's delay slot instruction address |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928357A (en) * | 1994-09-15 | 1999-07-27 | Intel Corporation | Circuitry and method for performing branching without pipeline delay |
| US6289441B1 (en) * | 1998-01-09 | 2001-09-11 | Sun Microsystems, Inc. | Method and apparatus for performing multiple branch predictions per cycle |
| US6647490B2 (en) | 1999-10-14 | 2003-11-11 | Advanced Micro Devices, Inc. | Training line predictor for branch targets |
| US6944040B1 (en) | 2001-12-28 | 2005-09-13 | Netlogic Microsystems, Inc. | Programmable delay circuit within a content addressable memory |
| US6650575B1 (en) * | 2001-12-28 | 2003-11-18 | Netlogic Microsystems, Inc. | Programmable delay circuit within a content addressable memory |
| US9250909B2 (en) * | 2012-06-12 | 2016-02-02 | International Business Machines Corporation | Fast index tree for accelerated branch prediction |
| US9250912B2 (en) * | 2012-06-12 | 2016-02-02 | International Business Machines Corporation | Fast index tree for accelerated branch prediction |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474622A (en) * | 1987-09-16 | 1989-03-20 | Nec Corp | Branch history table controller |
| JPH02153428A (ja) * | 1988-12-05 | 1990-06-13 | Matsushita Electric Ind Co Ltd | キャッシュ装置と命令読出し装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3382350D1 (de) * | 1982-11-17 | 1991-08-29 | Nec Corp | Anordnung zum vorabholen von befehlen mit vorhersage einer verzweigungszieladresse. |
| WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
| JPS60168238A (ja) * | 1984-02-10 | 1985-08-31 | Hitachi Ltd | パイプラインデータ処理装置 |
| US4860197A (en) * | 1987-07-31 | 1989-08-22 | Prime Computer, Inc. | Branch cache system with instruction boundary determination independent of parcel boundary |
| US4894772A (en) * | 1987-07-31 | 1990-01-16 | Prime Computer, Inc. | Method and apparatus for qualifying branch cache entries |
| JPH081602B2 (ja) * | 1988-02-23 | 1996-01-10 | 三菱電機株式会社 | データ処理装置 |
| US5230068A (en) * | 1990-02-26 | 1993-07-20 | Nexgen Microsystems | Cache memory system for dynamically altering single cache memory line as either branch target entry or pre-fetch instruction queue based upon instruction sequence |
| US5226005A (en) * | 1990-11-19 | 1993-07-06 | Unisys Corporation | Dual ported content addressable memory cell and array |
-
1991
- 1991-04-22 JP JP3090515A patent/JPH04321130A/ja active Pending
-
1995
- 1995-05-23 US US08/448,180 patent/US5504870A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474622A (en) * | 1987-09-16 | 1989-03-20 | Nec Corp | Branch history table controller |
| JPH02153428A (ja) * | 1988-12-05 | 1990-06-13 | Matsushita Electric Ind Co Ltd | キャッシュ装置と命令読出し装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7447884B2 (en) | 2002-03-06 | 2008-11-04 | Kabushiki Kaisha Toshiba | Multi-table branch prediction circuit for predicting a branch's target address based on the branch's delay slot instruction address |
Also Published As
| Publication number | Publication date |
|---|---|
| US5504870A (en) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5961637A (en) | Split branch system utilizing separate set branch, condition and branch instructions and including dual instruction fetchers | |
| US7302527B2 (en) | Systems and methods for executing load instructions that avoid order violations | |
| US7836287B2 (en) | Reducing the fetch time of target instructions of a predicted taken branch instruction | |
| US6553488B2 (en) | Method and apparatus for branch prediction using first and second level branch prediction tables | |
| US5394530A (en) | Arrangement for predicting a branch target address in the second iteration of a short loop | |
| US5611063A (en) | Method for executing speculative load instructions in high-performance processors | |
| US4858104A (en) | Preceding instruction address based branch prediction in a pipelined processor | |
| JP2539974B2 (ja) | 情報処理装置におけるレジスタの読出制御方式 | |
| JPH02227730A (ja) | データ処理システム | |
| US5761474A (en) | Operand dependency tracking system and method for a processor that executes instructions out of order | |
| JPH04321130A (ja) | 分岐予測装置 | |
| JP3469469B2 (ja) | 情報処理装置 | |
| US6769049B1 (en) | Memory access in a computer system having parallel execution pipelines | |
| US5878242A (en) | Method and system for forwarding instructions in a processor with increased forwarding probability | |
| US20030172258A1 (en) | Control forwarding in a pipeline digital processor | |
| JP3082944B2 (ja) | パイプライン処理装置 | |
| JPH08286913A (ja) | パイプライン・プロセッサにおいて次に完了すべき命令のアドレスを生成する方法および装置 | |
| JP2904624B2 (ja) | 並列演算処理装置 | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JPH0228723A (ja) | ループ命令実行方式 | |
| JPH0991139A (ja) | 情報処理装置 | |
| JP3017866B2 (ja) | 割込み処理方式 | |
| JP3493110B2 (ja) | 高速分岐処理装置 | |
| US20040128482A1 (en) | Eliminating register reads and writes in a scheduled instruction cache | |
| JP4049490B2 (ja) | 情報処理装置 |