JPH0432220A - 半導体バッファ層構造 - Google Patents
半導体バッファ層構造Info
- Publication number
- JPH0432220A JPH0432220A JP13886690A JP13886690A JPH0432220A JP H0432220 A JPH0432220 A JP H0432220A JP 13886690 A JP13886690 A JP 13886690A JP 13886690 A JP13886690 A JP 13886690A JP H0432220 A JPH0432220 A JP H0432220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gao
- inp
- lattice
- dislocations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＩｎＰ ｏｎ ＧａＡｓ、ＧａＡｓ 。
ｎｓｆ等、格子不整合系においてエピタキシャル結晶成
長を行なうことにより得られた半導体バッファ層構造に
関するものである。
長を行なうことにより得られた半導体バッファ層構造に
関するものである。
ＩｎＰ ｏｎ ＧａＡｓ、ＧａＡｓ ｏｎ Ｓ ｉ等の
格子不整合系の材料は、０ＥＩＣ（光電子集積回路）等
への応用において、光デバイス、電子デバイスをそれぞ
れに適した材料で構成することができ、また安価なＧａ
Ａｓ基板やＳｉ基板を利用できる等の利点から近年盛ん
に研究が行われている。
格子不整合系の材料は、０ＥＩＣ（光電子集積回路）等
への応用において、光デバイス、電子デバイスをそれぞ
れに適した材料で構成することができ、また安価なＧａ
Ａｓ基板やＳｉ基板を利用できる等の利点から近年盛ん
に研究が行われている。
格子不整合系において解決しなければならない問題点は
結晶成長の際に格子不整合のために転位等の結晶欠陥が
発生し、いわゆるＭＩＳ ＦＩＴ Ｑ位が発生して特性
を劣化させたり、特に光デバイスにおいては信軌性を著
しく低下させることである。
結晶成長の際に格子不整合のために転位等の結晶欠陥が
発生し、いわゆるＭＩＳ ＦＩＴ Ｑ位が発生して特性
を劣化させたり、特に光デバイスにおいては信軌性を著
しく低下させることである。
この格子不整合による転位を低減する方法としては、こ
れまでにいくつかの方法が報告されている。
れまでにいくつかの方法が報告されている。
そのひとつとして歪超格子（Ｓｔｒａｉｎｅｄ １ａｙ
ｅｒ ５ｕｐｅｒｌａｔｔｉｃｅ：以下ＳＬＳと略す）
を成長層の中に挿入する方法がある。
ｅｒ ５ｕｐｅｒｌａｔｔｉｃｅ：以下ＳＬＳと略す）
を成長層の中に挿入する方法がある。
第３図にＳＬＳを用いた格子不整合系の例を示す。図に
おいて、２１はＧａＡｓ基板、２２は例えば３ｕｍ厚の
ＩｎＰ層、２３はＩ ｎ Ｐ ／ Ｉｎｏ、ａ：＋Ｇａ
ｏ、＋ｔＡＳ ＳＬＳ、２４は例えば２ａｍ厚のＩｎ
Ｐ層である。
おいて、２１はＧａＡｓ基板、２２は例えば３ｕｍ厚の
ＩｎＰ層、２３はＩ ｎ Ｐ ／ Ｉｎｏ、ａ：＋Ｇａ
ｏ、＋ｔＡＳ ＳＬＳ、２４は例えば２ａｍ厚のＩｎ
Ｐ層である。
第４図は第３図のＳＬＳの部分の拡大図であり、図中、
２３１はＩ ｎｏ、 ６３ Ｇａｏ、 ＰＴ Ａ ｓ層
、２３２はＩｎＰ層である。第５図は第３図の積層体構
造における格子定数の変化を模式的に示したものであり
、ＧａＡｓ基板の格子定数は５．６５３人、ＩｎＰＭの
格子定数は５．８６９人である。
２３１はＩ ｎｏ、 ６３ Ｇａｏ、 ＰＴ Ａ ｓ層
、２３２はＩｎＰ層である。第５図は第３図の積層体構
造における格子定数の変化を模式的に示したものであり
、ＧａＡｓ基板の格子定数は５．６５３人、ＩｎＰＭの
格子定数は５．８６９人である。
この従来例のＳＬＳにおいて、Ｉ ｎｏ、 ６３ Ｇａ
、）、 ｆｆ？Ａｓ層２３１の格子定数はＩｎＰ層の格
子定数と０．７％程度異なるので歪を生ずる。Ｉ ｎｏ
、 ６３ Ｇａｏ、 ５ｔＡｓ層の厚さは１００人程程
度あり、合計の厚さ（１層の厚さＸ層数）は転位が発生
する臨界厚さ（Ｃｒｉｔｉｃａｌ Ｌａｙｅｒ Ｔｈ１
ｃｋｎｅｓｓ）以下であるとする。
、）、 ｆｆ？Ａｓ層２３１の格子定数はＩｎＰ層の格
子定数と０．７％程度異なるので歪を生ずる。Ｉ ｎｏ
、 ６３ Ｇａｏ、 ５ｔＡｓ層の厚さは１００人程程
度あり、合計の厚さ（１層の厚さＸ層数）は転位が発生
する臨界厚さ（Ｃｒｉｔｉｃａｌ Ｌａｙｅｒ Ｔｈ１
ｃｋｎｅｓｓ）以下であるとする。
ＧａＡｓ基板２１とＩｎＰ層は格子定数が３．８％程度
と大きく異なるため、ＩｎＰ層２層中２中かなり高密度
の転位が存在する。これらの転位は結晶成長の際に、上
述したＳＬＳにおける歪による応力によって層界面に平
行な方向に曲げられる。
と大きく異なるため、ＩｎＰ層２層中２中かなり高密度
の転位が存在する。これらの転位は結晶成長の際に、上
述したＳＬＳにおける歪による応力によって層界面に平
行な方向に曲げられる。
その結果、ＳＬＳを貫通する転位の数は減少し、ＩｎＰ
層２４０転位密度はＩｎＰ層２２に比べて低減される。
層２４０転位密度はＩｎＰ層２２に比べて低減される。
しかるに、この第２図の構造では、ＧａＡｓ基板２１と
ＩｎＰｎＰ２Ｏ５子定数が３．８％程度と大きく異なる
ため、ＩｎＰ層２層中１中１０”ｃｍ〜３程度の高密度
の転位が生ずる。ＳＬＳの転位低減効果はＳＬＳを挿入
する位置における転位密度に依存し、転位密度が非常に
高い場合には低減効果は小さい。すなわち大部分の転位
はＳＬＳで曲げられずに貫通し、ＩｎＰ層２４に達する
。従って低転位の層を得ることが難しい。
ＩｎＰｎＰ２Ｏ５子定数が３．８％程度と大きく異なる
ため、ＩｎＰ層２層中１中１０”ｃｍ〜３程度の高密度
の転位が生ずる。ＳＬＳの転位低減効果はＳＬＳを挿入
する位置における転位密度に依存し、転位密度が非常に
高い場合には低減効果は小さい。すなわち大部分の転位
はＳＬＳで曲げられずに貫通し、ＩｎＰ層２４に達する
。従って低転位の層を得ることが難しい。
この発明は上記のような問題点を解消するためになされ
たもので、格子不整合系においてＭｉｓ ＦＩＴ電位を
低下させ、低転位の層が得られる半導体バッファ層構造
を得ることを目的とする。
たもので、格子不整合系においてＭｉｓ ＦＩＴ電位を
低下させ、低転位の層が得られる半導体バッファ層構造
を得ることを目的とする。
この発明に係る半導体バッファ層構造は、基板の格子定
数と最終層の格子定数の中間の格子定数を有する中間層
と歪超格子を一組以上挿入して、結晶成長するものであ
る。
数と最終層の格子定数の中間の格子定数を有する中間層
と歪超格子を一組以上挿入して、結晶成長するものであ
る。
この発明における中間層は、基板と比較的近い格子定数
を有するため、中間層中に生じる転位密度は最初から最
終層と同じ組成の層を成長した場合に比べて低い、その
結果、歪超格子による転位低減効果が大きくなり、最終
層の転位密度を低くすることが可能となる。
を有するため、中間層中に生じる転位密度は最初から最
終層と同じ組成の層を成長した場合に比べて低い、その
結果、歪超格子による転位低減効果が大きくなり、最終
層の転位密度を低くすることが可能となる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体バッファ層構造
の断面模式図であり、図において、１はＧａＡｓ基板、
２．４はＩ ｎｏ、 ＩＩ Ｇａｏ、 ＠２ Ａ Ｓ中
間層、３はＩｎｏ、 ｒｓ Ｇａｏ、ｓｚ Ａ Ｓ ／
Ｉ ｎｏ、２ｆｉ Ｇａｏ、ｒｚＡｓＳＬＳ、５．７
はＴ ｎｏ、 ｓｓ Ｃｒａｏ、 ｂｓ Ａ Ｓ中間層
、６はＩ ｎｏ、ｓｓ Ｇａｏ、ｂｓ Ａ ｓ ／ Ｉ
ｎｏ、４ｓ Ｇａｏ、５ｓＡｓ ＳＬＳ、８，１０
はＩｎＰ層、９はＩｎＰ層 Ｉ １１０．．３ Ｇａｏ
、ｓｔ Ａ ｓ Ｓ Ｌ Ｓである。 この第１図に
おいて、中間層２，４．５．７およびＩｎＰ層８．１０
の層厚は例えば１μｍである。
の断面模式図であり、図において、１はＧａＡｓ基板、
２．４はＩ ｎｏ、 ＩＩ Ｇａｏ、 ＠２ Ａ Ｓ中
間層、３はＩｎｏ、 ｒｓ Ｇａｏ、ｓｚ Ａ Ｓ ／
Ｉ ｎｏ、２ｆｉ Ｇａｏ、ｒｚＡｓＳＬＳ、５．７
はＴ ｎｏ、 ｓｓ Ｃｒａｏ、 ｂｓ Ａ Ｓ中間層
、６はＩ ｎｏ、ｓｓ Ｇａｏ、ｂｓ Ａ ｓ ／ Ｉ
ｎｏ、４ｓ Ｇａｏ、５ｓＡｓ ＳＬＳ、８，１０
はＩｎＰ層、９はＩｎＰ層 Ｉ １１０．．３ Ｇａｏ
、ｓｔ Ａ ｓ Ｓ Ｌ Ｓである。 この第１図に
おいて、中間層２，４．５．７およびＩｎＰ層８．１０
の層厚は例えば１μｍである。
第２図は第１図の層の格子定数の変化を模式的に示した
図であり、ＧａＡｓ基板とＩｎＰ層については従来と同
様であり、Ｉ ｎｏ、 ｒｓ Ｇａｏ、 ａｔ Ａ Ｓ
中間層の格子定数は５．７２２人、 １ ｎ６０．、
Ｇａ、、６％Ａｓ中間層の格子定数は５．７９０人で
ある。
図であり、ＧａＡｓ基板とＩｎＰ層については従来と同
様であり、Ｉ ｎｏ、 ｒｓ Ｇａｏ、 ａｔ Ａ Ｓ
中間層の格子定数は５．７２２人、 １ ｎ６０．、
Ｇａ、、６％Ａｓ中間層の格子定数は５．７９０人で
ある。
この成長において、ＧａＡｓ基板１に最初に成長するＩ
ｎｏ、 ＋ａ Ｇａｏ、 ｓｚ Ａ Ｓ中間層２と基
板との格子定数の差は１．２％程度であり、直接ＩｎＰ
層を成長する場合に比べて格子定数差が小さい。その結
果、Ｉ ｎｏ、 ｒｓ Ｇａｓ、 １２ Ａ Ｓ中間層
２中の転位密度は、直接ＩｎＰ層を成長する場合に比べ
て低くなる。ＳＬＳによる転位低減効果は転位密度が低
い方が大きいので、はとんどの転位はＩｎｏ、＋ａＧａ
ｏ、ｔｚ Ａｓ／ Ｉｎｏ、ｚｓ Ｇａｏ、、ｚ Ａｓ
５ＬＳ３によって曲げられ、Ｉ ｎｏ、 ＋ｅ Ｇ
ａｓ、 ｓｚ Ａ Ｓ中間層４に達しない。続いて成長
するＩ ｎＯ，ｆｆｓ ｃａｂ、 ｂｓＡｓ中間層５に
もＩ ｎｓ、 ｒｓ Ｇａｏ、 ｓｚ Ａ ｓ中間層４
との格子定数の差によって転位が発生するが、その密度
はＩ ｎｏ、 ＋ｔ＋ Ｇａｏ、 ８２ Ａ Ｓ中間層
２中の転位密度と同程度であり、はとんどの転位はｌ
ｎｏ＋ ３５Ｇａｏ、ｂｓ Ａｓ／ Ｉｎｏ、４ｓ Ｇ
ａｏ、５５Ａｓ ＳＬＳ ６によって曲げられ１ｎｏ
、ｓｓ Ｇａｏ、ｂｓ Ａ ｓ中間層７に達しない。さ
らに、続いて成長するＩｎＰ層８中にもＩ ｎｏ、 ３
％ １Ｃａｏ、 ＡＩｌ Ａ ｓ中間層７との格子定敞
の差によって転位が発生するが、格子定数差が小さいの
でその密度はあまり高くない、ＩｎＰ層８中の転位はＩ
ｎ Ｐ／ Ｉｎｏ、ｂｓ Ｇａｏ、ｓｒ Ａ Ｓ
５ＬＳ９によって低減され、最終的なＩｎＰ層１０の転
位密度は従来のＧａＡｓ基板上に直接ｉｎＰ層を成長し
てＳＬＳを挿入した場合に比べて、低くすることができ
る。
ｎｏ、 ＋ａ Ｇａｏ、 ｓｚ Ａ Ｓ中間層２と基
板との格子定数の差は１．２％程度であり、直接ＩｎＰ
層を成長する場合に比べて格子定数差が小さい。その結
果、Ｉ ｎｏ、 ｒｓ Ｇａｓ、 １２ Ａ Ｓ中間層
２中の転位密度は、直接ＩｎＰ層を成長する場合に比べ
て低くなる。ＳＬＳによる転位低減効果は転位密度が低
い方が大きいので、はとんどの転位はＩｎｏ、＋ａＧａ
ｏ、ｔｚ Ａｓ／ Ｉｎｏ、ｚｓ Ｇａｏ、、ｚ Ａｓ
５ＬＳ３によって曲げられ、Ｉ ｎｏ、 ＋ｅ Ｇ
ａｓ、 ｓｚ Ａ Ｓ中間層４に達しない。続いて成長
するＩ ｎＯ，ｆｆｓ ｃａｂ、 ｂｓＡｓ中間層５に
もＩ ｎｓ、 ｒｓ Ｇａｏ、 ｓｚ Ａ ｓ中間層４
との格子定数の差によって転位が発生するが、その密度
はＩ ｎｏ、 ＋ｔ＋ Ｇａｏ、 ８２ Ａ Ｓ中間層
２中の転位密度と同程度であり、はとんどの転位はｌ
ｎｏ＋ ３５Ｇａｏ、ｂｓ Ａｓ／ Ｉｎｏ、４ｓ Ｇ
ａｏ、５５Ａｓ ＳＬＳ ６によって曲げられ１ｎｏ
、ｓｓ Ｇａｏ、ｂｓ Ａ ｓ中間層７に達しない。さ
らに、続いて成長するＩｎＰ層８中にもＩ ｎｏ、 ３
％ １Ｃａｏ、 ＡＩｌ Ａ ｓ中間層７との格子定敞
の差によって転位が発生するが、格子定数差が小さいの
でその密度はあまり高くない、ＩｎＰ層８中の転位はＩ
ｎ Ｐ／ Ｉｎｏ、ｂｓ Ｇａｏ、ｓｒ Ａ Ｓ
５ＬＳ９によって低減され、最終的なＩｎＰ層１０の転
位密度は従来のＧａＡｓ基板上に直接ｉｎＰ層を成長し
てＳＬＳを挿入した場合に比べて、低くすることができ
る。
なお、上記実施例ではＩｎＰｏｎＧａＡｓ系の材料につ
いて述べたが、他の材料系、例えばＧａＡｓｏｎＩｎＰ
系、ＧａＡｓｏｒｉＳｉ系、ＩｎＰｏｎＳｉ系等の他の
材料系に適用しても同様の効果が得られる。
いて述べたが、他の材料系、例えばＧａＡｓｏｎＩｎＰ
系、ＧａＡｓｏｒｉＳｉ系、ＩｎＰｏｎＳｉ系等の他の
材料系に適用しても同様の効果が得られる。
また、上記実施例では中間層として一定の組成の層を用
いたが、徐々に組成の変化する層であってもよい。例え
ば上記実施例のＩ ｎｏ、 ＋ｓ Ｇａｏ、 ＊□Ａｓ
中間層２の代わりにＧａＡｓからＩｎｏ、ＩＩ Ｇａ０
，８□Ａｓまで徐々に組成を変えた層を用いてもよい。
いたが、徐々に組成の変化する層であってもよい。例え
ば上記実施例のＩ ｎｏ、 ＋ｓ Ｇａｏ、 ＊□Ａｓ
中間層２の代わりにＧａＡｓからＩｎｏ、ＩＩ Ｇａ０
，８□Ａｓまで徐々に組成を変えた層を用いてもよい。
以上のように、本発明に係る半導体積層体によれば、基
板と最終層の中間の組成の層と歪超格子を介して最終層
を成長したので、格子定数の差によって生ずるミスフィ
ツト転位の密度が小さく、さらに歪超格子による転位低
減が有効になされて最終層を低転位密度にできる効果が
ある。
板と最終層の中間の組成の層と歪超格子を介して最終層
を成長したので、格子定数の差によって生ずるミスフィ
ツト転位の密度が小さく、さらに歪超格子による転位低
減が有効になされて最終層を低転位密度にできる効果が
ある。
第１図はこの発明の一実施例によるＩｎＰｏｎＧａＡｓ
の成長層の断面模式図、第２図は第１図の層の格子定数
の変化を模式的に示した図、第３図は従来の格子不整合
系の一例であるＩｎＰｏｎＧａＡｓの成長層の断面模式
図、第４図は第３図のＳＬＳの部分の拡大図、第５図は
第３図の構造における格子定数の変化を模式的に示した
図である。 図において、１はＧａＡｓ基板、２，４はＩ ｎＱ、
１５Ｇａｏ、１１２ Ａ Ｓ中間層、３はＩｎｏ、＋＠
Ｇａｏ、ｓｚ Ａｓ／ Ｉ ｎｏ、 ｚｓ Ｇａｐ、
７２ Ａ Ｓ歪超格子、５，７はＩ ｎＱ、 ３５Ｇａ
ｏ、ｈｓ Ａ ｓ中間層、６はＩ ｎｏ、 ３５ Ｇａ
ｏ、 ｈＳＡ Ｓ／ Ｉ ｎｏ、 ４５ Ｇａｏ、 ｓ
ｓ Ａ Ｓ歪超格子、８．１０はＩｎＰ層、９はＩ ｎ
Ｐ ／ Ｉ ｎｏ、 ６ｊｌ Ｇａｏ、 ｓｔ Ａ
Ｓ歪超格子である。 なお図中同一符号は同−又は相当部分を示す。
の成長層の断面模式図、第２図は第１図の層の格子定数
の変化を模式的に示した図、第３図は従来の格子不整合
系の一例であるＩｎＰｏｎＧａＡｓの成長層の断面模式
図、第４図は第３図のＳＬＳの部分の拡大図、第５図は
第３図の構造における格子定数の変化を模式的に示した
図である。 図において、１はＧａＡｓ基板、２，４はＩ ｎＱ、
１５Ｇａｏ、１１２ Ａ Ｓ中間層、３はＩｎｏ、＋＠
Ｇａｏ、ｓｚ Ａｓ／ Ｉ ｎｏ、 ｚｓ Ｇａｐ、
７２ Ａ Ｓ歪超格子、５，７はＩ ｎＱ、 ３５Ｇａ
ｏ、ｈｓ Ａ ｓ中間層、６はＩ ｎｏ、 ３５ Ｇａ
ｏ、 ｈＳＡ Ｓ／ Ｉ ｎｏ、 ４５ Ｇａｏ、 ｓ
ｓ Ａ Ｓ歪超格子、８．１０はＩｎＰ層、９はＩ ｎ
Ｐ ／ Ｉ ｎｏ、 ６ｊｌ Ｇａｏ、 ｓｔ Ａ
Ｓ歪超格子である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体基板と最終層の格子定数が異なる格子不整
合系において、 半導体基板と最終層の中間の格子定数を有する層と歪超
格子を一組以上介して最終層を成長してなることを特徴
とする半導体バッファ層構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13886690A JPH0432220A (ja) | 1990-05-28 | 1990-05-28 | 半導体バッファ層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13886690A JPH0432220A (ja) | 1990-05-28 | 1990-05-28 | 半導体バッファ層構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0432220A true JPH0432220A (ja) | 1992-02-04 |
Family
ID=15231958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13886690A Pending JPH0432220A (ja) | 1990-05-28 | 1990-05-28 | 半導体バッファ層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432220A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306924A (en) * | 1992-03-12 | 1994-04-26 | Kokusai Denshin Denwa Kabushiki Kaisha | Semiconductor device with strained-layer superlattice |
| US5473173A (en) * | 1993-05-21 | 1995-12-05 | Sharp Kabushiki Kaisha | Quantum well structure having differentially strained quantum well layers |
| KR100400486B1 (ko) * | 1999-10-07 | 2003-10-01 | 토니 옌친 린 | 큰 크기의 갈륨 비화물 웨이퍼 상에 저비용 재작물용 물질구조를 갖는 새로운 변형 헤테로 접합 바이폴러트랜지스터 |
-
1990
- 1990-05-28 JP JP13886690A patent/JPH0432220A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306924A (en) * | 1992-03-12 | 1994-04-26 | Kokusai Denshin Denwa Kabushiki Kaisha | Semiconductor device with strained-layer superlattice |
| US5473173A (en) * | 1993-05-21 | 1995-12-05 | Sharp Kabushiki Kaisha | Quantum well structure having differentially strained quantum well layers |
| KR100400486B1 (ko) * | 1999-10-07 | 2003-10-01 | 토니 옌친 린 | 큰 크기의 갈륨 비화물 웨이퍼 상에 저비용 재작물용 물질구조를 갖는 새로운 변형 헤테로 접합 바이폴러트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| US6495868B2 (en) | Relaxed InxGa1−xAs buffers | |
| US4806996A (en) | Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JP2649936B2 (ja) | 歪超格子バッファ | |
| US4517047A (en) | MBE growth technique for matching superlattices grown on GaAs substrates | |
| JPH0432220A (ja) | 半導体バッファ層構造 | |
| US6987310B2 (en) | Multi-layered structure including an epitaxial layer having a low dislocation defect density, semiconductor device comprising the same, and method of fabricating the semiconductor device | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JPS63184320A (ja) | 半導体装置 | |
| JP3923108B2 (ja) | 半導体積層構造体 | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| JPH02303118A (ja) | 半導体結晶成長方法 | |
| JPH01227424A (ja) | 化合物半導体基板 | |
| Zhang et al. | Elasticity studies of the critical thickness of an epilayer deposited on a compliant substrate | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JPH01281719A (ja) | 転位低減層 | |
| JPH02254731A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS63248121A (ja) | エピタキシヤル結晶成長方法 | |
| JPH0296325A (ja) | 半導体装置の製造方法 | |
| JPS61280609A (ja) | ヘテロ接合構造 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 | |
| JPS63140520A (ja) | 異種基板上へのＧａＡｓのヘテロエピタキシ−法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 |