JPH04322355A - 情報交換装置 - Google Patents
情報交換装置Info
- Publication number
- JPH04322355A JPH04322355A JP9211391A JP9211391A JPH04322355A JP H04322355 A JPH04322355 A JP H04322355A JP 9211391 A JP9211391 A JP 9211391A JP 9211391 A JP9211391 A JP 9211391A JP H04322355 A JPH04322355 A JP H04322355A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- message
- information
- buffers
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、計算機システム内の
システムバスに接続された２つのデバイス間で情報（以
下メッセ−ジと称する）の交換を行う情報交換装置に関
するものである。
システムバスに接続された２つのデバイス間で情報（以
下メッセ−ジと称する）の交換を行う情報交換装置に関
するものである。
【０００２】
【従来の技術】計算機システム内のシステムバスに接続
された２デバイス間のメッセ−ジ交換を行う装置として
、２デバイスが共にリ−ド／ライト可能な共用メモリエ
リアにバッファプ−ル（複数のバッファの集まり）を用
意し、メッセ−ジの送信側デバイスがバッファプ−ル内
の１つのバッファを獲得してメッセ−ジを格納して、受
信側デバイスへそのバッファのアドレスを伝へバッファ
のアクセス権を引き渡すことでメッセ−ジ交換を行うも
のがある。
された２デバイス間のメッセ−ジ交換を行う装置として
、２デバイスが共にリ−ド／ライト可能な共用メモリエ
リアにバッファプ−ル（複数のバッファの集まり）を用
意し、メッセ−ジの送信側デバイスがバッファプ−ル内
の１つのバッファを獲得してメッセ−ジを格納して、受
信側デバイスへそのバッファのアドレスを伝へバッファ
のアクセス権を引き渡すことでメッセ−ジ交換を行うも
のがある。
【０００３】このような従来の装置ではバッファプ−ル
は共用であるためバッファの獲得・返却を行う場合に、
２デバイス間で使用・未使用バッファについての矛盾の
ない一致した認識を保つ必要がある。そこでバッファプ
−ルの管理情報を共用メモリエリアに配置し、各デバイ
スは共用メモリエリア上の管理情報を参照・操作するこ
とで一致した認識を保つようにしていた。
は共用であるためバッファの獲得・返却を行う場合に、
２デバイス間で使用・未使用バッファについての矛盾の
ない一致した認識を保つ必要がある。そこでバッファプ
−ルの管理情報を共用メモリエリアに配置し、各デバイ
スは共用メモリエリア上の管理情報を参照・操作するこ
とで一致した認識を保つようにしていた。
【０００４】
【発明が解決しようとする課題】従来例のようにバッフ
ァプ−ルの管理情報を共用メモリエリアに配置する構成
では、共用メモリエリアをシステムバス経由でアクセス
（リ−ド／ライト）する必要がある。しかしながらシス
テムバス経由でのアクセスは速度が遅いため、バッファ
の獲得・返却の際に共用メモリエリアのバッファ管理情
報を参照・操作することは処理時間の遅延を招くという
問題があった。また同一の管理情報をアクセスするため
一方のデバイスがアクセス時は他方のデバイスのアクセ
スを禁止する排他制御を行う必要があり、これも処理時
間の遅延を招く原因であった。
ァプ−ルの管理情報を共用メモリエリアに配置する構成
では、共用メモリエリアをシステムバス経由でアクセス
（リ−ド／ライト）する必要がある。しかしながらシス
テムバス経由でのアクセスは速度が遅いため、バッファ
の獲得・返却の際に共用メモリエリアのバッファ管理情
報を参照・操作することは処理時間の遅延を招くという
問題があった。また同一の管理情報をアクセスするため
一方のデバイスがアクセス時は他方のデバイスのアクセ
スを禁止する排他制御を行う必要があり、これも処理時
間の遅延を招く原因であった。
【０００５】この発明は、以上のような従来例の問題点
を解消するためになされたもので、２デバイス間のメッ
セ−ジ交換においてバッファプ−ルのバッファを共用は
するが、バッファ管理情報を共用メモリエリアには配置
しなくても必要な数のバッファをバッファプ−ルから各
デバイス別に確保出来るようにしたことで、バッファ管
理情報をシステムバス経由で参照・操作すること及びそ
の時の２デバイス間での排他制御を不要とし、前記処理
時間の遅延を改善できる情報交換装置の提供を目的とし
ている。
を解消するためになされたもので、２デバイス間のメッ
セ−ジ交換においてバッファプ−ルのバッファを共用は
するが、バッファ管理情報を共用メモリエリアには配置
しなくても必要な数のバッファをバッファプ−ルから各
デバイス別に確保出来るようにしたことで、バッファ管
理情報をシステムバス経由で参照・操作すること及びそ
の時の２デバイス間での排他制御を不要とし、前記処理
時間の遅延を改善できる情報交換装置の提供を目的とし
ている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、計算機システム内でシステムバスに接
続されそれぞれがＣＰＵを有する２つのデバイス間で情
報交換を行う場合に、情報を格納する複数のバッファを
各デバイスの共用メモリエリアにバッファプ−ルとして
用意し、送信側デバイスが情報を前記バッファに格納し
て受信側デバイスへ該バッファを引き渡すことで、相互
のデバイス間での情報の交換を行う情報交換装置におい
て、受信側デバイスが該バッファを次の情報送信の機会
に用いる自己所有のバッファとするために該バッファの
アドレスを記憶する記憶手段と、それぞれのデバイスの
所有するバッファが一定量以上偏った場合にはバッファ
所有数の過多側デバイスから過少側デバイスへ所定数の
バッファの所有権を引き渡すバッファ管理手段とを、そ
れぞれのデバイス側で独立に有するように構成する。
に、この発明は、計算機システム内でシステムバスに接
続されそれぞれがＣＰＵを有する２つのデバイス間で情
報交換を行う場合に、情報を格納する複数のバッファを
各デバイスの共用メモリエリアにバッファプ−ルとして
用意し、送信側デバイスが情報を前記バッファに格納し
て受信側デバイスへ該バッファを引き渡すことで、相互
のデバイス間での情報の交換を行う情報交換装置におい
て、受信側デバイスが該バッファを次の情報送信の機会
に用いる自己所有のバッファとするために該バッファの
アドレスを記憶する記憶手段と、それぞれのデバイスの
所有するバッファが一定量以上偏った場合にはバッファ
所有数の過多側デバイスから過少側デバイスへ所定数の
バッファの所有権を引き渡すバッファ管理手段とを、そ
れぞれのデバイス側で独立に有するように構成する。
【０００７】
【作用】以上のような構成としたこの発明に係る情報交
換装置は、バッファの管理情報を各デバイスが独立に有
することでバッファの獲得・返却時にアクセス速度の遅
いシステムバスを介することなくバッファ管理情報の参
照・操作ができ、かつ２デバイス間での排他制御が不要
となる。
換装置は、バッファの管理情報を各デバイスが独立に有
することでバッファの獲得・返却時にアクセス速度の遅
いシステムバスを介することなくバッファ管理情報の参
照・操作ができ、かつ２デバイス間での排他制御が不要
となる。
【０００８】
【実施例】以下にこの発明の一実施例を図面に基づいて
説明する。 （構成）図１はこの発明が適用される計算機システムに
おける実施例の全体システム構成図を示す。
説明する。 （構成）図１はこの発明が適用される計算機システムに
おける実施例の全体システム構成図を示す。
【０００９】図２は実施例におけるメッセ−ジ交換のバ
ッファプ−ル及びバッファ管理情報の全体構成を示す。 図３は実施例におけるバッファ管理情報の構成を示す。
ッファプ−ル及びバッファ管理情報の全体構成を示す。 図３は実施例におけるバッファ管理情報の構成を示す。
【００１０】図４は実施例におけるメッセ−ジ交換用の
バッファ内の情報構成を示す。図５は実施例における動
作の概要フロ−チャ−トである。図６は実施例における
メッセ−ジ送信時の処理フロ−チャ−トである。
バッファ内の情報構成を示す。図５は実施例における動
作の概要フロ−チャ−トである。図６は実施例における
メッセ−ジ送信時の処理フロ−チャ−トである。
【００１１】図７は実施例におけるメッセ−ジ受信時の
処理フロ−チャ−トである。図８は実施例におけるバッ
ファの偏り解消処理フロ−チャ−トである。図中、同一
符号は同一または相等部分を表す。
処理フロ−チャ−トである。図８は実施例におけるバッ
ファの偏り解消処理フロ−チャ−トである。図中、同一
符号は同一または相等部分を表す。
【００１２】図１において、１，２はそれぞれデバイス
であって相互間で情報交換を行うものであり、３，４は
それぞれのデバイスの内部メモリであって制御プログラ
ムおびデ−タが格納されており、５，６はそれぞれのデ
バイスのＣＰＵであって制御プログラムの実行を行う。 １０は共用メモリエリアであり、１１はバッファプ−ル
であり、２０はシステムバスである。Ａはバッファ管理
手段であってバッファ管理用の制御プログラムおよびカ
ウンタ等で構成され、Ｂは記憶手段であってバッファ記
憶用の制御プログラムおよび所有するバッファへのポイ
ンタ等で構成されており、内部メモリ３，４の内部に独
立して設けられている。
であって相互間で情報交換を行うものであり、３，４は
それぞれのデバイスの内部メモリであって制御プログラ
ムおびデ−タが格納されており、５，６はそれぞれのデ
バイスのＣＰＵであって制御プログラムの実行を行う。 １０は共用メモリエリアであり、１１はバッファプ−ル
であり、２０はシステムバスである。Ａはバッファ管理
手段であってバッファ管理用の制御プログラムおよびカ
ウンタ等で構成され、Ｂは記憶手段であってバッファ記
憶用の制御プログラムおよび所有するバッファへのポイ
ンタ等で構成されており、内部メモリ３，４の内部に独
立して設けられている。
【００１３】互いにメッセ−ジ交換を行うデバイス１と
デバイス２、及びバッファプ−ル１１を配置する共用メ
モリエリア１０は、図１のようにシステムバス２０に接
続されている。デバイス１及びデバイス２はシステムバ
ス２０を介して共用メモリエリア１０にアクセス（リ−
ド／ライト）することができる。
デバイス２、及びバッファプ−ル１１を配置する共用メ
モリエリア１０は、図１のようにシステムバス２０に接
続されている。デバイス１及びデバイス２はシステムバ
ス２０を介して共用メモリエリア１０にアクセス（リ−
ド／ライト）することができる。
【００１４】実施例の機構は、図２のように共用メモリ
エリア１０内に形成されたバッファプ−ル１１（図２で
はバッファ１１１〜バッファ１１８で示されている）、
そのバッファプ−ル１１を運用するための各デバイス内
のバッファ管理手段Ａおよび記憶手段Ｂ、メッセ−ジの
送信と受信を行う通信路となる２本のメッセ−ジキュ−
１２と２１、及びそれら２本のメッセ−ジキュ−へのポ
インタによって構成されている。
エリア１０内に形成されたバッファプ−ル１１（図２で
はバッファ１１１〜バッファ１１８で示されている）、
そのバッファプ−ル１１を運用するための各デバイス内
のバッファ管理手段Ａおよび記憶手段Ｂ、メッセ−ジの
送信と受信を行う通信路となる２本のメッセ−ジキュ−
１２と２１、及びそれら２本のメッセ−ジキュ−へのポ
インタによって構成されている。
【００１５】（動作）以下に図２〜図８に基づいて動作
を説明する。デバイス間で情報を送出する場合の処理手
順の一例は図５に示すように実行される。すなわち、デ
バイス１または２を起動したときに、図５の処理が実行
開始され、先ずステップＳ１でバッファ管理の初期化処
理を実行し、次いでステップＳ２に移行して送信か否か
を判定し、送信である場合には、ステップＳ３に移行し
て図６に示す送信処理を実行してからステップＳ２に戻
り、送信ではないときには、ステップＳ４に移行する。
を説明する。デバイス間で情報を送出する場合の処理手
順の一例は図５に示すように実行される。すなわち、デ
バイス１または２を起動したときに、図５の処理が実行
開始され、先ずステップＳ１でバッファ管理の初期化処
理を実行し、次いでステップＳ２に移行して送信か否か
を判定し、送信である場合には、ステップＳ３に移行し
て図６に示す送信処理を実行してからステップＳ２に戻
り、送信ではないときには、ステップＳ４に移行する。
【００１６】このステップＳ４では、受信か否かを判定
し、受信ではないときには、そのまま前記ステップＳ２
へ戻る。受信である場合にはステップＳ５に移行して図
７に示す受信処理を実行してからステップＳ６に移行す
る。
し、受信ではないときには、そのまま前記ステップＳ２
へ戻る。受信である場合にはステップＳ５に移行して図
７に示す受信処理を実行してからステップＳ６に移行す
る。
【００１７】このステップＳ６では、バッファ管理手段
Ａにおける所有バッファ数カウンタ２ｃのカウント値Ｎ
が予め設定した最大バッファ数ＮＢ を越えたか否かを
判定し、Ｎ＞ＮＢ であるときには、デバイス１及び２
間で所有バッファ数に偏りがあるものと判断してステッ
プＳ７に移行して図８に示す偏り解消処理を実行し、Ｎ
≦ＮＢ であるときには、そのまま前記ステップＳ２に
戻る。
Ａにおける所有バッファ数カウンタ２ｃのカウント値Ｎ
が予め設定した最大バッファ数ＮＢ を越えたか否かを
判定し、Ｎ＞ＮＢ であるときには、デバイス１及び２
間で所有バッファ数に偏りがあるものと判断してステッ
プＳ７に移行して図８に示す偏り解消処理を実行し、Ｎ
≦ＮＢ であるときには、そのまま前記ステップＳ２に
戻る。
【００１８】以下に、図５の各処理ステップについて詳
細を説明する。 （１）バッファ管理の初期化 共用メモリエリア１０を適当なサイズの複数バッファに
分割し複数個数のバッファを生成しバッファプ−ル１１
とする。バッファは予め決めてある指定個数にデバイス
１とデバイス２の所有するバッファとして配分して、デ
バイス１とデバイス２内のそれぞれの記憶手段Ｂに登録
（バッファアドレスを記憶）し、所有するバッファ数も
バッファ管理手段Ａに設定する。
細を説明する。 （１）バッファ管理の初期化 共用メモリエリア１０を適当なサイズの複数バッファに
分割し複数個数のバッファを生成しバッファプ−ル１１
とする。バッファは予め決めてある指定個数にデバイス
１とデバイス２の所有するバッファとして配分して、デ
バイス１とデバイス２内のそれぞれの記憶手段Ｂに登録
（バッファアドレスを記憶）し、所有するバッファ数も
バッファ管理手段Ａに設定する。
【００１９】なお、この実施例では次に使用するバッフ
ァ１１１と１１２は予めメッセ−ジキュ−１２と２１に
１つずつ繋げておく。 （２）メッセ−ジ送信時の処理（図６参照）デバイス１
からデバイス２へメッセ−ジを送信する場合は、ステッ
プ１０１でデバイス１が自デバイス内にある記憶手段Ｂ
からバッファ１１３のアドレスを獲得する。
ァ１１１と１１２は予めメッセ−ジキュ−１２と２１に
１つずつ繋げておく。 （２）メッセ−ジ送信時の処理（図６参照）デバイス１
からデバイス２へメッセ−ジを送信する場合は、ステッ
プ１０１でデバイス１が自デバイス内にある記憶手段Ｂ
からバッファ１１３のアドレスを獲得する。
【００２０】この時、ステップ１０２でデバイス１にお
ける記憶手段Ｂの該当する「所有するバッファへのポイ
ンタ」に０を設定してバッファ１１３を登録削除し、ス
テップ１０３でバッファ管理手段Ａの所有バッファ数カ
ウンタ１ｃの内容から１を減ずる。
ける記憶手段Ｂの該当する「所有するバッファへのポイ
ンタ」に０を設定してバッファ１１３を登録削除し、ス
テップ１０３でバッファ管理手段Ａの所有バッファ数カ
ウンタ１ｃの内容から１を減ずる。
【００２１】デバイス１は、メッセ−ジキュ−１２にあ
るバッファ１１１に、図４に示すバッファ内の情報構成
に従って、ステップ１０４で後続のバッファへのポイン
タ部にはバッファ１１３のアドレスを、ステップ１０５
でメッセ−ジ部には送信するメッセ−ジを格納する。ま
た、ステップ１０６で送信メッセ−ジキュ−ポインタ１
ｄには、最後尾バッファとなったバッファ１１３のアド
レスを格納する。
るバッファ１１１に、図４に示すバッファ内の情報構成
に従って、ステップ１０４で後続のバッファへのポイン
タ部にはバッファ１１３のアドレスを、ステップ１０５
でメッセ−ジ部には送信するメッセ−ジを格納する。ま
た、ステップ１０６で送信メッセ−ジキュ−ポインタ１
ｄには、最後尾バッファとなったバッファ１１３のアド
レスを格納する。
【００２２】これにより、バッファ１１１はメッセ−ジ
として送信メッセ−ジキュ−１２に送信されたことにな
り、バッファ１１３は次のメッセ−ジ格納用に獲得され
、所有するバッファから削除されたことになる。
として送信メッセ−ジキュ−１２に送信されたことにな
り、バッファ１１３は次のメッセ−ジ格納用に獲得され
、所有するバッファから削除されたことになる。
【００２３】デバイス２からデバイス１へメッセ−ジを
送信する場合は、上記デバイス１とデバイス２の実行を
メッセ−ジキュ−２１に対して逆に行うことになる。 （３）メッセ−ジ受信時の処理（図７参照）前記（２）
でデバイス１によってメッセ−ジを格納され送信された
バッファ１１１をデバイス２で受信する場合は次のよう
に行われる。
送信する場合は、上記デバイス１とデバイス２の実行を
メッセ−ジキュ−２１に対して逆に行うことになる。 （３）メッセ−ジ受信時の処理（図７参照）前記（２）
でデバイス１によってメッセ−ジを格納され送信された
バッファ１１１をデバイス２で受信する場合は次のよう
に行われる。
【００２４】デバイス２側では、メッセ−ジが送信され
たことを検知すると、ステップ２０１で受信メッセ−ジ
キュ−ポインタ２ｅの指すバッファ１１１からメッセ−
ジを読み取る（検知手段はこの発明の範囲外なので説明
は省略する）。次にステップ２０２でメッセ−ジを読み
だした後のバッファ１１１のアドレスは記憶手段Ｂに自
己所有バッファとして登録し、ステップ２０３でバッフ
ァ管理手段Ａの所有バッファ数カウンタ２ｃの内容に１
を加える。
たことを検知すると、ステップ２０１で受信メッセ−ジ
キュ−ポインタ２ｅの指すバッファ１１１からメッセ−
ジを読み取る（検知手段はこの発明の範囲外なので説明
は省略する）。次にステップ２０２でメッセ−ジを読み
だした後のバッファ１１１のアドレスは記憶手段Ｂに自
己所有バッファとして登録し、ステップ２０３でバッフ
ァ管理手段Ａの所有バッファ数カウンタ２ｃの内容に１
を加える。
【００２５】デバイス２は、ステップ２０４でバッファ
１１１の後続のバッファへのポインタ部（図４参照）か
らバッファ１１３のアドレスを読みだして、ステップ２
０５で受信メッセ−ジキュ−ポインタ２ｅに先頭のメッ
セ−ジバッファとして設定する。これによりバッファ１
１１はデバイス１からデバイス２の所有するバッファに
移動したことになる。
１１１の後続のバッファへのポインタ部（図４参照）か
らバッファ１１３のアドレスを読みだして、ステップ２
０５で受信メッセ−ジキュ−ポインタ２ｅに先頭のメッ
セ−ジバッファとして設定する。これによりバッファ１
１１はデバイス１からデバイス２の所有するバッファに
移動したことになる。
【００２６】ステップ２０７は、受信メッセ−ジの種別
指定がバッファ返送メッセ−ジである場合（図４参照）
、すなわちバッファの偏り解消処理プログラムが実行さ
れた場合に実行される。
指定がバッファ返送メッセ−ジである場合（図４参照）
、すなわちバッファの偏り解消処理プログラムが実行さ
れた場合に実行される。
【００２７】デバイス２からデバイス１がメッセ−ジを
受信する場合は、上記デバイス１とデバイス２の実行を
メッセ−ジキュ−２１に対して逆に行うことになる。 （４）バッファの偏り解消処理（図８参照）バッファは
、デバイス１，２のいずれかの記憶手段Ｂに登録される
ため，前記（２），（３）のメッセ−ジ交換動作を行う
内に一方のデバイスに所有バッファが偏って，もう一方
のデバイスにメッセ−ジ交換用のバッファが無くなるお
それがある。これを解消する為にこの発明では以下の動
作を行う。
受信する場合は、上記デバイス１とデバイス２の実行を
メッセ−ジキュ−２１に対して逆に行うことになる。 （４）バッファの偏り解消処理（図８参照）バッファは
、デバイス１，２のいずれかの記憶手段Ｂに登録される
ため，前記（２），（３）のメッセ−ジ交換動作を行う
内に一方のデバイスに所有バッファが偏って，もう一方
のデバイスにメッセ−ジ交換用のバッファが無くなるお
それがある。これを解消する為にこの発明では以下の動
作を行う。
【００２８】前記（３）でバッファを受け取ったデバイ
ス２は、ステップ３０１で記憶手段Ｂから返送バッファ
数カウンタ２ｂにある数だけバッファアドレスを取り出
し、ステップ３０２でそのアドレス情報をメッセ−ジと
して、またステップ３０３でバッファ返送メッセ−ジで
あることを指示するコ−ドをメッセ−ジの種別指定とし
て（図４参照）バッファに格納し、前記（２）のバッフ
ァ送信時の動作に従ってデバイス１に該バッファを送信
する。
ス２は、ステップ３０１で記憶手段Ｂから返送バッファ
数カウンタ２ｂにある数だけバッファアドレスを取り出
し、ステップ３０２でそのアドレス情報をメッセ−ジと
して、またステップ３０３でバッファ返送メッセ−ジで
あることを指示するコ−ドをメッセ−ジの種別指定とし
て（図４参照）バッファに格納し、前記（２）のバッフ
ァ送信時の動作に従ってデバイス１に該バッファを送信
する。
【００２９】この時、デバイス２では、ステップ３０４
で返送したバッファ数をバッファ管理手段Ａの所有する
バッファ数カウンタ２ｃから減ずる。更にステップ３０
５で記憶手段Ｂから、返送したバッファの登録を削除す
る（図３において所有するバッファへのポインタに０を
設定する）。
で返送したバッファ数をバッファ管理手段Ａの所有する
バッファ数カウンタ２ｃから減ずる。更にステップ３０
５で記憶手段Ｂから、返送したバッファの登録を削除す
る（図３において所有するバッファへのポインタに０を
設定する）。
【００３０】デバイス１は、このメッセ−ジを受け取る
と、受信処理プログラムのステップ２０６でメッセ−ジ
の種別指定がバッファ返送メッセ−ジであることから（
図４参照）ステップ２０７を実行し、メッセ−ジに格納
されているバッファアドレスを記憶手段Ｂに登録し、自
己所有バッファとする（図７参照）。
と、受信処理プログラムのステップ２０６でメッセ−ジ
の種別指定がバッファ返送メッセ−ジであることから（
図４参照）ステップ２０７を実行し、メッセ−ジに格納
されているバッファアドレスを記憶手段Ｂに登録し、自
己所有バッファとする（図７参照）。
【００３１】これにより所有バッファの偏りを解消し、
デバイス１，２とも一定以上のバッファをバッファ管理
手段Ａ，記憶手段Ｂにて確保する管理が可能となる。デ
バイス２からデバイス１がメッセ−ジを受信する場合は
、上記デバイス１とデバイス２の実行を逆に行うことに
なる。
デバイス１，２とも一定以上のバッファをバッファ管理
手段Ａ，記憶手段Ｂにて確保する管理が可能となる。デ
バイス２からデバイス１がメッセ−ジを受信する場合は
、上記デバイス１とデバイス２の実行を逆に行うことに
なる。
【００３２】
【発明の効果】以上説明したように、この発明では、各
デバイスがバッファ管理手段Ａ，記憶手段Ｂを独立に持
つことで、共用メモリエリア上のバッファの獲得・返却
時にシステムバスをアクセスすることなしに、また同一
エリアのバッファ管理情報をアクセスしないのでアクセ
ス時のデバイス間での排他制御なしにバッファプ−ルの
管理を可能とするため、情報交換における処理時間の遅
延を改善することができる。
デバイスがバッファ管理手段Ａ，記憶手段Ｂを独立に持
つことで、共用メモリエリア上のバッファの獲得・返却
時にシステムバスをアクセスすることなしに、また同一
エリアのバッファ管理情報をアクセスしないのでアクセ
ス時のデバイス間での排他制御なしにバッファプ−ルの
管理を可能とするため、情報交換における処理時間の遅
延を改善することができる。
【図１】実施例における全体システム構成図である。
【図２】実施例におけるバッファプ−ル及びバッファ管
理情報の全体構成図である。
理情報の全体構成図である。
【図３】実施例におけるバッファ管理情報構成図である
。
。
【図４】実施例におけるバッファ内の情報構成図である
。
。
【図５】実施例における動作の概要フロ−チャ−トであ
る。
る。
【図６】実施例におけるメッセ−ジ送信時の処理フロ−
チャ−トである。
チャ−トである。
【図７】実施例におけるメッセ−ジ受信時の処理フロ−
チャ−トである。
チャ−トである。
【図８】実施例におけるバッファの偏り解消処理フロ−
チャ−トである。
チャ−トである。
１，２ デバイス
３，４ 内部メモリ
５，６ ＣＰＵ
１０ 共用メモリエリア
１１ バッファプ−ル
２０ システムバス
Ａ バッファ管理手段
Ｂ 記憶手段
Claims (1)
- 【請求項１】 計算機システム内でシステムバスに接
続されそれぞれがＣＰＵを有する２つのデバイス間で情
報交換を行う場合に、情報を格納する複数のバッファを
各デバイスの共用メモリエリアにバッファプ−ルとして
用意し、送信側デバイスが情報を前記バッファに格納し
て受信側デバイスへ該バッファを引き渡すことで、相互
のデバイス間での情報の交換を行う情報交換装置におい
て、受信側デバイスが該バッファを次の情報送信の機会
に用いる自己所有のバッファとするために該バッファの
アドレスを記憶する記憶手段と、それぞれのデバイスの
所有するバッファが一定量以上偏った場合にはバッファ
所有数の過多側デバイスから過少側デバイスへ所定数の
バッファの所有権を引き渡すバッファ管理手段とを、そ
れぞれのデバイス側で独立に有することを特徴とする情
報交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9211391A JPH04322355A (ja) | 1991-04-23 | 1991-04-23 | 情報交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9211391A JPH04322355A (ja) | 1991-04-23 | 1991-04-23 | 情報交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322355A true JPH04322355A (ja) | 1992-11-12 |
Family
ID=14045380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9211391A Pending JPH04322355A (ja) | 1991-04-23 | 1991-04-23 | 情報交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322355A (ja) |
-
1991
- 1991-04-23 JP JP9211391A patent/JPH04322355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622193B1 (en) | Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system | |
| JP2977688B2 (ja) | マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ | |
| US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
| TW544589B (en) | Loosely coupled-multi processor server | |
| US8019902B2 (en) | Network adapter with shared database for message context information | |
| US20050038941A1 (en) | Method and apparatus for accessing a memory | |
| US5915088A (en) | Interprocessor messaging system | |
| US20050081202A1 (en) | System and method for task queue management of virtual devices using a plurality of processors | |
| US5822785A (en) | Data transfer using local and global address translation and authorization | |
| US7496917B2 (en) | Virtual devices using a pluarlity of processors | |
| JPH10504665A (ja) | バスブリッジにおけるトランザクション順序を維持し、遅延応答をサポートする方法及びそのための装置 | |
| JPH06103155A (ja) | 共有メモリ制御方法及び共有メモリ制御装置 | |
| JPH02288927A (ja) | 共有メモリ管理方式 | |
| US6988160B2 (en) | Method and apparatus for efficient messaging between memories across a PCI bus | |
| US6766358B1 (en) | Exchanging messages between computer systems communicatively coupled in a computer system network | |
| JPH05224956A (ja) | プロセス間メッセージ通信方法 | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| JP2736237B2 (ja) | 遠隔メモリアクセス制御装置 | |
| JPS616759A (ja) | メモリ共有マルチプロセツサシステム | |
| US20040103249A1 (en) | Memory access over a shared bus | |
| JPH04322355A (ja) | 情報交換装置 | |
| US7590777B2 (en) | Transferring data between system and storage in a shared buffer | |
| JP2971119B2 (ja) | 複数プロセッサシステムにおける高速データ転送方式 | |
| JP3157513B2 (ja) | 拡張記憶装置 | |
| JPH10143486A (ja) | 並列計算機におけるデータ送受信方法 |