JPH04323577A - テスタ相互接続システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動回路テスタに関し、
特に試験装置をテスタのシステムピンに接続するための
構成に関する。

【０００２】

【従来の技術及びその課題】現代の多くの電子回路の高
速性は、電子回路を試験するための自動装置に厳しい動
作性能の制約を加えてきた。ある制約は試験装置の多重
化に加えられるものである。特定の回路基板の複雑な試
験は試験装置と基板上の多くの試験ポイントの間に接続
を形成することを要求するが、自動試験装置内に必要な
試験装置の数は典型的には可能な基板の試験ポイントの
総数の一部に過ぎず、それは試験ポイントの一部のみが
典型的には試験ある部分において使用されるに過ぎない
からである。従って、試験装置は多重化され得るもので
ある。

【０００３】しかし、信号速度を考えた場合には、多重
化を注意して行う必要がある。共通信号を選択的に大量
の試験ポイントに分散したり、大量の試験ポイントを共
通の宛先に選択的にアクセスさせたりする典型的な方法
は、バス構成を採用している。すなわち、各種電源又は
宛先中を共通信号コンダクタを走らせたり、各種ソース
及び宛先においてコンダクタ上にタップ接続している。 かかる構成は、共通コンダクタが全ての大量のソース又
は宛先に対して大部分の信号経路を提供するために、利
点を有している。

【０００４】しかしながら、かかるシステムの欠点は、
それらが、従来より、伝送線「スタブ」を残している点
である。すなわち、信号経路は、典型的には、いわゆる
、信号源から、現在必要な宛先のみならず、試験の他の
部分の間に必要な大部分の宛先に対しても伸びている。 これらの代替経路、すなわちスタブは、反射源として機
能して、信号の忠実度を減じることになる。試験信号の
忠実度は、スタブ回線に沿った往復伝播時間が信号の立
ち上がり時間に接近する場合には、その質を顕著に落と
す。高い帯域幅の信号の忠実度に関心をもつ試験システ
ムの設計者の目標は、このように、集積スタブ長作用を
最小限に抑えることにより、信号の劣化をシステムの立
ち上がり時間仕様内に収めることである。

【０００５】この目標は、通常は、アナログ装置よりも
ディジタル装置に関しての方の達成度が高いことになる
。というのも、大量のディジタル装置（ドライバ／セン
サ）が試験装置内に提供されねばならず、柔軟性のロス
がほとんど生じないように、スイッチングマトリックス
は通常は構成可能なので、どのディジタル装置も少数の
システムピンに対してのみ多重化されることが必要とさ
れる。ディジタル装置が多重化されるべき各種ピンは、
従って、スタブ長が相対的に短くなるように、近接して
配置される。

【０００６】同様のことは、典型的には、相対的に通常
は少数であり、その各々が、好ましくは全ての大量のシ
ステムピンの中で多重化される必要があるアナログ装置
には当てはまらない。１ナノ秒の立ち上がり時間を有す
る高性能回路に関しては、集積スタブ長の１０センチメ
ートル以上では大部分の測定に関しては許容不能な範囲
である。全てのシステムピンを１０センチメートル幅領
域内に配置できない場合には、従って、従来のバス構成
を用いることはできない。

【０００７】この問題を回避する１つの方法は、共通ソ
ース又は宛先に近い位置にスイッチングを設けることで
ある。別のソース（又は宛先）への長い距離は、スイッ
チング動作により絶縁されて、スタブとして作動せずに
、リンギングを生じる。しかし、かかる構成は、バスシ
ステムの特徴である共通経路の利点を備えておらず、従
って、典型的には不便な大量の長距離信号経路が必要に
なる。

【０００８】

【課題を解決するための手段】本発明は、従来のバスに
通常は関連するスタブ長問題を被らずに、バス式構成の
利点を保持する回路テスタである。本発明によれば、テ
スタは、システムピンと（必ずというわけではないが、
典型的にはアナログ式である）試験装置の間で信号を送
受するための信号バスに接続される接続モジュールを含
んでいる。システムピンに対する経路が少なくとも１つ
の接続モジュールを介して行われる一方で、試験装置に
対する経路が少なくとも１つの別の接続モジュールを介
して行われる。

【０００９】信号は、ＤＵＴ試験ポイントと試験装置の
間の信号経路として機能するバス回線の数だけ繰り返し
てその全長にわたり割り込まれてリンクのシーケンスを
形成するような従来のバスからのものとは相違する。各
接続モジュールは２つの隣接するリンクの間に配置され
て、別個にそれらに接続される。接続モジュールは、少
なくとも、第１、第２及び第３のモジュール状態を仮定
することが可能なスイッチング回路を含んでいる。第１
の状態では、接続モジュールは２つの隣接リンクを一緒
に接続する。第２の状態では、モジュールは第１のリン
クをシステムピン又は試験装置に接続して、第２のリン
クを孤立状態に置く。第３の状態では、第１のリンクは
、孤立されたものであり、第２のリンクはシステムピン
又は試験装置に接続される。

【００１０】試験装置をシステムピンとの接続関係に配
置するために、それを介して試験装置及びシステムピン
がそれぞれ通信を行う接続モジュールが、第１の状態を
仮定してこれらの２つのモジュールの間のバス経路にお
ける連続を提供し、第２及び第３の状態を仮定してシス
テムピンと試験装置を、それらをいずれの方向において
経路を越えてリンクに接続せずに形成される経路の反対
端に接続する。この配置は、従来のバス構成の結果生じ
るスタブを減じることができるが、かかるバス構成が提
供する共通経路の利点は保持する。

【００１１】

【実施例】図１は、本発明を用いることができる技法に
おける多くの種類の自動回路テスタの内の１つのブロッ
ク図である。テスタ１０は供試装置（ＤＵＴ）１２をド
ライバ／センサ１４形式のディジタル試験装置を用いて
、信号をＤＵＴに送り、ＤＵＴに生じる信号を観察する
ことにより試験する。ディジタル装置１４に加えて、テ
スタは、波形発生器１６又はディジタル電圧計１８のよ
うな、アナログ装置を用いることができる。

【００１２】試験装置をＤＵＴ１２に接続するために、
典型的には自動試験装置は、スキャナ２０及び取付具２
２を用いる。スキャナ２０は多数の固定位置システムピ
ン２４を備え、これらのピンは信号をＤＵＴに送受信す
るために用いられる。しかしながら、それらは物理的に
は特定の回路ボード上の試験ポイントとラインアップす
るようには配置されておらず、システムピン２４上の信
号は各ボードの種類に関して物理的に異なる位置に向け
られる必要がある。これは、取付具２２の役割であり、
取付具は、ＤＵＴ１２上の所望の試験ポイントに空間的
に配置されるシステムピン２４及び固定ピン（ネイル）
２６の間の接続を行う。

【００１３】多くのＤＵＴに関しては、必要なネイル２
６の数は非常に大きくなるが、少数のネイルが１度に用
いられるに過ぎない。例えば、ＤＵＴは多数の構成要素
を有し、それは、全体としては、多くの試験ポイントを
必要とするが、個々の構成要素又は回路の各試験は、電
気的にかかる構成要素又は回路その他の特定の端子に接
続する１つの試験ポイントを含み、その動作は構成要素
又は回路を孤立するために作用を受ける必要がある。特
定の構成要素又は回路の試験時、テスタは他の全ての試
験ポイントをフリーにする。後に、システムがボード上
の他の構成要素を又は回路を試験する場合に、それは、
別の試験ポイントの少数のサブセット、従って別のネイ
ル２６の少数のサブセットを用いる。

【００１４】試験の各部分は、全てのネイル２６の内の
少数のサブセットのみを必要とするに過ぎないから、シ
ステムピン２４の少数のサブセットのみが典型的には試
験のどこかの部分で用いられるのみである。従って、多
くの場合には、各システムピン２４に専用とされるよう
な別個の試験装置を設けることは無駄になる。これは特
に、ディジタル電圧計１８や波形発生器１６のようなア
ナログ装置の場合にあてはまる。というのも、１度に用
いられるかかる装置の数は通常はドライバ／センサ１４
の数よりも小さいからである。従って、テスタはスキャ
ナ２０を含み、スキャナはスイッチその他の回路のマト
リックスであり、バーストの間のシステムピン２４と装
置の間の接続を切り換えて、個々の装置が試験の異なる
部分で異なるネイルに関して使用できるようにする。

【００１５】テスタ用の制御回路は、コンピュータ２８
、シーケンサ３０、及びスキャナドライバ３４内に組込
み可能である。テスタをバーストに設定するために、コ
ンピュータ２８は、例えば、産業標準ＭＸＩ及びＶＸＩ
バス３６及び３８のような手段によりスキャナドライバ
３４と通信して、装置とシステムピン２４の間でスキャ
ナ２０が形成されるべき接続を特定する。スキャナドラ
イバ３４は、後述の別のスキャナバス手段によりスキャ
ナにスキャナ制御信号を供給することにより応答する。 ＶＸＩバスは、また、装置バスとしても機能して、バー
ストの間に生じるものと期待される又は受信すべき個々
の試験ポイントの信号を表す値を備えたピンメモリ３２
をコンピュータ２８がロードするような装置制御信号を
送受信する。コンピュータ２８は、アナログ装置がテス
タの標準部分として含まれる場合には、ディジタル電圧
計１８のようなアナログ装置を同様にプログラム可能で
ある。代わりに、システムのオリジナル部分ではなく、
ＶＸＩバスにプラグ挿入されない、波形発生器１６のよ
うなアナログ装置をスキャナ２０により接続し、コンピ
ュータ２８により可能であれば別個にプログラムするこ
とも可能である。

【００１６】実際のバーストの間の実時間制御のために
、コンピュータは制御を高速シーケンス３０に変えて、
シーケンスがドライバ／センサ１４及びピンメモリ３２
をクロックし、他の装置を同様に制御することも可能で
ある。

【００１７】バーストが完了すると、コンピュータ２８
はピンメモリ３２、及び、例えばディジタル電圧計１８
からの結果を読み出し、表示装置４０のような適当な装
置を用いて、その時又は別のバーストの後に、結果を表
示することも可能である。

【００１８】図２は、図１のある素子が本発明の実施例
において仮定される場合の物理構成を示す。図２には、
ＶＸＩバス３８が、従来の方法で、テスタシャーシ４２
の底部付近の水平面に置かれる背面バスとして、配置さ
れるようすが示されている。図１のドライバ／センサ１
４及びディジタル電圧計１８は、ＶＸＩ背面３８にプラ
グ挿入される回路の数だけ設けられて、それらの動作を
プログラム又は制御する装置制御信号を受信する。図２
には、これらのボード４４の内の１つのみが示されてい
るが、典型的なテスタは、並列に物理的に配列された多
くの同様のボードを用いる。図２では、このような別の
ボードがプラグ挿入されるコネクタは省略されている。

【００１９】回路テスタは、複数の回路ボード内のセン
サ２０を提供する。図２には２つの走査ボード４６及び
４７のみが示されているが、典型的な構成では多くのボ
ードを用いる。図１のスキャナ２０には、また、スキャ
ナ背面バス５０が含まれ、その物理的方向はＶＸＩバス
３８に多少平行となっている。スキャナボード４６及び
４７は、また、スキャナバス５０上のコネクタ５１のよ
うなコネクタ内に挿入され、そこからスキャナ制御信号
を受信する。またボードは装置及びＤＵＴ信号をバス５
０を介して送受信する。

【００２０】図２にはエッジコネクタ４８がボード４４
及び４６の間の接続を形成するように示されているが、
テスタ製造者により作成されない装置ボードは一般的に
は、テスタ生産のスキャナボードに整合するように構成
されることはない。このために、テスタ製造は、好まし
くは、装置ボードの高さを、標準ＶＸＩボードの高さよ
りも大きくなるように行われる。これは、スキャナボー
ドの下端と他の適応（標準高さ）装置ボードの上端の間
に区間を残すことになり、そこで、ボードの間で同軸ケ
ーブル接続が可能になる。

【００２１】さらに単純化のために、図２には、コンピ
ュータ２８がそれを介してスキャナ２０と接続するＭＸ
Ｉバスに対するＶＸＩ背面３８の大きな従来の接続は示
されていない。しかしながら、上述のように、コンピュ
ータは信号をＶＸＩ背面３８に送り、それらの信号のい
くつかは、適当に復号されて、スキャナドライバ３４に
よりスキャナ２０に送られるが、これは、図２には、ス
キャナボード４６及び４８に平行に配列される回路ボー
ド内に組み込まれるように示されている。「スロットゼ
ロ」ボード５２は、ＶＸＩ背面３８とスキャナドライバ
３４の間の接続を形成する。

【００２２】スキャナボード４６及び４７の上端はコネ
クタ５４及び５６を提供し、それは、図示しない他のス
キャナボード上の対応するコネクタと一緒に、図１のシ
ステムピン２４の一部を含む。スキャナボード４６及び
４７の上端上には、例えば、図１の外部波形発生器１６
からの同軸ケーブルを取り付けるためのコネクタ５８が
設けられる。（当然に、波形発生器は、ドライバ／セン
サ及び電圧計のように設けることも可能である。すなわ
ち、それは、走査ボードとＶＸＩバスの間に設けること
ができる。）システムピンと波形発生器１６及びディジ
タル電圧計１８のようなアナログ装置とシステムピンの
間の接続を論じることにより、本発明が論じられるが、
本発明の広い原理は、ディジタル装置との接続を提供す
ることも可能である。

【００２３】図３及び図４は、スキャナボード４６によ
り実行されるスイッチング機能の一部の概略図である。 図３及び図４の下方部分に沿って配列された１６対のコ
ンタクト６８は、整合コネクタ５１（図２）上のコンタ
クトを示しており、それにより、スキャナボード４６は
スキャナ背面５０上の多くのリンクの８つの個々のシー
ケンス内の８対の導通経路に接続される。（スキャナ背
面５０は、また、図３及び図４に示されない回線上のス
キャナ制御信号もまた送受信する。）各シーケンスは、
その構成要素リンクが、前述のように、各種スキャナボ
ード上のスイッチにより直列に接続された場合に、スキ
ャナバス５０の全長を走る導通経路を形成する。コンダ
クタリンク７０Ａ−Ｈ（図３）の第１のセットは、コネ
クタ５１に次のコネクタからスキャナ背面５０の左側に
伸びている。リンク７２Ａ−Ｈ（図４）の第２のセット
はコネクタ５１に次のコネクタから右側に伸びている。

【００２４】リンクのこれらのシーケンスの目的は、ス
キャナボード上のシステムピン２４と別のスキャナボー
ドを介してアクセスされるアナログ装置の間で信号を送
受信することである。これが実行される方法は、今説明
したスイッチ７４Ａ−Ｈ、７６Ａ−Ｈ、及び７８Ａ−Ｈ
の動作と共に、後述する別のスイッチの動作を含んでい
る。

【００２５】図３及び図４に示されたスキャナボード４
６の左側に配置されたスキャナボードに接続された波形
発生器が、後述のように、コンダクタリンク７０Ａ上に
信号を置いたものと仮定する。さらに、この信号が、図
３及び図４に示されたスキャナボード上のシステムピン
２４の１つに送られるべきものであると仮定する。この
結果は、第１のリンク及び第２のリンクスイッチ７４Ａ
及び７６Ａ、及び内部スイッチ７８Ａを動作することに
より完了し、これらの全ては、リンク７０Ａが一部であ
るリンクシーケンスと接続されている（Ａシーケンス）
。特に、スイッチ７４Ａ及び７８Ａが閉止されるが、ス
イッチ７６Ａは開放を維持する。Ｅシーケンスと関連さ
れた内部スイッチ７８Ａもまた開放する。これらのスイ
ッチ状態の結果として、リンク７０Ａからの信号は図３
及び図４の上方の回路に向けられて、Ａシーケンス内の
次のリンク７２Ａには送られない。

【００２６】次に、波形発生器信号がソースから左に来
たものではく、ソースから右に来たものであるが、それ
は、図３及び図４に示されたボード上のシステムピン２
４の１つに送られることを意図したものであると仮定す
る。この結果を得るためには、内部スイッチ７８Ａ及び
７８Ｅの状態は同様に保持するが、第１及び第２のリン
クスイッチ７４Ａ及び７６Ａの状態は反転される。それ
により、スイッチはリンク７２Ａからの信号を上方回路
に向けて、リンク７９Ａをリンク７２Ａからのものと同
様に上方回路から絶縁する。

【００２７】次に、信号が図３及び図４のボードの右側
で走査ボードに接続された波形発生器内で発生し、その
宛先が図３及び図４の左側の走査ボードであると仮定す
る。すなわち、信号は図３及び図４のボード２６上のど
のシステムピン２４にも向けることを意図されていない
。この結果を得るために、内部スイッチ７８Ａが開放さ
れて、第１リンク及び第２リンクスイッチ７４Ａ及び７
６Ａが両方とも閉止されて、第１リンク７０Ａが第２リ
ンク７２Ａに接続される。すなわち、図３及び図４に示
されたボードは、リンク７０Ａ及び７２Ａを含む、別の
割込Ａシーケンス内の連続を提供するように作用する。

【００２８】最後に、波形発生器信号は、後述のように
、図３及び図４の上方の回路から来たものとする。さら
に、この信号が、図３及び図４に示された左側のスキャ
ナボード上のシステムピン２４い送られるものとする。 さらに、信号がリンクのＡシーケンスに沿って、すなわ
ち、リンク７０Ａに沿って左側に送られるものとする。 この結果を得るためには、内部スイッチ７８Ｅが開放し
、内部スイッチ７８Ａが閉止し、第１リンクスイッチ７
４Ａが閉止し、さらに、第２リンクスイッチ７６Ａが開
放する。

【００２９】この伝送の考え方の結果、信号経路の長さ
が自動的に、スタブ長を最短にするように、調整される
。特に、信号が、１つの走査ボードから別のボードに送
られるべきである場合には、これらの２つのボードの間
に配置されたスキャナバスリンクのみが接続される。 他のスキャナバスリンクはこれらのリンクから絶縁され
て、そうでなければ生じた影響が、バス構成の結果とし
て得られる共通経路の特徴にもかかわらず回避される。

【００３０】さて、次に図３及び図４の上方部分に示さ
れたマトリックス構成について説明する。これらのマト
リックスは４つの並列ツリー構造をを表している。各ツ
リー構造はそれぞれ、４つの「トランク（幹）」コンダ
クタ８０Ａ−Ｄの１つを、その最下位レベルに備えてい
る。コンダクタ８０Ａは、第１のツリーのトランクであ
り、リンクのＡ及びＥシーケンスと関連している。同様
に、コンダクタ８０ＢはＢ及びＦシーケンスに関連し、
コンダクタ８０ＣはＣ及びＧシーケンスに関連し、さら
にコンダクタ８０ＤはＤ及びＨシーケンスに関連してい
る。

【００３１】ツリースイッチ手段８２−１Ａ、８２−２
Ａ、８２−３Ａ及び８２−４Ａ手段により、Ａツリーの
最下位レベルにおけるトランクコンダクタ８０Ａは次に
高いレベルにおける４つの「リム（大枝）」コンダクタ
８４−１Ａ、８４−２Ａ、８４−３Ａ及び８４−４Ａに
広がる。リムコンダクタ８４−３Ａ及び８４−４Ａは、
直接同軸ケーブルコネクタ５８につながり、他方、コネ
クタ８４−１Ａ及び８４−２Ａは、さらに広がっている
。スイッチ８６−１Ａ、８６−２Ａ、８６−３Ａ及び８
６−４Ａ手段により、例えば、リムコンダクタ８４−１
Ａは４つの「ブランチ（小枝）」コンダクタ８８−１Ａ
、８８−２Ａ、８８−３Ａ及び８８−４Ａに広がり、こ
れらの各ブランチコンダクタは、さらに、４つの個々の
システムピン２４に広がっている。３つのスイッチ９０
−１Ａ、９０−２Ａ、９０−３Ａ及び９０−４Ａ手段に
より、例えば、コンダクタ８８−１Ａは、４つの個々の
システムピン２４−１、２４−２、２４−３及び２４−
４に広がっている。

【００３２】これらの及び同様のリム及びブランチによ
り、トランクコンダクタ８０Ａは、適当なスイッチの閉
止を選択することにより、システムピン２４のいずれか
に接続可能である。トランクコンダクタ８０Ａは、さら
に、左リンク７９Ａ又は７９Ｅに、又は右リンク７２Ａ
又は７２Ｅに接続可能なので、Ａ及びＥシーケンス上の
信号はシステムピン２４のいずれかに向けることが可能
である。図３及び図４を見れば、他のトランクコンダク
タ８０Ｂ、８０Ｃ及び８０Ｄが同様に、個々の並列ツリ
ーを介してシステムピン２４のいずれかに接続されて、
それで、システムピンが、さらに、トランクコンダクタ
に関連するリンクシーケンスに接続可能であることが分
かる。

【００３３】トランクコンダクタ８０は、選択的に、シ
ステムピンのみならず、スキャナが接続されるアナログ
装置にも接続可能である。スイッチ８２−３Ａのような
スイッチはトランクコンダクタを、アナログ装置につな
がれるコンダクタ８４−３Ａのようなリムコンダクタに
接続する。ボード４４がアナログ装置ボードである場合
には、コンダクタ８４−３Ａは、装置ボードコネクタ４
８（図２）が受信する下方端コンタクトパッドに接続さ
れる。しかしながら、スキャナボードが備えている特徴
の範囲を示すために、図３は、ドライバセンサ信号経路
を含んでおり、それは、ドライバ／センサボードに接続
されるようなスキャナボードに含まれるものである。か
かるスキャナボードは、上部端コネクタ５８に接続され
るコンダクタ８４−３Ａのようなアナログ装置経路を備
えており、図３にかかる接続の様子が示されている。

【００３４】それにプラグ挿入される複数のスキャナボ
ードで、スキャナバスは８つの異なる装置に接続を提供
することが可能であるが、単一のスキャナボード上のシ
ステムピン２４は、同時にそれらの内の４つにのみ接続
可能である。これは、いわゆるシステムピン２４−１７
（図４）の観点からすれば、コンダクタ８８−５Ａ、８
８−５Ｃ及び８８−５Ｄが、適当な接続がなされた場合
の、他のボード上の分離装置にテスタを提供する経路の
開始を示すことを意味する。従って、マトリックススイ
ッチ９０−１７Ａ、９０−１７Ｂ、９０−１７Ｃ及び９
０−１７Ｄにより、システムピン２４−１７に関連する
ＤＵＴコンダクタ経路９６−１７は個々のブランチコン
ダクタ８８−５Ａ、８８−５Ｂ、８８−５Ｃ及び８８−
５Ｄで開始する４つの装置接続経路のいずれか１つに接
続可能である。

【００３５】上述のように、図３及び図４は、ドライバ
センサのようなディジタル装置群を含むドライバセンサ
ボードに接続することを予定するようなスキャナボード
により提供されるような信号経路その他の回路を含んで
いる。かかるスキャナボード上で、各システムピン２４
は、コネクタ５８及びスキャナバス５０により接続され
るようなアナログ装置のみならず、ボード４４上の個々
の専用ドライバ／センサにも接続可能である。（アナロ
グ装置に関してここに説明する多重化アプローチはまた
ディジタル装置に対しても適用可能であるが、説明され
る実施例はディジタル装置を多重化するものではない。 というもの、そうしてもほとんどハードウェアを節約で
きない用途を意図しているからである。）例えば、スイ
ッチ１０２−１の閉止によりシステムピン２４−１がボ
ード４４上のドライバ／センサに接続されるコンダクタ
１００−１に接続される。従って、ボード４６に設けら
れるが図示されていない過電圧保護回路が、図３には示
されていないが図７ではスイッチ１０４−１として示さ
れているスイッチの動作により、システムピン２４−１
に接続可能である。さらに、これらの各種オプションが
用いられた場合に、使用されていないＤＵＴ試験ポイン
トを孤立させて、スタブ長を最小化するために、ボード
はさらに、スイッチ１０６−１及び１０８−１を備えて
いる。

【００３６】３２のシステムピン２４の各々に関して、
従って、スキャナボード４６が８つのスイッチを提供す
る。すなわち、スイッチ１０２−１のようなドライバ／
センサスイッチ、スイッチ１０４−１（図７）のような
過電圧保護スイッチ、スイッチ１０６−１及び１０８−
１のような２つの孤立スイッチ、スイッチ９０−１Ａ、
９０−１Ｂ、９０−１Ｃ及び９０−１Ｄのような４つの
マトリックス／ツリースイッチである。こあれは、さら
に下位レベルツリースイッチ及びスキャナバス５０に対
する接続モードを選択するためのスイッチに接続される
必要がある。

【００３７】スキャナは、その寸法の故にレイアウト及
びスタブ長に関する問題を呈するような機械的リレーの
とごきスイッチを大量に備えている。図５に示されてい
るような種類の構造は、３次元にレイアウトを拡張する
ことにより、レイアウト及びスタブ長に関する問題を減
じる。結果として得られる構成は、レイアウト問題を単
純化して、設計者が、２次元のレイアウトと同じ寸法で
より多くのチャネルを備えることを可能にし、図３及び
図４に示すような柔軟なレイアウトを得るために必要な
スタブ長の部分を減じる。

【００３８】図５は、スキャナボード４６の代表的な部
分を示しており、そこには、２つのコネクタ１１０及び
１１２が示されており、それによりスキャナボードがド
ライバ／センサボード４４にプラグ挿入される。図５に
はコネクタ５１も示されており、それによりボード４６
がスキャナバス５０にプラグ挿入される。多層ボード４
６の各種レイアウトは、図３及び図４に示される多くの
接続経路を提供する。

【００３９】しかしながら、全て機械的リレーとして提
供されるようなスイッチは、補助ボード１１４上に取り
付けられて、さらに、補助ボードは主ボード４６上に取
り付けられて、その表面から横方向に伸張している。１
１４−１〜１１４−５０とラベルされた５０の補助ボー
ドが図５においては７つのみが示されている。ボード１
１４−１〜１１４−４６はそれぞれ８つのリレーを含ん
でいる。ボード１１４−４７〜１１４−５０はそれぞれ
６つのリレーを含んでいる。

【００４０】各ボードはさらに、補助ボード上のリレー
を制御するための、ボード１１４−１０上の集積回路１
１６及び１１８のような回路を含んでいる。図示されて
いない主ボード４６上の回路が、スキャナバス５０から
コネクタ５１によりそれに接続される指令を受け取り、
さらに、スキャナバス５０はコンピュータ２８からスキ
ャナドライバ３４（図２）、「スロットゼロ」ボード５
２（図２）及びブシュ３６及び３８（図１）を介してこ
れらの信号を受け取る。

【００４１】第１の８つの補助ボード１１４は、図３及
び図４に示されておらず、本発明とは余り関係のない機
能を提供する。図６は、次の４つのボード１１４−９、
１１４−１０、１１４−１１及び１１４−１２の相互接
続を示しており、それらは、１６のリレー、９０−１Ａ
〜９０−１Ｄ、９０−２Ａ〜９０−２Ｄ、９０−３Ａ〜
９０−３Ｄ、及び９０−４Ａ〜９０−４Ｄを含み、それ
らは、システムピン２４−１、２４−２、２４−３及び
２４−４をブランチコンダクタ８８−１Ａ〜８８−１Ｄ
と接続する。図６に示されるように、主ボードは、ブラ
ンチ接続経路８８−１Ａ、８８−１Ｂ、８８−１Ｃおよ
び８８−１Ｄを含み、それらに対して、各補助ボード１
１４−９〜１１４−１２の中の対応する端子が接続され
る。

【００４２】図７は、ボード１１４−９上のスイッチン
グ接続の概略図であり、ボード１１４−９上の端子１２
０が示されており、さらに、補助ボード１１４−９が提
供するマトリックススイッチ９０−１Ａ、９０−１Ｂ、
９０−１Ｃ及び９０−１Ｄに向かう様子が示されている
。別の端子１２２が主ボードを介して孤立リレー１０６
−１をシステムピン２４−１に接続する一方で、さらに
別の端子１２４が主ボードを介してリレー１０２−１を
ドライバ／センサピン１００−１に接続する。さらに別
の端子１２６及び１２８が補助ボード１１４−９と主ボ
ード４６上の過電圧保護回路の間の接続を提供する。

【００４３】説明を明確化するために、図７では、必要
なリレー状態に関する指令に割込保持するために必要な
リレードライバその他の制御用接続は省略されている。 図７に示されている接続とともに、主ボード４６の平面
の外側でこれらの接続を起動することは、導体経路のレ
イアウトを単純化し、さらに詳細には後述するように、
回路の多機能性を達成するために必要なスタブ長を減じ
ることになる。

【００４４】次いで、図６を参照する。補助ボード１１
４−１０、１１４−１１及び１１４−１２はボード１１
４−９と同じものであり、それぞれが、関連するシステ
ムピン２４を、それぞれが４つのシステムピンに広がっ
ている各ブランチコンダクタ８８−１Ａ、８８−１Ｂ、
８８−１Ｃ及び８８−１Ｄを介して、ツリーの１つに接
続するために必要なスイッチングを提供する。全ての３
２のシステムピンに対する接続を提供するために、図６
の回路は８回（４×８＝３２）複製される。これらのス
イッチ群の出力は、図６の群８８−１のような８つの４
導体群であり、その各々が、４つの対応するするブラン
チコンダクタを含み、４つのツリーの各々に１つが対応
する。図８には、２つの補助ボード１１４−１７及び１
１４−１８につながるこれらの４つのコンダクタ群８８
−１、８８−２、８８−３及び８８−４が示されている
。図示されていない３５及び３６の補助ボード１１４と
同様の方法で他の４つの４導体群がつながれる。これら
の４つのボードは、ブランチコンダクタ８８からリムコ
ンダクタ８４への接続を提供するリレー８６を含んでい
る。

【００４５】図９は、補助ボード１１４−１７の内部ス
イッチ構成の概略図である。補助ボード１１４−１７の
端子１３０はボード１１４−１７及び１１４−１８につ
ながる４つのブランチコンダクタ群からＡツリーコンダ
クタを受ける一方で、そのボードの端子１３２はこれら
の群からＣツリーコンダクタを受ける。ボード１１４−
１８上の対応する端子は、それぞれ、これらの群からＢ
ツリー及びＤツリーコンダクタを受ける。他の４つのブ
ランチコンダクタ群を受ける補助ボードの同一対は、同
様にＡ、Ｂ、Ｃ及びＤコンダクタを分離する。

【００４６】ボード１１４−１７は、図９の概略図から
明かな方法で２つのリムに８つのブランチを集中し、図
３及び図４に従って番号が付されたスキームに従ってリ
レーを識別する。

【００４７】図１０は補助ボード１１４−４５を示して
おり、その端子１３８は補助ボード１１４−１７の端子
１３４（図９）からリムコンダクタ８４−１Ａに、３５
番目の補助ボード上の対応する端子からリムコンダクタ
８４−２Ａに、２つの同軸ケーブルコネクタ５８から２
つの回線８４−３Ａ及び８４−４Ａに接続される。ボー
ド１１４−４５は、全てのＡツリーリムコンダクタの接
続をＡツリートランクコンダクタ８０Ａに集中する。ボ
ード１１４−４５は、また、全てのＣツリーリムコンダ
クタをその端子１４０において受け、Ｃツリートランク
コンダクタ８０Ｃに集中する。ボード１１４−４５は、
内部的には、図９に示されたボード１１４−１７と同様
であるが、図１１には、図３及び図４に示されたリレー
への対応を示すために、内部接続が概略的に示されてい
る。

【００４８】４６番面の補助ボードは、図面中には示さ
れていないが、Ｂ及びＤツリー用の同様の集中機能を実
行する。

【００４９】図３及び図４に示されているように、各「
トランク」コンダクタ８０Ａ−Ｄは、選択的に各２つの
リンクシーケンス内の２つのリンクに接続可能である。 各ツリーの別の補助カードが、このスイッチング実行す
るリレーを提供する。図１２及び図１３は、補助ボード
１１４−５０の１つを示しており、そのリレーはＡツリ
ーに関するスイッチングを実行する。ボード１１４−５
０は、内部的には、４７、４８及び４９番のボードと同
様であり、それぞれ、Ｄ、Ｃ及びＢツリー用に同様の機
能を実行する。図１２に示されているように、共通端子
１４６がＡツリーのトランクコンダクタ８０Ａに接続さ
れる。図１３は、ボード１１４−５０の内部のリレーの
接続を示しており、さらに、リレー７４Ａ及びＥ、７６
Ａ及びＥが含まれることが示されており、それらのリレ
ーの機能は、図３にとの関連において既に述べたもので
ある。補助ボード端子１４８は、リレー７４Ａから主ボ
ード上の導体経路への接続を提供し、さらに、主ボード
端子６８に主ボードはつながり、それにより、主ボード
はリンク７０Ａに接続される。同様に、端子１５０、１
５２及び１５４は、それぞれ、リンク７２Ａ、７０Ｅ及
び７２Ｅへの接続を提供する。

【００５０】図３及び図５を参照すると、ツリー寸法ス
イッチ構成の特に有利な点を理解することができる。図
３に示されているように、１６のリレー９０−１Ａ〜９
０−１Ｄ、９０−２Ａ〜９０−２Ｄ、９０−３Ａ〜９０
−３Ｄ及び９０−４Ａ〜９０−４Ｄは、相互ツリー処理
動作と考えることができるようなものを実行するスイッ
チの交差ポイントマトリックスを形成するが、あるツリ
ーのブランチ８８−１が４つのシステムピン２４−１〜
２４−４の１つに接続されるのみならず、これらのシス
テムピンのいずれもが、４つのツリーのいずれかのトッ
プブランチ８８−１に接続可能である。

【００５１】これらの各選択の結果、伝送スタブが生じ
る。すなわち、主経路は閉止されたスイッチを介して形
成されるが、スタブ経路は主経路から開放スイッチに枝
分かれする。これらのスタブ長を十分に短く保ち、これ
らを介した往復伝搬が、システムにより処理されるべき
信号の立ち上がり時間と比較して、短くなるようにする
ことが重要である。

【００５２】交差ポイントマトリックスが有するスタブ
問題を理解するために、リレーがシステムピン２４−４
がＡツリーに接続されるべきものである設定されるもの
と仮定する。この意味は、リレー９０−４Ａが閉止され
る一方で、リレー９０−４Ｂ、９０−４Ｃ及び９０−４
Ｄが開放することである。スタブは、従って、図５に示
すようにＴ字形状であるコンダクタ９６−４上に存在す
る。特に、コンダクタ９６−４を含む信号経路が、ボー
ド１１４−１２の底部に現れて、それがボードの頂部に
現れたときに枝分かれする。信号はリレー９０−４Ａの
一方の側の左側に進むことを意図されており、それは、
さらにブランチコンダクタ８８−１Ａに向かっている。 しかしながら、信号は、また、信号を反射する開放リレ
ー９０−４Ｄに信号が到達するまで、右側にも伝播する
。この距離、すなわち、リレーを開放して戻すための枝
割れ部からの距離こそが、システムが処理を行うために
必要とされる最短の信号立ち上がり時間により示される
最小値以下に保持される必要があるのである。拡大され
たリレーは縦方向に並列に配置されるので、コンダクタ
９６−４は、スタブ長を超過することなく、４つのリレ
ーに広がることが可能である。

【００５３】もちろん、同様の結果を、補助ボード１１
４−９ではなくて主ボード４６上のリレーを配列するこ
とにより、達成することも可能である。ツリー処理の相
互特性のために、しかしながら、スタブは、４つのツリ
ーの対応するブランチコンダクタにかかるピンコンダク
タ９６−４のみならず、異なるそれぞれの補助ボード１
１４−９〜１１４−１２上に設けられる４つのピンコン
ダクタにかかるブランチコンダクタ８８−１Ａ上にも生
じる。

【００５４】特に、システムピン２４−４（図３）から
受信された信号は、ボード１１４−１７にコンダクタ８
８−１Ａに沿って右側にボード１１４−１２上のリレー
９０−４Ａの底部から伝播するように意図されているが
、信号は、また、それが、反射を右から受ける補助ボー
ド１１４−９上の開放リレー９０−１Ａに到達ルマで、
コンダクタ８８−１Ａに沿って左側にも伝播する。 この反射時間が短くなることが重要であり、従って、リ
レー９０−１Ａと９０−４Ａの対応する端部の間の距離
により決定されるスタブ長が短くなることが重要である
。好ましくは、この目的が達成されて、２次元配列にお
いても、ブランチコンダクタ８８−１Ａ上のスタブも短
く保たれることが重要である。３次元配列においては、
しかしながら、２つのコンダクタ上のスタブは、それら
のエッジの補助ボード１１４−９〜１１４−１２を物理
的に平行に配置し、相対的に近接させることにより、同
時に短くすることが可能である。こうして、３次元配列
によれば、高密度集積が可能であり、信号スタブをより
短くすることができる。

【００５５】

【発明の効果】本発明の開示を採用することにより、従
って、テスタ資源内の不必要な投資を回避するために必
要な融通性が獲得されて、同時に、高速の回路試験に必
要な高い動作性能を獲得可能である。このように、本発
明は、当該技術分野において、顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の技法を用いた自動回路テスタのブロッ
ク図である。

【図２】テスタのいくつかの素子の、部分破断見取図で
ある。

【図３】図４と共にテスタの走査回路の回路図である。

【図４】図３と共にテスタの走査回路の回路図である。

【図５】走査ボード１つの見取図であり、走査ボード上
に取り付けられた補助ボードを示している。

【図６】主走査ボート上の補助ボードの中の相互接続を
示す概略図である。

【図７】図６に示された補助ボードに含まれるリレーの
相互接続を示す概略図である。

【図８】図５の走査ボード上の他の補助ボードの中の相
互接続を示す概略図である。

【図９】図８に示された補助ボードに含まれるリレーの
相互接続を示す概略図である。

【図１０】図５の走査ボード上に取り付けられた別の補
助ボードに対する接続を示す概略図である。

【図１１】図１０の補助ボード上のリレーの相互接続を
示す概略図である。

【図１２】図５の走査ボード上に取り付けられる別の補
助ボードの中の相互接続を示す概略図である。

【図１３】図１２に示された補助ボード上のリレーの相
互接続を示す概略図である。

【符号の説明】

１０　　テスタ １２　　供試装置 １４　　Ｄ／Ｓピンメモリ １６　　波形発生器 １８　　ＤＶＭ ２０　　スキャナ ２２　　取付具 ２４　　システムピン ２６　　固定ピン ２８　　ＣＰＵ ３０　　シーケンサ ３４　　スキャナドライバ ３６　　ＭＸＩ ３８　　ＶＸＩ ４０　　表示装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】供試装置内の試験ポイントに接続されるよ
   うに構成されたシステムピンを備え、さらに、信号を発
   生し、又は加えられる信号を監視するための装置を含む
   自動回路テスタにおいて： Ａ）　信号バスがリンクの順序づけシーケンスを備え、
   その各々が第１及び第２の反対端を備え；Ｂ）　接続モ
   ジュールが第１及び第２の隣接リンクの各対に関連され
   、それに関連される対の第１のリンクの第２端に及びそ
   れに関連される対の第２のリンクの第１端に接続され、
   少なくとも３つの接続モジュールの各々が複数のテスタ
   資源のうちの少なくとも１つに関連し、少なくとも１つ
   のテスタ資源がシステムピンに関連され、さらに少なく
   とも１つの他のテスタ資源が装置の１つに関連され、各
   接続モジュールが第１、第２、及び第３のモジュール状
   態において動作され； ｉ）　　　第１のモジュール状態においては、各接続モ
   ジュールが、それぞれ、相互にそれと関連されるリンク
   対の第１及び第２のリンクの第２及び第１の端部に接続
   して、これらのリンクの連続性を保持するが、それらを
   それらと関連された各テスタ資源から孤立させることと
   ；ｉｉ）　　第２のモジュール状態においては、各接続
   モジュールがそれらと関連されるテスタ資源にそれらと
   関連される第１のリンクの第２の端部に接続されて、そ
   れらと関連する第２のリンクの第１の端部をそれらと関
   連される各テスタ資源と第１のリンクから孤立させるこ
   とと；ｉｉｉ）　第３のモジュール状態においては、各
   節増モジュールがそれらと関連するテスタ資源にそれら
   と関連する第２のリンクの第１の端部に接続されて、そ
   れらと関連する第１のリンクの第２の端部をそれらと関
   連する各テスタ資源及びそれらと関連する第２のリンク
   から孤立させること； Ｃ）　制御回路が複数の制御状態のうちの１つを選択的
   に仮定するように構成されて、各制御状態が異なる接続
   モジュール類に関連されており、そこにおいて、制御回
   路が、第２の状態に対して関連する接続モジュール対の
   １つを動作し、他方を第３の状態に対して動作し、さら
   に、第１の状態に対する制御状態に関連するモジュール
   の間で全ての接続モジュールを動作し、それにより、各
   制御状態において、テスタが、制御状態に関連する接続
   モジュールに関連するテスタ資源の間の信号経路を提供
   し、他方で、その部分を越えたバス内のリンクからの資
   源を孤立して、その制御状態に関連する接続モジュール
   の間の接続を得ること； から成ることを特徴とするシステム。
2. 【請求項２】請求項１に記載される組合わせにおいて：
   Ａ）　各信号バスが複数のリンクの順序づけシーケンス
   を備え、その各々が第１及び第２の反対端を有し、相互
   にリンクのシーケンス内のリンクに対応していることと
   ；Ｂ）　リンクの第１のシーケンス内の第１及び第２の
   隣接リンクの対に関連された各接続モジュールがリンク
   に関連し、特定された第１及び第２のリンクがそれぞれ
   他方の順序づけシーケンス内のそれに対応し、さらに、
   それに関連する各対の第１のリンクの第２端及びそれに
   関連する各対の第２雄リンクの第１端に接続されること
   と；Ｃ）　その第１のモジュール状態において、各接続
   モジュールがそれに関連するリンクの各対のそれぞれ第
   １及び第２のリンクの第２及び第１の端部を相互に連結
   して、それらのリンクの間の連続を得るがそれらに関連
   する各テスタ資源からそれらを孤立することと；Ｄ）　
   第２のモジュール状態において、各接続モジュールがそ
   れらに関連する各第１のリンクの第２の端部をそれらに
   関連するテスタ資源に接続し、それらに関連する各第２
   のリンクの第１の端部を同じシーケンス内の第１のリン
   ク及びそれらに関連する各テスタ資源から孤立させるこ
   とと； Ｅ）　第３のモジュール状態において、各接続モジュー
   ルがそれらに関連する各第２のリンクの第１の端部をそ
   れらに関連するテスタ資源に接続し、それらに関連する
   各第１のリンクの第２の端部をそれらに関連する各第１
   のリンク及び同じリンクの順序づけシーケンス上のそれ
   らに関連する第２のリンクから孤立させることと；を含
   むことを特徴とするシステム。
3. 【請求項３】請求項２に記載される組合わせにおいて：
   Ａ）　一般的に平面なスキャナ背面が信号バスを提供し
   ；さらに、 Ｂ）　複数の一般的に平面な回路ボードがスキャナ平面
   に接続されてそこから横方向に伸び、各回路ボードが異
   なる接続モジュールの１つを提供すること；を含むこと
   を特徴とするシステム。
4. 【請求項４】請求項３に記載される組合わせにおいて：
   Ａ）　共通ノードが各リンクのシーケンスに関連される
   ことと； Ｂ）　内部ノードが各リンクのシーケンスに関連され、
   各内部ノードがモジュールによりそれらに関連されるテ
   スタ資源に接続可能であることと； Ｃ）　第１のリンクスイッチがモジュールに関連された
   各第１のリンクに関連されて、関連された第１のリンク
   と関連された第１のリンクが一部をなすシーケンスに関
   連された共通ノードとの間に接続され、各第１のリンク
   スイッチがモジュールの第１及び第２の状態において閉
   止されて、第３の状態において開放されることと；Ｄ）
   　第２のリンクスイッチがモジュールと関連された各第
   ２のリンクに関連され、さらに関連された第２のリンク
   と関連された第２のリンクが一部をなすシーケンスと関
   連された共通ノードとの間に接続され、第２のリンクス
   イッチが第１及び第３のモジュール状態において閉止さ
   れ第２のモジュール状態において開放されることと；さ
   らに、 Ｅ）　内部スイッチが各リンクのシーケンスに関連され
   て、リンクのシーケンスと関連された内部ノードとリン
   クのシーケンスと関連された共通ノードとの間に接続さ
   れ、各内部スイッチが第１のモジュール状態で開放され
   、第２及び第３のモジュール状態で閉止されること；を
   含むことを特徴とするシステム。
5. 【請求項５】請求項１に記載された組合わせにおいて：
   Ａ）　一般的に平面なスキャナ背面が信号バスを提供す
   ることと；さらに、 Ｂ）　複数の一般的に平面な回路ボードがスキャナ背面
   に接続されてその横方向に伸張し、各回路ボードが異な
   る接続モジュールの１つを提供することと；を含むこと
   を特徴とするシステム。
6. 【請求項６】請求項５に記載された組合わせにおいて、
   各モジュールが： Ａ）　共通ノードが各リンクのシーケンスに関連される
   ことと； Ｂ）　内部ノードが各リンクのシーケンスに関連されて
   、各内部ノードがそれらに関連されるテスタ資源に対し
   てモジュールにより接続可能であり、第１のリンクスイ
   ッチがそのモジュールに関連される各第１のリンクに関
   連される第１のリンクに関連されて関連された第１のリ
   ンクが一部をなすシーケンスに関連される共通ノードと
   関連される第１のリンクの間に接続され、各第１のリン
   クスイッチが第１及び第２のモジュールの状態において
   閉止されて第３のモジュールの状態において開放するこ
   とと； Ｃ）　第２のリンクスイッチがそのモジュールが関連さ
   れる各第２のリンクに関連されて関連された第２のリン
   クが一部をなすリンクのシーケンスに関連される共通ノ
   ードと関連される第２のリンクの間に接続され、第２の
   リンクスイッチが第１及び第３のモジュール状態で閉止
   されて第２のモジュール状態で開放されることと；Ｄ）
   　内部スイッチが各リンクのシーケンスに関連されてリ
   ンクのシーケンスに関連される共通ノードとリンクのシ
   ーケンスに関連される内部ノードとの間に接続され、各
   内部スイッチが第１のモジュール状態で開放されて第２
   及び第３のモジュール状態で閉止されることと；を含む
   ことを特徴とするシステム。
7. 【請求項７】請求項１に記載される組合わせにおいて、
   各モジュールが： Ａ）　共通ノードが各リンクのシーケンスと関連される
   ことと； Ｂ）　内部ノードが各リンクのシーケンスに関連されて
   、各内部ノードがモジュールによりそれらに関連される
   テスタ資源に接続可能であり、第１のリンクスイッチが
   そのモジュールに関連される各第１のリンクに関連され
   て関連された第１のリンクが一部をなすシーケンスと関
   連される共通ノードと関連された第１のリンクとの間に
   接続され、各第１のリンクスイッチがモジュールの第１
   及び第２雄状態で閉止されて第３の状態で開放されるこ
   とと； Ｃ）　第２のリンクスイッチがモジュールが関連される
   各第２のリンクに関連されて、関連される第２のリンク
   が一部をなす共通ノードと関連される第２のリンクの間
   に接続されて、第２のリンクスイッチが第１及び第３の
   モジュール状態で閉止されて第２のモジュール状態で開
   放されることと；さらに、 Ｄ）　内部スイッチが各リンクのシーケンスに関連され
   、リンクのシーケンスに関連される共通ノードとリンク
   のシーケンスに関連される内部ノードとの間に接続され
   て、各内部スイッチが第１のモジュール状態で開放され
   第２及び第３のモジュール状態で閉止されることと；を
   含むことを特徴とするシステム。