JPH04324192A

JPH04324192A - 高速差動増幅器

Info

Publication number: JPH04324192A
Application number: JP3354405A
Authority: JP
Inventors: John A Reed; ジョン・エイ・リード
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1990-12-20
Filing date: 1991-12-20
Publication date: 1992-11-13
Anticipated expiration: 2017-03-11
Also published as: EP0492906B1; US5065055A; EP0492906A3; JP3265432B2; KR920013893A; DE69125807T2; CA2057555A1; DE69125807D1; KR960006633B1; CA2057555C; EP0492906A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ｂｉ−ＣＭＯＳ差動増
幅器の装置および方法に関し、更に詳細には、低レベル
相補論理信号に使用する、出力電圧の揺れが制御されて
いる高速ｂｉ−ＣＭＯＳ差動増幅器に関する。

【０００２】

【従来の技術】差動増幅器は、一方の信号の大きさを他
方の大きさと比較し、二つの信号の間の差により出力が
決まる２レベル信号処理に普通に使用されている。　ｂ
ｉ−ＣＭＯＳ構造を含めて、ＭＯＳＦＥＴ構成の場合、
特定の用途に対して差動増幅器を最適化する一般的な用
途は、電流を抵抗性負荷を通して流すことである。図１
ａを参照すると、１対のバイポーラトランジスタ１１０
および１１１により形成され、電流が電流源　１１２か
ら供給されている差動増幅器１１５が示されている。差
動増幅器１１５の出力は、　差動増幅器１１５を形成す
る各バイポーラトランジスタ１１０および１１１に接続
されている１対の抵抗性負荷１００および１０１の電圧
差に等しい。　抵抗性負荷１００および１０１はそれぞ
れの電圧降下が差動増幅器１１５に続く回路要素の特定
のパラメータに適切である電圧差を生ずるように選定さ
れる。

【０００３】図１ａに示す抵抗性負荷整合回路は多数の
用途に対して良好に動作するが、高速論理処理に適用す
るときは、設計が工合よくできない。上述の抵抗性負荷
の構成に関連して著しい性能の問題が二つある。第１は
、抵抗性負荷１００または１０１のいずれかを横断する
電圧の揺れが大きすぎると、負荷に接続されているトラ
ンジスタ１１０または１１１のいずれかが飽和する、す
なわち、コレクタ・ベース間接合が順方向に無感覚にな
る、可能性がある。トランジスタが飽和すると、トラン
ジスタをオフにするのに必要な時間が長くなり、差動増
幅器の性能が低下することになる。

【０００４】第２に、過大な電圧揺れは電圧クランプを
使用すれば減らすことができるが、この解法それ自身か
ら別の問題が発生する。今度は図１ｂを参照すると、差
動増幅器１６５が１対のバイポーラトランジスタ１６０
および１６１から形成され、　電流が電流源１６２から
供給されている。図１ｂに示すとおり、差動増幅器１６
５の揺れ電圧は、それぞれトランジスタ１６０および１
６１により駆動される負荷１４０および１４１の出力を
制限する１対のバイポーラクランプ１５０および１５１
を使用することにより低下する。しかし、クランプ１５
０および１５１が存在すること自体により出力ノードに
おけるキャパシタンスが増大する。キャパシタンスが大
き過ぎれば、時間変動信号に対する時間応答が大きくな
って再びその出力ノードにおける応答が遅くなり、差動
増幅器１６５の全体としての性能が低下する。上に示したように、　飽和およびキャパシタンスという
二つの条件から速さが決め手となる回路に重大な問題が
生ずる。

【０００５】その上、特定の用途によっては、抵抗性負
荷の物理的大きさが回路の性能を落すことがある。典型
的には、ＭＯＳＦＥＴ装置の抵抗器は、その関連のＩ−
Ｖ特性の線形応答領域内で動作するベース拡散トランジ
スタとして形成されている。このようなベース拡散抵抗
器はシリコン基板上に物理的に配置されているので、抵
抗性装置の本質キャパシタンスは装置の物理的大きさが
増大すると共に増大する。装置のキャパシタンスが増大
すると、ノードの応答が遅くなる。幾つかの点で、速度
の低下により増幅器が高速または超高速の用途に対して
役に立たなくなる。

【０００６】差動増幅器の最適化の問題に対する従来技
術の別の解法は、能動フィードバック機構を使用して差
動増幅器の出力電圧を基準電圧源と関係づけることであ
る。この解法は一層精密な出力電圧の制御を行うことが
できるが、能動フィードバックは高速回路に適用すると
き不適になることがある。超高速論理回路では、出力ノ
ードを測定するだけでノードのキャパシタンスが増大し
てノードの性能がかなり低下し、それによって差動増幅
器全体の性能が低下する可能性がある。

【０００７】

【発明が解決しようとする課題】本発明の目的は、高速
論理信号の処理に使用する一つ以上の　ｂｉ−ＣＭＯＳ
差動増幅器の出力電圧の揺れを、差動増幅器の応答を遅
くすることなく、制御する簡単且つ効果的な装置、およ
び方法を提供することである。本発明は、このようなｂ
ｉ−ＣＭＯＳ差動増幅器の出力電圧揺れを最適化する、
温度条件および電圧条件の範囲にわたり従来技術の装置
および方法より有効で、しかも高速用途において差動増
幅の性能を低下させない、装置および方法を提供する。

【０００８】

【課題を解決するための手段】高速論理回路に使用する
、電圧揺れが制御されている差動増幅器を開示する。この差動増幅器は、一つ以上の被制御差動センス増幅器
の出力の揺れを制御する負荷電流制御回路を備えている
。負荷電流制御器は、模擬負荷装置での電圧を測定する
ことにより動作するが、模擬負荷装置は、制御器にセン
ス増幅器に提示する実際の負荷と同じ負荷を提示するよ
うに幾何学的に大きさが決められている。模擬負荷径路
を平衡させることにより、以下に一層詳細に説明するよ
うに、センス増幅器の出力ノードの内部の回路径路が正
確に複製される。明らかに、負荷電流制御器はそれ自身
差動増幅器のように構成されており、模擬負荷装置を横
断する電圧降下を所要揺れ電圧基準と比較する。負荷電
流制御器に入っている差動増幅器の出力は、それ故、模
擬負荷装置を横断する実際の電圧降下と所要揺れ電圧と
の間の差である。電圧差は特に必要とする所定値になる
ように調節した電流を供給する電流ミラーを駆動する。調節された電流は続いて電圧クランプとして構成された
トランジスタに流入するが、電圧クランプのクランプ出
力はＶｂｉａｓと名付けた電圧である。Ｖｂｉａｓは電
流を基準または所要の揺れ電圧に等しい電圧降下に対応
する模擬負荷に流入させる。

【０００９】センス増幅器は、従来どおりに構成された
差動増幅器対であり、各々は２個のバイポーラトランジ
スタから成り、そのベース入力は記憶アレイ列選択増幅
器から受取る相補論理信号である。差動対の各トランジ
スタのコレクタは、線形抵抗器として働くｐチャンネル
ＭＯＳＦＥＴに接続されており、これによりそれぞれの
論理相補出力信号を発生する。負荷電流制御回路により
供給されるＶｂｉａｓ電圧によりｐチャンネル「抵抗器
」に流入する負荷電流が精密に制御され、制御器は各セ
ンス増幅器の差動対を形成するトランジスタのエミッタ
に共通に接続されている電流源を駆動する。動作時にＶ
ｂｉａｓにより駆動される電流源は各センス増幅器内部
の差動対を、差動増幅器の各コレクタの出力で測った電
圧揺れが負荷電流制御回路により発生された所要揺れ電
圧に等しいように、バイアスする。このようにして、差
動増幅器の出力揺れは負荷電流制御回路により、速さに
影響を与えず、所定範囲に制御される。本発明を採用す
る差動増幅器により得られることになる利点は、従来技
術の装置により可能なよりも高い速度で、且つ動作およ
び処理の温度および電圧の広い範囲にわたって増幅器出
力の制御が向上することである。

【００１０】

【詳細な説明】

電圧揺れが制御されている高速　ｂｉ−ＣＭＯＳ差動増
幅器を開示する。以下の説明において、説明の目的で、
特定の数、時間、信号のタイミング、構成などを、本発
明を充分理解するために示してある。しかし、当業者に
は本発明をこれら特定の細目が無くても実用化すること
ができることが明らかであろう。その他の場合には、本
発明を不必要に不明瞭にしないために周知の回路および
装置をブロック図の形で示してある。

【００１１】さて図２を参照すると、本発明の主題であ
る差動増幅器の簡略ブロック図が示されている。図２ａ
において、負荷電流制御器２００はバイアス電圧２０２
を発生し、この電圧はセンス増幅器２２０に供給される
。　センス増幅器２２０は１対の入力２０５および２０
６を備えており、各入力は二つの低レベル相補論理信号
の一方を受ける。　センス増幅器２２０は更に増幅され
た二つの相補論理信号の各々に対する１対の出力２１５
および２１６を備えている。動作中、センス増幅器２２０は入力２０５および２０６
に接続されている信号の電圧レベルを上昇させる。バイ
アス電圧２０２はセンス増幅器２２０による入力信号２
０５および２０６の増幅を制限するように働くので、出
力２１５および２１６の電圧揺れは所定の所要範囲内に
留まる。当業者には図２ａは一つのセンス増幅器２２０
に結合された一つの負荷電流制御器２００を示している
が、複数のセンス増幅器２２０を一つの負荷電流制御器
２００に結合して同等の有効結果を得ることができるこ
とが明らかなはずである。

【００１２】次に図２ｂに転ずると、本発明の一層詳細
な図式表現が示されている。負荷電流制御器２００は二
つの入力を有する差動増幅器２０１から構成されている
。一方の入力は基準電圧源２１０からの電圧を受けるが
、この電圧はセンス増幅器２２０の出力揺れ電圧となる
。他方の入力は模擬負荷装置２１１間で測った電圧降下
を受ける。　差動増幅器２０１は模擬負荷電圧２１１を
基準電圧２１０と比較し、それから出力２０２を発生す
るが、出力２０２は二つの入力信号２１０と２１１との
間の差として決まるものである。出力電圧２０２は続い
て電圧クランプ２０３により制限される。　クランプ２０３の出力はバイアス電圧Ｖｂｉａｓ２０
４と名付けた電圧である。電圧源２０９は出力バイアス
電圧２０４に対する電流を供給する。

【００１３】図２ｂのセンス増幅器２２０は先に図２ａ
に示したように構成されている。図２ｂにおいて、　差
動増幅器２２５は入力２０５および２０６を受取るが、
入力２０５および２０６は二つの相補論理信号のいずれ
か一方で構成されている。　センス増幅器２２０は更に１対の出力２１５および２
１６を備えており、その各々は増幅された二つの相補論
理信号の一方を出力する。　バイアス電圧２０４は電流
源２３０を介して差動増幅器２２５に接続されている。　動作中、センス増幅器２２０は入力信号２０５および
２０６の電圧レベルを上げ、　電圧２０４は、出力２１
５および２１６の電圧揺れが所定の範囲内に留まるよう
に差動増幅器２２５を制限するよう働く。図２ｂに示す
ように、本発明のこの実施例では、出力２１５および２
１６は回路供給電圧と回路供給電圧から揺れ基準電圧を
引いた電圧との間で揺れる。

【００１４】今度は図３を参照すると、これは出力バイ
アス電圧Ｖｂｉａｓを発生する負荷電流制御回路の概要
図である。図３を通じて、Ｖｃｃは回路に対する共通ノ
ード供給電圧である。負荷電流制御器の内部に差動対と
して動作する１対のエミッタ結合バイポーラｎｐｎトラ
ンジスタ１および１４がある。　ｎチャンネルＭＯＳＦ
ＥＴトランジスタ１６は差動対を形成するトランジスタ
１および１４に対する電流源として働き、トランジスタ
１および１４のエミッタに共通に接続されている。所要
の基準揺れ電圧はｎｐｎバイポーラトランジスタ１２に
より発生されるが、　ここで基準電圧はトランジスタ１
２のベース・エミッタ間電圧Ｖｂｅであり、トランジス
タ１２はそのコレクタおよびベースがＶｃｃに結合され
ている。トランジスタ１２のＶｂｅは開示した実施例で
は基準レベルとして使用されたが、その理由は、差動増
幅器の出力揺れを、既知の、比較的安定な量であるＶｂ
ｅに制御したかったからである。しかし、基準レベルを
当業界で既知の手法により他の電圧レベルに設定するこ
とにより所要のどんな出力揺れをも得ることができる。

【００１５】基準電圧Ｖｂｅはトランジスタ１２のエミ
ッタから取られ、トランジスタ１４のベースを介して差
動対の一方の入力に結合されている。トランジスタ１４
のコレクタはＶｃｃに結合されている。差動対の他のト
ランジスタへの入力はトランジスタ１７により形成され
る模擬負荷装置間の電圧降下である。好適実施例では、
模擬負荷装置を形成するトランジスタ１７は、線形抵抗
器のように動作するよう構成された、寸法　３．５／０
．８μｍのｐチャンネルＭＯＳＦＥＴトランジスタであ
る。トランジスタ１７はセンス増幅器内の出力装置に合
うように幾何学的に調節されていることに注目しなけれ
ばならないが、これについては図４に関連して一層詳細
に説明することにする。トランジスタ１７のソースはＶ
ｃｃに接続され、ゲートは接地され、ドレインはトラン
ジスタ１のベースに接続されており、トランジスタ１お
よび１４により形成されている差動対への他の入力を構
成している。模擬負荷装置を形成するトランジスタ１７
に続く模擬負荷回路の径路の残りは、以下に説明するセ
ンス増幅器の内部の出力径路に精密に類似しており、機
能的に同一である。

【００１６】トランジスタ１７のドレインは模擬負荷装
置を備え、ｎｐｎバイポーラトランジスタ０のコレクタ
に接続されている。上に記したとおりトランジスタ０は
センス増幅器の中の差動増幅器を形成する各バイポーラ
トランジスタと機能的に同じであるがトランジスタ０は
低電流の装置である。トランジスタ０のベースはトラン
ジスタ１２のエミッタから供給されるＶｂｅ基準を受け
る。トランジスタ０のエミッタはｎチャンネルＭＯＳＦ
ＥＴトランジスタ６のドレインに接続されており、トラ
ンジスタ６のソースは他のｎチャンネルＭＯＳＦＥＴト
ランジスタ３のドレインに接続され、トランジスタ３の
ソースは接地されている。トランジスタ１７、０、６、
および３は、上述のように、以下に図４に関連して説明
するセンス増幅器ブロック内の四つのトランジスタと機
能的に同じである。トランジスタ１７、０、６、および
３は負荷電流制御器にセンス増幅器と同じ回路負荷を提
示する。何故なら電圧レベルＶｃｃ−Ｖｂｅはその揺れ
を制御している差動増幅器の中の対応するトランジスタ
のベースに加えられるレベルとほぼ同じレベルにあるか
らである。

【００１７】回路径路として、トランジスタ１７、トラ
ンジスタ０、トランジスタ６、およびトランジスタ３は
センス増幅器ブロックに入っている差動増幅器の導電径
路を機能的に表わしている。ここでの意図は径路を通し
て流れる電流を模擬し、径路の先端でｐチャンネル模擬
負荷を形成するトランジスタ１７を通して流れる電流を
監視し、トランジスタ１７を横断する電圧降下を基準ト
ランジスタ１２のＶｂｅ電圧と比較し、比較電圧が平衡
しているとき動作状態を表わす出力電圧Ｖｂｉａｓを調
節することである。回路径路は実際のセンス増幅器の出
力段と機能的に同じであるが、負荷電流制御器の中に入
っている装置は大きさが調節されている複製だけである
ことに注目しなければならない。したがって、代表的ノ
ードにおける電圧が同じであっても、模擬径路内の電流
の大きさははるかに小さく、センス増幅器と比較して最
小限の電流供給しか必要としない。機能的に同じ回路径
路の目的は、本発明の重要な特徴である。というのは、
これにより制御器がセンス増幅器それ自体の内部のパラ
メータ値を侵入的に測定することなく制御バイアス電圧
を発生することができるからである。

【００１８】なおも図３を参照して、、コレクタがトラ
ンジスタ９のドレインに接続されＲＵとともに更に二つ
のトランジスタ９および７のゲートにも接続されている
トランジスタ１のコレクタが、１対のｐチャンネルＭＯ
ＳＦＥＴから成る電流ミラーを駆動している。トランジ
スタ７および９のソースは回路電源Ｖｃｃに結合されて
いる。好適実施例では、トランジスタ９のチャンネル幅
は３μｍであり、トランジスタ７のチャンネル幅は５μ
ｍであり、したがってトランジスタにはトランジスタ９
を流れる電流の５／３の電流が流れる。トランジスタの
ドレインは電圧クランプ１５に接続されている。電圧ク
ランプ１５は、そのゲートおよびドレインが共にトラン
ジスタのドレインに接続されているトランジスタにより
形成されており、トランジスタ１５のソースは接地され
ている。ｐチャンネルＭＯＳＦＥＴバイアス用トランジスタ１８
は回路に動作を開始させる。トランジスタ１８のソース
はＶｃｃに結合され、そのゲートは接地されている。ト
ランジスタ１８のドレインはトランジスタ１６のゲート
および電圧クランプトランジスタ１５のドレインに接続
されている。

【００１９】動作中、特に静止状態からの始動時に、バ
イアス用トランジスタ１８はそのドレインにかかる電圧
をトランジスタ３が導通するように上昇させる。したが
ってトランジスタ３はトランジスタ３、トランジスタ６
、トランジスタ０、およびトランジスタ１７で形成され
る模擬負荷径路に電流を流入させる。Ｖｂｉａｓの電圧
レベルはかなりな量の電流がバイポーラトランジスタを
通して流れる点まで上昇し続ける。トランジスタ０は、
そのコレクタ電圧を低下させ、トランジスタ１７のドレ
イン電圧およびバイポーラトランジスタ１のベースにか
かる電圧をも引き下げる。トランジスタ１のベースにか
かる電圧はトランジスタ１４のベースにかかる電圧と平
衡する点まで下る。トランジスタ１４は、上述から、そ
のベースにトランジスタ１２からの基準電圧Ｖｂｅが印
加されている。したがって、トランジスタ１４および１
により形成される差動対がその制御点に到達し始める。トランジスタ１を流れる電流はトランジスタ９を通して
も流れる。上述から注目されるのは、トランジスタ９が
トランジスタ７と共に電流ミラーを形成しており、した
がってトランジスタ９を流れる電流はトランジスタ７に
より複製されるということである。二つの電流の唯一の
違いは上に説明したようにトランジスタ９と７との幾何
学の大きさの比により生ずる大きさである。現在の実施
例では、電流の尺度は５／３の比から成っている。トラ
ンジスタ７を流れる電流は電圧クランプとして構成され
ているトランジスタ１５に流入し、トランジスタ１５は
トランジスタ７のドレインにかかる電圧を制限する。ト
ランジスタ１５により制限されるので、トランジスタ７
のドレインの電圧は正確に所要バイアス電圧Ｖｂｉａｓ
になり、これは模擬負荷トランジスタ１７の電圧降下が
トランジスタ１２の基準とする所要出力電圧揺れに等し
い状態を表わす電圧である。Ｖｂｉａｓは負荷電流制御
器の出力であり、当業者には明らかであるように、「閉
ループ」制御回路により行われる負帰還はＶｂｉａｓを
トランジスタ１７にトランジスタ１および１４のベース
電圧を等しくするのに丁度充分な電流を供給するレベル
にしておく傾向がある。それ故、このＶｂｉａｓレベル
で、対応して差動増幅器のコレクタにかかる電圧揺れは
ほぼＶｂｅになる。Ｖｂｉａｓはセンス増幅器のＶｂｉ
ａｓ入力に接続されているが、これについて次に説明す
ることにする。

【００２０】今度は図４に転ずると、センス増幅器の概
要図が示されている。上の図３でのように、Ｖｃｃは共
通ノード供給電圧である。センス増幅器はこの分野で周
知のようにバイポーラ差動増幅器から構成されており、
　ｎｐｎバイポーラトランジスタ２０およびｎｐｎバイ
ポーラトランジスタ３０により形成されている。　トラ
ンジスタ２０および３０のエミッタは共通に、１対のｎ
チャンネルＭＯＳＦＥＴトランジスタ２２および２３を
介して接地されている。トランジスタ２２は、そのドレ
インをトランジスタ２０および３０の結合エミッタに結
合し、そのソースをトランジスタ２３のドレインに接続
し、そのゲートが外部制御手段（図示せず）からイネー
ブル信号を受け、実質上イネーブルスイッチとして動作
する。トランジスタ２３は、差動対へのＶｂｉａｓ電圧
供給用の電流源として動作し、そのソースは接地されて
おり、そのゲートは負荷電流制御器からＶｂｉａｓ電圧
を受けている。トランジスタ２０のコレクタはｐチャン
ネル負荷装置トランジスタ２６のソースに接続されてい
る。トランジスタ２６はそのドレインがＶｃｃに接続さ
れて線形抵抗器として動作する。トランジスタ３０のコ
レクタはｐチャンネル負荷装置トランジスタ３４のソー
スに接続されている。トランジスタ３４はそのドレイン
をＶｃｃに結合して線形抵抗器として動作する。トラン
ジスタ２６および３４のゲートは共に接地されており、
ｐチャンネル負荷装置を完成させている。トランジスタ
２６および３４の負荷電流はそれぞれバイポーラトラン
ジスタ２０および３０を通る電流によって決まり、その
電流の和はスイッチングトランジスタ２２および電流源
トランジスタ２３により形成される電流源径路から利用
可能な電流によって決まる。トランジスタ２３は負荷電
流制御回路から供給されるＶｂｉａｓにより制御される
ので、Ｖｂｉａｓはｐチャンネル負荷装置２６および３
４を流れる電流を制御することになり、したがって、セ
ンス増幅器の出力電圧を制御することになる。

【００２１】センス増幅器は、上の図２ａおよび図２ｂ
でのように、二つの入力２０５および２０６を備えてお
り、これらは本発明を採用しているシステムの相補低レ
ベル論理信号の一方を受けるように接続されている。入
力２０５および２０６は１対の電圧クランプ２９および
３２で終端されている。　クランプ２９はｎｐｎバイポ
ーラトランジスタにより形成されており、そのコレクタ
およびゲートはＶｃｃに結合されており、そのエミッタ
は入力２０５を通して一方の低レベル論理信号を受けて
いる。他のクランプ３２はｎｐｎバイポーラトランジス
タにより形成され、そのコレクタおよびゲートはＶｃｃ
に結合されており、　そのエミッタは入力２０６を通し
て相補低レベル論理信号を受けている。ｐチャンネルトランジスタ２４は入力２０５および２０
６の間の高インピーダンスリングとして働き、クランプ
２９および３２が他の入力に対して浮き上らないように
している。センス増幅器は二つの出力２１５および２１
６をも備えている。トランジスタ２０のコレクタは出力２１６に結合され、
　一つの高レベル論理信号出力を発生する。トランジス
タ３０のコレクタは出力２１５に接続され、　相補高レ
ベル論理信号出力を形成する。トランジスタ２０および
３０のコレクタは、その各々と関連してそれぞれコンデ
ンサ３６および２１として図４に示す寄生キャパシタン
スを持っている。寄生キャパシタンスはセンス増幅器お
よび負荷を形成するトランジスタの物理的構造に一役買
っている。

【００２２】動作中、トランジスタ２０および３０によ
り形成されたセンス増幅器は当業者に既知の従来どおり
の差動増幅器として働く。それぞれトランジスタ２０お
よび３０に結合されている入力信号「イン」および「イ
ンバー」により電流が各負荷装置２６および３４を流れ
、各電流の相対的大きさは、電流源トランジスタ２３に
よりおよびトランジスタ２０および３０に加えられるベ
ース電圧のレベル差により決まる。負荷装置２６および
３４に流入する電流はそれぞれトランジスタ２６および
３４間に電圧降下を生ずる。各負荷装置２６および３４の電圧は、そのゲート駆動が
Ｖｂｉａｓにより制御されるトランジスタ２３から供給
される電流に対応する増幅されたそれぞれの入力信号で
ある。センス増幅器の出力信号を図４に、トランジスタ
２６および３４のドレインで測った、「アウト」および
「アウトバー」として示してある。「アウト」および「
アウトバー」信号はこのように増幅された入力信号「イ
ン」および「インバー」から構成されている。「アウト
」および「アウトバー」が揺れる電圧レベルは負荷電流
制御器により供給されるＶｂｉａｓにより決まり且つ制
限される。Ｖｂｉａｓは電流源トランジスタ２３のゲー
ト駆動を制御し、「アウト」と「アウトバー」との間の
揺れをＶｃｃからＶｃｃ−Ｖｂｅまでに制限している。トランジスタ２３から供給される電流が増加するにつれ
て、負荷２６および３４の電圧降下が増大し、論理信号
が増幅される。

【００２３】これまで電圧揺れが制御された高速ｂｉ−
ＣＭＯＳ差動増幅器について説明してきた。当業者によ
り本発明の要素の材料および構成に対して本発明の精神
および範囲から逸脱することなく変更および修正を行う
ことができると考えられる。

【００２４】

【発明の効果】本発明の従来技術に優る主な長所は、負
荷電流制御器が、出力揺れをＶｃｃからＶｃｃ−Ｖｂｅ
までに維持するに必要なＶｂｉａｓを供給し、もはや目
立ち過ぎる高キャパシタンス電圧制限器または速さを遅
くするフィードバック回路の必要性がなくなっていると
いうことである。差動増幅器は、電圧揺れが独立した同
一回路で制御されるのでそのような装置から実質的に妨
害されずに動作することができる。したがって、差動増
幅器の出力揺れは、温度、供給電圧、または回路の処理
履歴に関係なくＶｃｃからＶｃｃ−Ｖｂｅまでのままに
なっている。

【図面の簡単な説明】

【図１】差動増幅器を特定の負荷に対して最適化するこ
とに対する従来技術の解法を示す。

【図２】センス増幅器の出力遅れを制限するのに負荷電
流制御器を使用する回路（ａ）及び負荷電流制御器の更
に詳細な図（ｂ）であり、入力信号および出力信号を示
している。

【図３】本発明の負荷制御回路の概略図である。

【図４】本発明に設けられているセンス増幅器の概略図
である。

【符号の説明】

２００：負荷電流制御器２０１：差動増幅器２０２：バイアス電圧２０３：電圧クランプ２０４：バイアス電圧２２０：センス増幅器２２５：差動増幅器

Claims

【特許請求の範囲】

【請求項１】　　低レベルの相補論理信号を増幅するた
めの制御された出力電圧の揺れを有する高速差動増幅器
において、その差動増幅器が；ａ）一対の負荷装置を備え、さらに第１、第２、第３お
よび第４の入力を有するとともに第１および第２の出力
を有しており、前記第１の入力は第１の低レベル論理信
号を受けるように結合され、前記第２の入力は前記第１
の低レベル論理信号に相補的な第２の低レベル論理信号
を受けるように結合され、前記第３の入力は負荷電流制
御手段からバイアス電圧を受けて前記センス増幅器の出
力電圧の揺れを制御するように結合され、前記第４の入
力は外部から供給されるイネーブル信号を受けるように
結合されている、少くとも一つのセンス増幅器と；ｂ）
前記増幅器内の前記負荷装置を模擬し、基準揺れ電圧を
受けるように結合された第１の入力と、差動増幅器内の
前記負荷装置を模擬する模擬負荷から模擬負荷電圧を受
けるように結合された第２の入力と、出力とを備えてお
り、前記基準揺れ電圧が所定の高レベル論理信号とその
相補高レベル論理信号との間の所要電圧差で、前記模擬
負荷電圧が高速差動増幅器内の前記負荷と幾何学的に同
様の装置の電圧降下である負荷電流制御手段と；を有し
、前記負荷電流制御手段が、前記模擬負荷電圧を前記基
準揺れ電圧と比較し、前記模擬負荷を横断する模擬電圧
降下が前記基準揺れ電圧と等しいとき対応する出力バイ
アス電圧を発生させるものであり、かつ、前記センス増
幅器が、前記第１および第２の低レベル論理入力信号を
第１および第２の増幅高レベル論理信号にまで上げ、前
記バイアス電圧が前記第１および第２の高レベル論理信
号の出力電圧揺れが前記基準揺れ電圧に等しくなるよう
に前記負荷装置に流入する電流を制御し、前記第１およ
び第２の高レベル論理信号は差動増幅器の制御された出
力揺れを有する、ことを特徴とする高速差動増幅器。
【請求項２】　　低レベルの相補論理信号を増幅するた
めの制御された出力電圧の揺れを有する高速差動増幅器
において、その差動増幅器が；第２信号が第１信号に対
して相補的である第１及び第２低レベル論理信号を増幅
するためセンス増幅手段で前記第１及び第２底レベル論
理信号をそれぞれ受ける第１及び第２入力と、負荷電流
制御手段からのバイアス電圧を受ける第３入力と、外部
電源イネーブル信号を受ける第４入力と、第１及び第２
負荷と、第１及び第２出力とを有するセンス増幅手段と
；前記第１及び第２負荷を模擬し、出力バイアス電圧を
発生する模擬負荷装置に流れる電流を制御する負荷電流
制御手段で基準揺れ電圧を発生させる基準揺れ電圧手段
と、模擬負荷に流れる電流に比例した模擬負荷電圧を発
生する模擬負荷と、前記基準揺れ電圧を受ける第１入力
と、模擬負荷電圧を受ける第２入力と、出力とを有して
基準揺れ電圧と模擬負荷電圧とを比較して出力基準差を
発生させる第１差動増幅器と、前記第１差動増幅器の基
準差を受ける入力と出力とを有し、模擬負荷の電圧に応
じて計測された電流と電圧とを発生する計測手段と、前
記計測手段に接続された入力と出力とを有し、計測手段
の計測された電圧を制限し、前記負荷電流制御手段の出
力バイアス電圧を発生させる電圧クランプとを有する負
荷電流制御手段と；を有し前記バイアス電圧が第１及び
第２負荷の第１及び第２底レベル論理信号の流れを制御
し、第１及び第２負荷の制御された電流に応じた電圧が
増幅された第１及び第２高レベル制御論理信号を含み、
その第１及び第２高レベル論理信号が前記制御された出
力揺れを含み、前記センス増幅手段の第１及び第２出力
に現れたものが基準揺れ電圧を制限することを特徴とす
る高速差動増幅器。
【請求項３】　　低レベルの相補論理信号を増幅するた
めの制御された出力電圧の揺れを有する高速差動増幅器
において、その差動増幅器が、第１および第２のバイポ
ーラトランジスタから成るエミッタ結合差動対と、ベー
ス・エッタ間電圧に等しい大きさＶｂｅの基準揺れ電圧
を発生する、そのエミッタがエミッタ結合差動対の前記
第１のトランジスタのベースに接続されているバイポー
ラ基準トランジスタと、ｐチャンネルトランジスタから
成り、模擬負荷に流入する電流に対応する模擬負荷電圧
を発生する模擬負荷であって、前記エミッタ結合差動対
の前記第２のバイポーラトランジスタのベースに接続さ
れている模擬負荷と、電圧クランプと、第１および第２
のｐチャンネルトランジスタから成り、前記模擬負荷を
横断する電圧降下に対応するよう増減された電流および
電圧を発生する電流ミラーであって、前記第２のｐチャ
ンネルトランジスタのドレインは前記電流ミラーの入力
から成り且つ前記エミッタ結合差動対の前記第２のバイ
ポーラトランジスタのコレクタに接続されており、第１
のｐチャンネルトランジスタのドレインは前記電流ミラ
ーの出力から成り且つ前記電圧クランプに接続されてい
る、電流ミラーと、を備えており、前記基準揺れ電圧と
前記模擬負荷電圧との間の差は前記エミッタ結合対の前
記第２のトランジスタのコレクタおよび前記電流ミラー
の入力に現われ、前記増減した電流および電圧は前記模
擬負荷を横断する電圧に対応し、前記電圧クランプは前
記増減電圧を制限し、前記電圧クランプの電圧制限出力
は所要バイアス電圧から成り、前記差動増幅器は更に、
ｎチャンネルトランジスタから成る外部制御イネーブル
スイッチであって、該イネーブルスイッチのゲートはイ
ネーブル信号により駆動される外部制御イネーブルスイ
ッチと、ｎチャンネルトランジスタから成り、そのゲー
トが前記バイアス電圧により駆動される電流源と、第１
および第２の低レベル論理信号を増幅するセンス増幅器
であって、前記第２の低レベル論理信号は前記第１の低
レベル論理信号を相補するものであり、前記センス増幅
器は、エミッタ結合差動対から成る第３および第４のバ
イポーラトランジスタであって、前記センス増幅器は第
１および第２の低レベル論理信号を受けるように結合さ
れ、前記第２の低レベル論理信号は前記第１の低レベル
信号の相補であり、前記第３および第４のバイポーラの
エミッタは前記イネーブルスイッチにより前記電流源に
切換え可能に接続されている、第３および第４のバイポ
ーラトランジスタと、それぞれ前記第３および第４のバ
イポーラトランジスタに接続されているｐチャンネルト
ランジスタから成る第１および第２の負荷と、から構成
されている少くとも一つのセンス増幅器と、を備えてお
り、前記バイアス電圧はそれぞれ第１および第２の負荷
に流入する前記第１および第２の低レベル論理信号の電
流を制御し、前記第１および第２の負荷に流入する前記
制御電流に対応する電圧は増幅された第１および第２の
高レベル制御論理信号から成り、前記制御出力揺れから
成り且つ前記センス増幅器手段の前記第１および第２の
出力に現われる前記第１および第２の高レベル論理信号
は前記基準揺れ電圧に制限されている、ことを特徴とす
る高速差動増幅器。
【請求項４】　　低レベル相補論理信号を増幅する高速
差動増幅器の出力電圧の揺れを制御する方法であって、
基準揺れ電圧を受けるように結合されている第１の入力
、模擬負荷から模擬負荷電圧を受けるように結合されて
いる第２の入力、および出力を備えて、前記模擬負荷電
圧を前記基準揺れ電圧と比較し、前記模擬負荷を横断す
る模擬電圧降下が前記基準揺れ電圧に等しいときに対応
する出力バイアス電圧を発生する負荷電流制御手段を設
ける段階と、第１、第２、第３、および第４の入力、お
よび第１および第２の入力を備えているセンス増幅器で
あって、前記第１の入力の第１の低レベル論理信号を受
けるように結合され、前記第２の入力は前記第１の低レ
ベル論理信号への相補である第２の低レベル論理信号を
受けるように結合され、前記第３の入力は前記センス増
幅器の入力電圧の揺れを制御する前記バイアス電圧を受
けるように結合され、前記第４の入力は外部から供給さ
れるイネーブル信号を受けるように結合されているもの
である、センス増幅器を設ける段階と、から構成され、
前記センス増幅器は前記第１および第２の低レベル論理
入力信号を第１および第２の高レベル論理信号に増幅し
、前記バイアス電圧は前記第１および第２の高レベル論
理信号の出力電圧揺れが前記基準揺れ電圧に等しいよう
に前記センス増幅器を制御し、前記第１および第２の高
レベル論理信号は差動増幅器の制御された出力揺れから
構成されている、ことを特徴とする方法。
【請求項５】　　低レベル相補論理信号を増幅する高速
差動増幅器の出力電圧の揺れを制御する方法であって、
該方法は、第１および第２のバイポーラトランジスタか
ら成るエミッタ結合差動対を設ける段階と、そのエミッ
タがエミッタ結合差動対の前記第１のトランジスタのベ
ースに接続されているバイポーラ基準トランジスタから
、ベース・エミッタ間電圧に等しい大きさＶｂｅの基準
揺れ電圧を発生する段階と、ｐチャンネルトランジスタ
から成り、前記エミッタ結合差動対の前記第２のバイポ
ーラトランジスタのベースに接続されている模擬負荷か
ら、模擬負荷に流入する電流に対応する模擬負荷電圧を
発生する段階と、電圧クランプを設ける段階と、電流ミ
ラーの前記模擬負荷を横断する電圧降下に対応する電流
および電圧を増減する段階であって、前記電流ミラーは
第１および第２のｐチャンネルトランジスタから成り、
前記第２のｐチャンネルトランジスタのドレインは前記
電流ミラーの入力から構成されると共に前記エミッタ結
合差動対の前記第２のバイポーラトランジスタのコレク
タに接続されており、第１のｐチャンネルトランジスタ
のドレインは前記電流ミラーの出力から構成されると共
に前記電圧クランプに接続されているものである、電流
および電圧を増減する段階と、を含んでおり、前記基準
揺れ電圧と前記模擬負荷電圧との差は前記エミッタ結合
対の前記第２のトランジスタのコレクタにおよび前記電
流ミラーの入力に現われ、前記増減した電流および電圧
は模擬負荷を横断する電圧降下に対応し、前記電圧クラ
ンプは前記増減した電圧を制限し、前記電圧クランプの
電圧制限された出力は所要バイアス電圧から構成されて
おり、前記方法は更に、ｎチャンネルトランジスタから
成り、そのゲートがイネーブル信号により駆動される外
部制御イネーブルスイッチを設ける段階と、ｎチャンネ
ルトランジスタから成り、そのゲートが前記バイアス電
圧により駆動される電流源を設ける段階と、センス増幅
器により第１および第２の低レベル論理信号を増幅する
段階であって、前記第２の低レベル論理信号は前記第１
の低レベル論理信号への相補であり、前記センス増幅器
は、エミッタ結合差動対から成る第３および第４のバイ
ポーラトランジスタと、それぞれ該第３および第４のバ
イポーラトランジスタに接続されているｐチャンネルト
ランジスタから成る第１および第２の負荷とを備え、第
１の低レベル論理信号および該第１の低レベル論理信号
への相補である第２の低レベル論理信号を受けるように
接続されており、前記第３および第４のバイポーラトラ
ンジスタのエミッタは前記イネーブルスイッチにより切
換え可能に前記電流源に接続されているものである、第
１および第２の低レベル信号を増幅する段階と、を含み
、前記バイアス電圧は前記第１および第２の負荷の流入
するそれぞれ前記第１および第２の低レベル論理信号の
電流を制御し、前記第１および第２の負荷に流入する前
記制御電流に対応する電圧は増幅された第１および第２
の高レベル制御論理信号から構成されており、前記制御
された出力揺れから構成され且つ前記センス増幅器手段
の前記第１および第２の出力に現われる前記第１および
第２の高レベル論理信号は前記基準揺れ電圧に制限され
ている、ことを特徴とする高速差動増幅器の出力電圧の
揺れを制御する方法。
【請求項６】　　低レベル相補論理信号を増幅する高速
差動増幅器の出力電圧の揺れを制御する方法であって、
エミッタ結合差動対を設ける段階と、基準揺れ電圧を発
生する段階と、模擬負荷から、模擬負荷に流入する電流
に対応する模擬負荷電圧を発生する段階と、電圧クラン
プを設ける段階と、電流ミラーにより、前記模擬負荷を
横断する模擬電圧降下に対応するよう増減された電流を
発生する段階と、を含んでおり、前記エミッタ結合対は
前記基準揺れ電圧と前記模擬負荷電圧との間の電圧差を
発生し、該電圧差により前記電流ミラーは前記増減され
た電流および電圧を発生し、前記電圧クランプは前記増
減された電圧を制限するものであり、前記電圧クランプ
の電圧制限された増減電圧は所要バイアス電圧から構成
されるものであり、前記方法は更に、電流源を設ける段
階と、第１および第２の負荷を更に有するセンス増幅器
により、第１の低レベル論理信号および該第１の低レベ
ル論理信号への相補である第２の低レベル論理信号を増
幅する段階と、を含み、前記バイアス電圧は、前記第１
および第２の負荷に流入するそれぞれ第１および第２の
低レベル論理信号の電流を制御し、前記第１および第２
の負荷に流入する前記制御電流に対応する電圧は増幅さ
れた第１および第２の高レベル制御論理信号から構成さ
れ、前記第１および第２の高レベル論理信号は前記制御
された出力揺れから構成され、前記制御された出力揺れ
は前記基準揺れ電圧に制限されている、ことを特徴とす
る高速差動増幅器の出力電圧の揺れを制御する方法。