JPH04324536A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に読み出し専用メモリ（以下ＲＯＭと称す）を
内蔵したシングルチップマイクロコンピュータのテスト
回路に関する。

【０００２】

【従来の技術】マイクロコンピュータ、特にＲＯＭを内
蔵したシングルチップマイクロコンピュータは、制御系
がマイクロコンピュータ内部で閉じている為にマイクロ
コンピュータ自体の機能テストを行う際に通常の使用状
態とは異なる特殊なモードを設定する必要がある。通常
このモードはテストモードと呼ばれ、特定ポートを介し
て外部より入力されるデータを命令コードとしてデコー
ドして内部機能のテストを行なったり、また内蔵ＲＯＭ
の特定アドレス領域をアクセスし実行させる事により、
あらかじめＲＯＭに書き込んである手順に従がって自己
テストを行なうという機能を有する。

【０００３】本来このテストモードは、マイクロコンピ
ュータの製品としての出荷検査の際に使用している。し
かしシングルチップマイクロコンピュータはその性格上
、内部の各レジスタやメモリの状態をテスト中に常に監
視することは難しく、しかも前述のテストモードを使用
したテストですべての内部状態をシミュレートすること
は困難である。この結果、顧客の装置に組み込まれて初
めて不具合が発覚するという問題が生じる。従って前述
の様な不具合を有するマイクロコンピュータの解析を行
なう際も、従来は前記テストモードを使用していた。

【０００４】不具合を有するマイクロコンピュータを解
析し、その結果をマイクロコンピュータの製造工程並び
に出荷検査工程にフィードバックを掛けることは、デバ
イス品質を向上する上に於いて重要な作業である。

【０００５】本解析の為には、まず顧客ＲＯＭ領域に書
き込まれているプログラムを使用したシミュレーション
を大型コンピュータ上で行なう。この結果得られるＬＳ
Ｉテスタ用テストパターンを基に、マイクロコンピュー
タをＬＳＩテスタ上で動作させ、前述のテストモードと
通常動作モードを適時切り換えながら解析作業を進める
ことになる。

【０００６】

【発明が解決しようとする課題】従来のテスト回路を有
するマイクロコンピュータでは、前述のテストモード切
り換えを外部テストパターン上の情報で行なっていたの
で切り換えタイミングの変更を行う場合は、大型コンピ
ュータ上でのシミュレーションをやり直す必要があり、
解析の効率が非常に悪いという問題があった。

【０００７】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、内蔵の読み出し専用メモリの実行アドレスを
制御するプログラムカウンタと、該プログラムカウンタ
の値を入力して所定の演算を行う演算回路と、該演算回
路の演算結果出力信号により優先度の最も高い割り込み
処理を行う割り込み制御回路を有し、該割り込み制御回
路の出力する割り込み制御信号に基づき前記読み出し専
用メモリの特定アドレス領域をアクセスするテスト回路
を含んで構成されている。

【０００８】

【実施例】次に本発明について図面を参照して説明する
。図１は、本発明の第１の実施例の主要ブロック図であ
る。内蔵ＲＯＭ１は、顧客のプログラムを書き込むユー
ザＲＯＭ領域６と、あらかじめマイクロコンピュータの
自己テストプログラムを書き込むテストＲＯＭ領域５よ
り構成されている。プログラムカウンタ２は内蔵ＲＯＭ
１の実行アドレスを制御すると共に比較回路７にも値を
常時出力している。また比較回路７はマイクロコンピュ
ータ外部よりポート１０を介してデータが設定可能なモ
ジュロ・レジスタ８の値とプログラムカウンタの値を常
時比較しており、両者の値が一致した場合に割り込み制
御回路３に対し通常使用モード時よりも高い優先度を持
つ割り込みを要求する。また、ベクタアドレス発生回路
４は割り込み要求を受けテストＲＯＭ領域５のスタート
アドレスを発生し、このアドレスをプログラムカウンタ
２に設定する。

【０００９】次に本実施例によるマイクロコンピュータ
のテスト回路を使用した不具合モードの解析方法に関し
説明する。一般的に不具合モードとは、何らかの原因に
より正規のプログラムシーケンスが乱れた結果として、
マイクロコンピュータの入・出力制御が誤まる事を言う
が、実際にはポートの入出力制御が誤まる以前にマイク
ロコンピュータ内部に異常が発生した結果である。

【００１０】この内部の異常は主に内部レジスタ又は汎
用メモリの情報が何らかの原因で失なわれる事により発
生する。従ってまずはじめに、入出力制御が異常となる
ＲＯＭアドレス付近よりチェックアドレスを順次戻して
行き各アドレスに於ける内部レジスタ並びに汎用メモリ
の内容を調べていく事により原因を究明することが可能
となる。従ってまず実際に本テストモードを使用して解
析を行う前に、結果として現われる入出力制御の異常を
確認し、これより異常となるＲＯＭアドレスの値を割り
出しておく。

【００１１】次に実際にマイクロコンピュータに電源を
入れ、同時にテスト端子１２をアクティブレベルに保つ
。この状態にて、ポート１０を介して前記ＲＯＭアドレ
ス値を入力し、モジュロレジスタ８にその値を設定する
。

【００１２】その後テスト端子１２を非アクティブレベ
ルに戻し、システムリセットを掛けて通常の動作モード
としての動作を行なわせる。そしてプログラムカウンタ
値が前期設定のＲＯＭアドレス値に達すると、比較回路
７からの割り込み要求により、テストＲＯＭ領域にあら
かじめ書き込んである自己テストルーチンを実行する。

【００１３】この時前記自己テストルーチンに内部レジ
スタ並びに汎用メモリの内容を順次特定ポートを介して
出力するプログラムを書いておく事により、マイクロコ
ンピュータの内部状態を外部より観測する事が可能とな
る。以上一連の動作を繰り返すことにより、効率よく不
具合モードの解析を行うことが可能となる。

【００１４】図２は、本発明の第２の実施例の主要ブロ
ック図である。本実施例では、プログラムカウンタ２の
各桁のパリティ演算を行なうパリティ発生回路９を有し
、この演算結果をシステムクロックに同期してテスト端
子１３に出力させる。

【００１５】またテスト端子１４にアクティブレベルを
入力する事により、割り込み制御回路３に優先度の最も
高い割り込み処理を発生させ、ベクタ・アドレス発生回
路４によりプログラムカウンタ２にテストＲＯＭスター
ト・アドレスを設定する。

【００１６】次に本実施例によるマイクロコンピュータ
のテスト回路を使用した不具合モードの解析方法に関し
説明する。

【００１７】図３は本実施例によるテスト回路を有する
マイクロコンピュータの不具合モードの解析方法を説明
するために示す回路図である。

【００１８】マイクロコンピュータ１６は正常な動作を
行なうリファレンス用のマイクロコンピュータであり、
マイクロコンピュータ１７は不具合モードを有した被解
析用のマイクロコンピュータである。また、各マイクロ
コンピュータのテスト端子１３の出力信号を排他的論理
和回路１５に入力し、排他的論理和回路１５の出力信号
を各マイクロコンピュータのテスト端子１４に入力して
おく。

【００１９】まず、マイクロコンピュータ１６とマイク
ロコンピュータ１７に電源を供給し、同期化してシステ
ムリセットを掛ける。その後も完全に同期化させてシス
テムクロックを供給していくことにより、不具合発生の
アドレス迄は両方のマイクロコンピュータのプログラム
カウンタの値は等しい為、そのパリティ演算結果も一致
し、排他的論理割回路１５は“Ｌ”レベルを出力してい
る。

【００２０】次に、何らかの原因でマイクロコンピュー
タ１７のプログラムカウンタの値が正規の値からずれる
と、パリティ演算結果が両者間で異なる為、排他的論理
和回路１５は“Ｈ”レベルを出力する。

【００２１】この時テスト端子１４が“Ｈ”レベルを受
けアクティブとなる為、両者のテストＲＯＭが実行され
内部状態をそれぞれポート１１に出力してくる。このス
テータス出力１８とステータス出力１９を外部で比較す
る事により、マイクロコンピュータＢ１７の不具合モー
ドの原因を究明することが可能となる。

【００２２】

【発明の効果】以上説明したように本発明のマイクロコ
ンピュータのテスト回路では、内蔵テストＲＯＭの実行
制御が外部テストパターンによらずに可能となる為、不
具合モードの解析の際に通常動作モードとテストモード
との切り換えや、テストモード移行後の外部命令挿入制
御等、複雑な外部テストパターン制御を必要としないの
で、効率よい解析が行なえるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例の主要ブロック図である
。

【図２】本発明の第２の実施例の主要ブロック図である
。

【図３】図２の実施例によるテスト回路を有するマイク
ロコンピュータの不具合モードの解析方法を説明するた
めに示す回路図である。

【符号の説明】

１　　　　ＲＯＭ ２　　　　プログラムカウンタ ３　　　　割り込み制御回路 ４　　　　ベクタ・アドレス発生回路 ５　　　　テストＲＯＭ領域 ６　　　　ユーザＲＯＭ領域 ７　　　　比較回路 ８　　　　モジュロレジスタ ９　　　　パリティ発生回路 １０　　　　ポート １１　　　　ポート １２　　　　テスト端子 １３　　　　テスト端子 １４　　　　テスト端子 １５　　　　排他的論理和回路 １６　　　　マイクロコンピュータ １７　　　　マイクロコンピュータ １８　　　　ステータス出力 １９　　　　ステータス出力

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　内蔵の読み出し専用メモリの実行アド
   レスを制御するプログラムカウンタと、該プログラムカ
   ウンタの値を入力して所定の演算を行う演算回路と、該
   演算回路の演算結果出力信号により優先度の最も高い割
   り込み処理を行う割り込み制御回路を有し、該割り込み
   制御回路の出力する割り込み制御信号に基づき前記読み
   出し専用メモリの特定アドレス領域をアクセスするテス
   ト回路を含むことを特徴とするマイクロコンピュータ。
2. 【請求項２】　　前記演算回路が、マイクロコンピュー
   タ外部より任意のデータを設定可能なレジスタと、該レ
   ジスタに設定した値とプログラムカウンタの値を入力し
   て比較処理を行い、その結果を出力する比較回路を有す
   ることを特徴とする請求項１記載のマイクロコンピュー
   タ。
3. 【請求項３】　　前期演算回路が、プログラムカウンタ
   の値を入力し各桁のパリティ演算を行ないその結果を出
   力するパリティ発生回路を有することを特徴とする請求
   項１記載のマイクロコンピュータ。