JPS6011941A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6011941A JPS6011941A JP58118294A JP11829483A JPS6011941A JP S6011941 A JPS6011941 A JP S6011941A JP 58118294 A JP58118294 A JP 58118294A JP 11829483 A JP11829483 A JP 11829483A JP S6011941 A JPS6011941 A JP S6011941A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- test
- rom
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野１
この発明け、データ処理技術さらにはデータ処理用集積
回路に適用して特に有効な技術に関するもので、たとえ
ば外部拡張不能な一チツプのデータ処理用集積回路のテ
スティングに利用］７て有効な技術に関する。
回路に適用して特に有効な技術に関するもので、たとえ
ば外部拡張不能な一チツプのデータ処理用集積回路のテ
スティングに利用］７て有効な技術に関する。
本発明者が先に開発した、外部拡張不能な４ピツ）−シ
ングルチップｅマイクロコンヒュータ（以下４ビツト・
シングルチップ・マイコンと称する）や、電卓用のＬＳ
Ｉ（大規模集積回路）あるいは時計用ＰＬＡ （プログ
ラマフル・ロジック・アレイ）のようなデータ処理用集
積回路においてＣ１［、チップに内蔵されているＲ Ｏ
Ｍ （読出し専用メモリ）の一部に、良品か不良品かを
判定する／こめのテスティングのパターンからなる一種
のテスト用プログラム（以下テストフローと称する）を
人ノ１ておく。そして、このＲＯＭ内のテストフローに
従って回路を動作させて、その出力をＫｌ １１１する
ことによって正しい動作をしているか否かを謬・１べて
良・不良の判定を行なうと、実装試験に比べてかなり効
率良く検出を行なうことができる、しかしながら、設計
自助から完全なテストフローを作ることは不可能に近い
。そのため、不良品の検出率を上げるには、徐々ｔ（テ
ストフローを変更していかなければならないことが多い
。従って、テストフローを変更しようとする度毎にｒｔ
ＯＭに入れるテストパターンも変えてやらなければな
らず、非常に不便である。また、不良品の検出率を向上
させるため完全なテストフローを作ろうとすればするは
ど、ＲＯＭに記憶させるべきテストパターンの潰が多く
なる、その結果、ユーザーが使用できるＲＯＭ内のプロ
グラムエリアが減少されてしまうという不都合があるこ
とが分かった。
ングルチップｅマイクロコンヒュータ（以下４ビツト・
シングルチップ・マイコンと称する）や、電卓用のＬＳ
Ｉ（大規模集積回路）あるいは時計用ＰＬＡ （プログ
ラマフル・ロジック・アレイ）のようなデータ処理用集
積回路においてＣ１［、チップに内蔵されているＲ Ｏ
Ｍ （読出し専用メモリ）の一部に、良品か不良品かを
判定する／こめのテスティングのパターンからなる一種
のテスト用プログラム（以下テストフローと称する）を
人ノ１ておく。そして、このＲＯＭ内のテストフローに
従って回路を動作させて、その出力をＫｌ １１１する
ことによって正しい動作をしているか否かを謬・１べて
良・不良の判定を行なうと、実装試験に比べてかなり効
率良く検出を行なうことができる、しかしながら、設計
自助から完全なテストフローを作ることは不可能に近い
。そのため、不良品の検出率を上げるには、徐々ｔ（テ
ストフローを変更していかなければならないことが多い
。従って、テストフローを変更しようとする度毎にｒｔ
ＯＭに入れるテストパターンも変えてやらなければな
らず、非常に不便である。また、不良品の検出率を向上
させるため完全なテストフローを作ろうとすればするは
ど、ＲＯＭに記憶させるべきテストパターンの潰が多く
なる、その結果、ユーザーが使用できるＲＯＭ内のプロ
グラムエリアが減少されてしまうという不都合があるこ
とが分かった。
〔発明の目的］
本発明の目的は、従来に安い新規な効果を奏するデータ
処１７Ｆに関する技術を提供することにある。
処１７Ｆに関する技術を提供することにある。
本発明の他の目的に１、例えｄ外部拡張不能な一チップ
のデータ処理用集積回路に適用した場合に、ＲＯＭのマ
スクを変更することなく不良品の検出率を向上させるこ
とができるようにすることにある。
のデータ処理用集積回路に適用した場合に、ＲＯＭのマ
スクを変更することなく不良品の検出率を向上させるこ
とができるようにすることにある。
本発明の史に他の目的は、ユーザーが使用できるＲＯΔ
り内のプログラムエリアを減少させることなく不良品の
検出率を向」−させることができるようにするとノ：に
ある。
り内のプログラムエリアを減少させることなく不良品の
検出率を向」−させることができるようにするとノ：に
ある。
本発明の更に他の目的は、データ処理用集積回路の（、
″ｉ頼性を向」ニさせることにある。
″ｉ頼性を向」ニさせることにある。
本発明の更に他の目的は、データ処理用集積回路に適合
したテスティング技術を折供することにある。
したテスティング技術を折供することにある。
本発明の前記ならびにその１１かの目的と角刈１な特徴
は、本明細書の記述および流口図面からあきらかになる
である。う。
は、本明細書の記述および流口図面からあきらかになる
である。う。
〔発明の概要］
本願において開示される発明のうち代表的々ものの概要
を簡単に説、明ずれけ、Ｔ’ ｎｊ：のとふりでｊ）る
。
を簡単に説、明ずれけ、Ｔ’ ｎｊ：のとふりでｊ）る
。
す力わちこの発明ｔｄ、例えば、外部拡張不ｈ１・な４
ビツト・シングルチップ・マイコンや専用マイコン（時
計用ＰＬＡ等）のようなデータ処Ｂｉｉ用年積回路にお
いて、テストモードのときにのシ１１外部入出力端子を
テスト端子と（−で使用して、外部入力（テストパター
ン）を内蔵ＲＯＭの出力と１凸゛き換ヌることかできる
ように構成することによ−）で外部入出力端子からＲＯ
Ｍ出力と同等の蔀令を与メ、ることかできるようにし、
これによってＲＯＭのマスクバクーンを変更することな
く不戸品の検出率を向上させるという上記目的を達成す
るものである。
ビツト・シングルチップ・マイコンや専用マイコン（時
計用ＰＬＡ等）のようなデータ処Ｂｉｉ用年積回路にお
いて、テストモードのときにのシ１１外部入出力端子を
テスト端子と（−で使用して、外部入力（テストパター
ン）を内蔵ＲＯＭの出力と１凸゛き換ヌることかできる
ように構成することによ−）で外部入出力端子からＲＯ
Ｍ出力と同等の蔀令を与メ、ることかできるようにし、
これによってＲＯＭのマスクバクーンを変更することな
く不戸品の検出率を向上させるという上記目的を達成す
るものである。
以下図面を用いてこの発明を具体的に説明する。
第１図は本発明を、−例として４ピ、ノドのシングルチ
ップ・マイコンに適用した場合の一実施例を示す。
ップ・マイコンに適用した場合の一実施例を示す。
この実施例においては、特に制限されないが、システム
を動作させるためのプログラム等が格納されるｎ０Ｍ１
と、とのｒｔＯＭｌから読み出されり命令（コード）を
フェッチする命令レジスタ２と、命令レジスタ２からの
指令によって加算、減勢、乗算等の各種演算を行なうＡ
ＬＵ（論理演算ユニット）３と、Ａ Ｌ ＬＴ ３の演
嘗、結果等を一時的に記憶す２）ためのＲＡＭ＋随時読
出し劉込み可能なメモリ）４と、入出力回路５とにより
シングルチップ・マイコンが構成されている。つまり、
図中鎖線Ａで囲まれた部分がソングルチツプーマイコン
で、これは、シリコンチップのような一個の半導体基板
−Ｆに形成される。
を動作させるためのプログラム等が格納されるｎ０Ｍ１
と、とのｒｔＯＭｌから読み出されり命令（コード）を
フェッチする命令レジスタ２と、命令レジスタ２からの
指令によって加算、減勢、乗算等の各種演算を行なうＡ
ＬＵ（論理演算ユニット）３と、Ａ Ｌ ＬＴ ３の演
嘗、結果等を一時的に記憶す２）ためのＲＡＭ＋随時読
出し劉込み可能なメモリ）４と、入出力回路５とにより
シングルチップ・マイコンが構成されている。つまり、
図中鎖線Ａで囲まれた部分がソングルチツプーマイコン
で、これは、シリコンチップのような一個の半導体基板
−Ｆに形成される。
寸た、上記シングルチップ・マイコンは、入出力回路５
に外部バスを接続（７て、この外部）；スを介してＲＯ
ＭやＲＡＭ等を接続してシステムを外部に拡張するよう
なことはでき乃：いようにされている。つ渣９、外部よ
り」−記入出力回路５を介）てアドレス信号を入力し１
やって、内部のＲＯＭ１やＲＡＭ４等を直接アクセスす
ることはできないようになっている。
に外部バスを接続（７て、この外部）；スを介してＲＯ
ＭやＲＡＭ等を接続してシステムを外部に拡張するよう
なことはでき乃：いようにされている。つ渣９、外部よ
り」−記入出力回路５を介）てアドレス信号を入力し１
やって、内部のＲＯＭ１やＲＡＭ４等を直接アクセスす
ることはできないようになっている。
しかして、上記入出力回路５）、］チップを封入するパ
ッケージに設けられたピンのような外部人出 −力端子
６ａ、６ｂ、 Ｋワイヤポンチインク゛で接続されるよ
うにされており、ＲＯＭＩ内のフログラムに従ってこの
外部入力端子６ａ Ｋ接続されたキー人力装置７や各種
設定器あるいはセンサ等からのデータを取り込んで内部
のＲＡ Ｍ ４に保持させたり、ＡＬＵ３における演算
結果を外部入力端子６ｈに接続されたＬＣ’Ｄ（液晶表
示装（（７）のような表示装置８に表示させたり、外部
の神制御装置ｔ ｆ動作させるようにされる。
ッケージに設けられたピンのような外部人出 −力端子
６ａ、６ｂ、 Ｋワイヤポンチインク゛で接続されるよ
うにされており、ＲＯＭＩ内のフログラムに従ってこの
外部入力端子６ａ Ｋ接続されたキー人力装置７や各種
設定器あるいはセンサ等からのデータを取り込んで内部
のＲＡ Ｍ ４に保持させたり、ＡＬＵ３における演算
結果を外部入力端子６ｈに接続されたＬＣ’Ｄ（液晶表
示装（（７）のような表示装置８に表示させたり、外部
の神制御装置ｔ ｆ動作させるようにされる。
そして、この実施例では、」−記ＲＯＰ、１１の出力側
例えばＲＯＭＩと命令レジスタ２との間にマルチプレク
サのような切換回路９が設けられ、また、パッケ一ジに
設けられた人出力ビンのうち一つが、テストモード設定
用の端子１０とされている。このテストモード設定用端
子１０に印加される信号によって上記切換回路９が切り
換えられ、ＲＯＭ】の出力またはそのとき入出力端子６
ａ、６ｂより入出力回路５に対して力えられているデー
タを命令レジスタ２へ供給するようになっている。
例えばＲＯＭＩと命令レジスタ２との間にマルチプレク
サのような切換回路９が設けられ、また、パッケ一ジに
設けられた人出力ビンのうち一つが、テストモード設定
用の端子１０とされている。このテストモード設定用端
子１０に印加される信号によって上記切換回路９が切り
換えられ、ＲＯＭ】の出力またはそのとき入出力端子６
ａ、６ｂより入出力回路５に対して力えられているデー
タを命令レジスタ２へ供給するようになっている。
すなわち、上記テストモード設定用端子１０が例えばロ
ウレベルにされていると、ＲＯＭ １の出力は切換回路
９ｆ介して命令レジスタ２に送られて、システム（シン
グルチップ・マイコン）はＲＯＭＩ内のプログラムに従
って通常の動作を行なう。しかして、テストモード設定
用端子１０がハイレベルに固定されると切換回路９が切
り換えられて、ＲＯＭＩの出力の代わりに入出力回路５
から送られてくる信号を命令レジスタ２に送るようにな
る。そのため、このシングルチップ・マイコンは、入出
力端子６ａ、６ｂにデスタ（試験機）を接続し７てテス
トパターンを入れてやることにより、外部から供給され
るテストフローに従って動作できるようになる。
ウレベルにされていると、ＲＯＭ １の出力は切換回路
９ｆ介して命令レジスタ２に送られて、システム（シン
グルチップ・マイコン）はＲＯＭＩ内のプログラムに従
って通常の動作を行なう。しかして、テストモード設定
用端子１０がハイレベルに固定されると切換回路９が切
り換えられて、ＲＯＭＩの出力の代わりに入出力回路５
から送られてくる信号を命令レジスタ２に送るようにな
る。そのため、このシングルチップ・マイコンは、入出
力端子６ａ、６ｂにデスタ（試験機）を接続し７てテス
トパターンを入れてやることにより、外部から供給され
るテストフローに従って動作できるようになる。
なお、上記実施例では、出力端子として使われている端
子６ｂｌ″ｉ、テストモードの時に出力フローティング
状態になることによって入力（テストパターン）と競合
しないようにされている。
子６ｂｌ″ｉ、テストモードの時に出力フローティング
状態になることによって入力（テストパターン）と競合
しないようにされている。
従って、上記実施例においては、マイクロコンピュータ
に外部からテストパターンを入ｔＬることかできるため
、一度作ったテストフローを途中で変えて検出率を上り
゛ようとする鴨合にも、Ｉｔ ＯＭｌ内に既に書き込ま
れているテストフローを変えるべ（ＲＯＭＩのマスクパ
ターンを変更してやる必要がない。つまり、ＲＯＭｌの
マスクを変更することなく検出率の向上が行なえる。
に外部からテストパターンを入ｔＬることかできるため
、一度作ったテストフローを途中で変えて検出率を上り
゛ようとする鴨合にも、Ｉｔ ＯＭｌ内に既に書き込ま
れているテストフローを変えるべ（ＲＯＭＩのマスクパ
ターンを変更してやる必要がない。つまり、ＲＯＭｌの
マスクを変更することなく検出率の向上が行なえる。
しかも、ＲＯＭＩの一部に書き連呼れる限られた量のテ
ストフローでテストを行なう場合、未検査の部分のチェ
ックを新たに行なＪ？つとすると、同じテストフローを
何度も但ｆっで新しいテストパターンを発生させプけれ
ばならないため、繰り返し実行されるテストフローのス
テップ数が多くなリテスト時間が非常に長くなる。
ストフローでテストを行なう場合、未検査の部分のチェ
ックを新たに行なＪ？つとすると、同じテストフローを
何度も但ｆっで新しいテストパターンを発生させプけれ
ばならないため、繰り返し実行されるテストフローのス
テップ数が多くなリテスト時間が非常に長くなる。
しかるに、上記実施例では外部からテストパターンを入
れてやることができるため、未検査の部分のチェックを
新たに行なう場合にも所望のテストパターンを直ちに入
れてやることができる、そのため、最小のステップ数の
増加でテストフローを変更して検出率を上けることがで
き、テストフロー全体のステップ数の増加を抑え、テス
ト時間の延長を抑制することができる。
れてやることができるため、未検査の部分のチェックを
新たに行なう場合にも所望のテストパターンを直ちに入
れてやることができる、そのため、最小のステップ数の
増加でテストフローを変更して検出率を上けることがで
き、テストフロー全体のステップ数の増加を抑え、テス
ト時間の延長を抑制することができる。
また、上記実施例のようにマイクロコンピュータを構成
した場合、ＲＯＭＩの出力の入出力回路５への伝播の検
査、テストパターンの入力に使用しまた出力ビンの検査
あるいＮ： ＲＯＭ出力の切換に使用したテストモード
設定用端子１０の検査を、外部から入力されるテストパ
ターンで行なうことのできない。そこで、このような検
査を行なうテストフローのみを、内部のＲＯＭ１内に入
れておき、テストの途中でこのテストフローの格納され
ているアドレスにジャン７させてから、テストモード設
定用端子１０を通常動作時のロウレベルに戻してやれば
、上記のような特定の検査を行なうことができる。
した場合、ＲＯＭＩの出力の入出力回路５への伝播の検
査、テストパターンの入力に使用しまた出力ビンの検査
あるいＮ： ＲＯＭ出力の切換に使用したテストモード
設定用端子１０の検査を、外部から入力されるテストパ
ターンで行なうことのできない。そこで、このような検
査を行なうテストフローのみを、内部のＲＯＭ１内に入
れておき、テストの途中でこのテストフローの格納され
ているアドレスにジャン７させてから、テストモード設
定用端子１０を通常動作時のロウレベルに戻してやれば
、上記のような特定の検査を行なうことができる。
ただし、上記実施例のマイクロコンピュータでは、テス
トモードにおいて命令レジスタ２に対し、ＲＯＭＩの出
力に代えて外部からデータを入１１てやることができる
にすぎないため、外部拡張可能なシングルチップ惨マイ
コンのように外部からアドレスデータを入れてやってシ
ステムをｊｒＩ）作させるようなことはできない。
トモードにおいて命令レジスタ２に対し、ＲＯＭＩの出
力に代えて外部からデータを入１１てやることができる
にすぎないため、外部拡張可能なシングルチップ惨マイ
コンのように外部からアドレスデータを入れてやってシ
ステムをｊｒＩ）作させるようなことはできない。
外部拡張不能なデータ処理装置〆イにおいて、内部の記
憶手段（ＲＯＭ ）の出力と外部入出力端子からの入力
信号とを切り換える切換回路を設け、モード設定信号の
ような適当な制御信号に基づいて、特定の状態すなわち
テストモードで−Ｊ二記ＲＯＭの出力の代わりに外部入
出力端子からの信号を供給して動作させ得るようにした
ので、外部入出力端子からＲＯＭ出力と同等の命令を与
えることができるようになるという作用で、ＲＯＭのマ
スクパターンを変更することなくテストフローをよす完
全なものに次々と変更して不良品の検出率を向上させて
行くことができる。
憶手段（ＲＯＭ ）の出力と外部入出力端子からの入力
信号とを切り換える切換回路を設け、モード設定信号の
ような適当な制御信号に基づいて、特定の状態すなわち
テストモードで−Ｊ二記ＲＯＭの出力の代わりに外部入
出力端子からの信号を供給して動作させ得るようにした
ので、外部入出力端子からＲＯＭ出力と同等の命令を与
えることができるようになるという作用で、ＲＯＭのマ
スクパターンを変更することなくテストフローをよす完
全なものに次々と変更して不良品の検出率を向上させて
行くことができる。
また、内部の記憶手段（ＲＯＭ）の出力と外部入出力端
子からの入力信号とを切り換える切換回路を設け、モー
ド設定（ｆｉ号のような適当な制御信号に基づいて、特
定の状態すなわちテストモードで上記ＲＯＭの出力の代
わりに外部入出力端子からの信号を供給して動作させ得
るようにしたので・外部入出力端子からＲＯＭ出力と同
等の命令を与えることができるようになるという作用で
、内蔵のＲＯＭ内に格納すべきテストフローの量を最小
限に抑えることができ、これによって、ユーザーの使用
できるＲＯＭ内のプログラムエリアを相対的に増加させ
ることができる。
子からの入力信号とを切り換える切換回路を設け、モー
ド設定（ｆｉ号のような適当な制御信号に基づいて、特
定の状態すなわちテストモードで上記ＲＯＭの出力の代
わりに外部入出力端子からの信号を供給して動作させ得
るようにしたので・外部入出力端子からＲＯＭ出力と同
等の命令を与えることができるようになるという作用で
、内蔵のＲＯＭ内に格納すべきテストフローの量を最小
限に抑えることができ、これによって、ユーザーの使用
できるＲＯＭ内のプログラムエリアを相対的に増加させ
ることができる。
内部の記憶手段（ＲＯＭ）の出力と外部入出力端子から
の入力信号とを切り換える切換回路を設け、モード設定
信号のような適当な制御信号に基づいて、特定の状態す
なわちテストモードで上記ＲＯＭの出力の代わりに外部
入出力端子からの信号を供給して動作させ得るようにし
たので、外部入出力端子からＲＯＭ出力と同等の命令を
力えることができるようになるという作用で、最も効率
の良いテストフローで不ｐ品検出のためσ）テストを行
なうことができ、これＩｔＣＪ：っ−（、検出率を向上
させるためのテストフローの変更にイ゛１′なうテスト
フロー全体のステップ数の増加を抑え、テス１時間の大
幅な延長を防止−シることかできイ・という効果がある
。
の入力信号とを切り換える切換回路を設け、モード設定
信号のような適当な制御信号に基づいて、特定の状態す
なわちテストモードで上記ＲＯＭの出力の代わりに外部
入出力端子からの信号を供給して動作させ得るようにし
たので、外部入出力端子からＲＯＭ出力と同等の命令を
力えることができるようになるという作用で、最も効率
の良いテストフローで不ｐ品検出のためσ）テストを行
なうことができ、これＩｔＣＪ：っ−（、検出率を向上
させるためのテストフローの変更にイ゛１′なうテスト
フロー全体のステップ数の増加を抑え、テス１時間の大
幅な延長を防止−シることかできイ・という効果がある
。
以上本発明者に」、ってなさねた発明を実施例にもとづ
き具体的に説明（７たか、本発明は上記実施例に限定さ
れるものでＱ′：Ｉなく、そのすｙ旨を逸脱しない範囲
で種々変更可能であることＬｊいう寸でもない。
き具体的に説明（７たか、本発明は上記実施例に限定さ
れるものでＱ′：Ｉなく、そのすｙ旨を逸脱しない範囲
で種々変更可能であることＬｊいう寸でもない。
例えば、上記チップ内σ） ＲＡ Ｍσ）代わｊ＋ ｋ
（ｐ７数のレジスフを用いろこともできろ。
（ｐ７数のレジスフを用いろこともできろ。
〔利用分野］
上記実施例でＵ−例と１−（庫発明を４ピント・シング
ルチップφマイコンに適用したものについて説明したが
、この発明はこれに限定されるものではなく、時計用Ｐ
Ｔ、 Ａや電、−中相のＬＳＩその他内部にＲＯＭを
有し、外部拡張不能に構成されたすべてのデータ成理用
の集租回路に適用できるものである。
ルチップφマイコンに適用したものについて説明したが
、この発明はこれに限定されるものではなく、時計用Ｐ
Ｔ、 Ａや電、−中相のＬＳＩその他内部にＲＯＭを
有し、外部拡張不能に構成されたすべてのデータ成理用
の集租回路に適用できるものである。
第１図は本発明を４ピツチ・シングルチップ・マイコン
に適用した場合の一実施例を示すブロック構成図である
、 １・・・記憶手段（ＲＯＭ）、３・・・ＡＬＵ（演算論
理ユニット）、４・・・ＲＡＭ（ランダム・アクセンス
・メモリ）、６ａ、６ｂ・・・外部入出力端子、９・・
・切換手段（切換回路）、１０・・・モード設定用端子
。 第 １ 図 Δ
に適用した場合の一実施例を示すブロック構成図である
、 １・・・記憶手段（ＲＯＭ）、３・・・ＡＬＵ（演算論
理ユニット）、４・・・ＲＡＭ（ランダム・アクセンス
・メモリ）、６ａ、６ｂ・・・外部入出力端子、９・・
・切換手段（切換回路）、１０・・・モード設定用端子
。 第 １ 図 Δ
Claims (1)
- １、内部に読出し専用の記憶手段を有し、外部拡張不能
に構成されたデータ処理装置であって、上記記憶手段の
出力と外部入出力端子からの入力信号とを切り換えるだ
めの切換手段を設け、適当な制御信号に基づいて、特定
の状態で上記記憶手段の出力の代わりに外部入出力端子
からの信号を供給して動作させ得るようにしたデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118294A JPS6011941A (ja) | 1983-07-01 | 1983-07-01 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118294A JPS6011941A (ja) | 1983-07-01 | 1983-07-01 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6011941A true JPS6011941A (ja) | 1985-01-22 |
Family
ID=14733112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58118294A Pending JPS6011941A (ja) | 1983-07-01 | 1983-07-01 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011941A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2183065A (en) * | 1985-01-22 | 1987-05-28 | Sony Corp | Memory device |
| JPH0238637U (ja) * | 1988-09-06 | 1990-03-14 |
-
1983
- 1983-07-01 JP JP58118294A patent/JPS6011941A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2183065A (en) * | 1985-01-22 | 1987-05-28 | Sony Corp | Memory device |
| US5021996A (en) * | 1985-01-22 | 1991-06-04 | Sony Corporation | Device for use in developing and testing a one-chip microcomputer |
| JPH0238637U (ja) * | 1988-09-06 | 1990-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628022A (en) | Microcomputer with programmable ROM | |
| US6493839B1 (en) | Apparatus and method for testing memory in a microprocessor | |
| US5541935A (en) | Integrated circuit with test signal buses and test control circuits | |
| JP3972089B2 (ja) | 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法 | |
| US20030204805A1 (en) | Testing processors | |
| US5142536A (en) | Data processor | |
| US5193195A (en) | Microcomputer having easily testable interrupt controller | |
| JPH02255925A (ja) | メモリテスト方法および装置 | |
| US5898858A (en) | Method and apparatus for providing emulator overlay memory support for ball grid array microprocessor packages | |
| JPS6011941A (ja) | デ−タ処理装置 | |
| US5341380A (en) | Large-scale integrated circuit device | |
| KR102821760B1 (ko) | 메모리 내장 자체 테스트 컨트롤러를 이용한 판독 전용 메모리 테스트 | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JPS62192100A (ja) | ダイナミツク形半導体記憶装置 | |
| JPS6041150A (ja) | 記憶装置制御方式 | |
| JP2671210B2 (ja) | 半導体テスターのパターン発生器 | |
| JP3841996B2 (ja) | マイクロコンピュータのスタンバイ制御装置 | |
| KR100277901B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPH05151017A (ja) | マイクロコンピユータ | |
| JP2861001B2 (ja) | 入出力回路 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JPS5984536A (ja) | 集積回路 | |
| JPH0470933A (ja) | マイクロプロセッサ | |
| JP2004302727A (ja) | Ｆｐｇａの動作チェック方式 | |
| JPS59211123A (ja) | 半導体集積回路 |