JPH04324618A - Formation of resist pattern - Google Patents
Formation of resist patternInfo
- Publication number
- JPH04324618A JPH04324618A JP3094170A JP9417091A JPH04324618A JP H04324618 A JPH04324618 A JP H04324618A JP 3094170 A JP3094170 A JP 3094170A JP 9417091 A JP9417091 A JP 9417091A JP H04324618 A JPH04324618 A JP H04324618A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist material
- region
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、半導体集積回路装置の
製造におけるパターン形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method in the manufacture of semiconductor integrated circuit devices.
【0002】0002
【従来の技術】半導体集積回路装置の高集積化が進む現
在、基板上に回路の原寸大の設計図を描いたともいえる
レジストパターンの形成には、より微小で正確であるこ
とが求められている。[Prior Art] Currently, as semiconductor integrated circuit devices become more highly integrated, resist patterns, which can be said to represent full-scale circuit designs on a substrate, are required to be smaller and more precise. There is.
【0003】従来、半導体集積回路装置の製造方法にお
いて微小パターンを形成する方法としては、特開昭55
−11335号公報に記載されている方法等が提案され
ていた。図2(A),(B)は、従来技術を説明するた
めの工程断面図である。Conventionally, as a method for forming micropatterns in the manufacturing method of semiconductor integrated circuit devices, there is a method disclosed in Japanese Patent Laid-Open No. 55
The method described in Japanese Patent No. 11335 has been proposed. FIGS. 2A and 2B are process cross-sectional views for explaining the prior art.
【0004】図2(A)に於いて、パターン形成基体2
01上にポジレジスト202が塗布されており、その上
に配置されているのが露光用マスク203である。露光
用マスク203の白い部分が光を透す露光領域であり、
黒い部分が光を透さない未露光領域である。In FIG. 2(A), a pattern forming substrate 2
A positive resist 202 is applied on the photoresist 01, and an exposure mask 203 is placed on top of the positive resist 202. The white part of the exposure mask 203 is the exposure area through which light passes,
The black areas are unexposed areas that do not allow light to pass through.
【0005】図2(B)は、露光及び現像後のレジスト
パターン形成時の断面図である。FIG. 2B is a cross-sectional view of a resist pattern formed after exposure and development.
【0006】これらに示されるように、従来微小パター
ンを得る方法として、露光されなかった部分がレジスト
として残存するポジレジストを塗布し、開口すべき領域
のみを露光した後全面を現像し、微小パターンを得てい
た。これは、ポジレジストの方が露光された部分がレジ
ストとして残存するネガレジストに比べて、微小なパタ
ーンの形成が可能なためである。As shown in the above, the conventional method for obtaining a micropattern is to apply a positive resist in which the unexposed areas remain as resist, expose only the area to be opened, and then develop the entire surface to form a micropattern. I was getting . This is because a positive resist allows formation of a finer pattern than a negative resist, in which the exposed portion remains as a resist.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、以上述
べた方法ではいくつかの問題点があった。それを図3(
a)及び(b)を用いて説明する。尚図3(a)及び(
b)は、従来技術による半導体装置のレジストパターン
形成時の断面図である。[Problems to be Solved by the Invention] However, the method described above has several problems. This is shown in Figure 3 (
This will be explained using a) and (b). In addition, Figure 3(a) and (
b) is a cross-sectional view when forming a resist pattern of a semiconductor device according to a conventional technique.
【0008】第1に、図3(a)に示される様な下地段
差の大きな部分では、実際上のレジスト膜厚が段差部分
で異なり、ポジレジストの特性から、開口部の上部の寸
法は等くとも、基板の部分では、レジスト膜厚が厚い部
分の寸法d2がレジスト膜厚の薄い部分の寸法d1 よ
り小さくなり、寸法制御が難しくなる。First, in a part with a large level difference between the base layers as shown in FIG. At least in the substrate part, the dimension d2 of the thicker resist film is smaller than the dimension d1 of the thinner resist film, making it difficult to control the dimensions.
【0009】第2に、図3(b)に示される様に、下地
の基板301が溝状の部分では、露光不足によってポジ
レジストが完全に除去されず、レジスト残り303が存
在することがある。Second, as shown in FIG. 3(b), in the groove-shaped portion of the underlying substrate 301, the positive resist may not be completely removed due to insufficient exposure, and a residual resist 303 may remain. .
【0010】本発明は、以上述べた下地の段差の大きい
部分で開口寸法制御が難しいという問題と、下地が溝状
の部分でレジスト残りが出るという問題点を除去するた
め、寸法変動の少ないレジストパターン上部で開口寸法
が決定し、なおかつ露光不足によるレジスト残りのない
レジストパターン形成法を提供することを目的とする。The present invention solves the above-mentioned problem that it is difficult to control the aperture size in areas with large step differences in the base, and the problem that resist remains in groove-like areas of the base. It is an object of the present invention to provide a resist pattern forming method in which the opening size is determined at the upper part of the pattern and there is no resist remaining due to insufficient exposure.
【0011】[0011]
【課題を解決するための手段】本発明は、半導体集積回
路装置の製造方法におけるパターン形成方法に於いて、
パターンを形成したい基体の開口したい部分にのみ、例
えばポジレジストから成る第1のレジスト材を残存させ
、全面に例えばネガレジストから成る第2のレジスト材
を塗布、露光した後、ポジレジスト表面上のネガレジス
トを除去し、前記第1のレジスト材との選択比が小さく
前記第2のレジスト材との選択比が大きなエッチング液
によって前記第1のレジスト材を除去し、パターンを得
るようにしたものである。[Means for Solving the Problems] The present invention provides a pattern forming method in a method of manufacturing a semiconductor integrated circuit device.
A first resist material made of, for example, a positive resist is left only in the part of the substrate where a pattern is to be formed where an opening is desired, and a second resist material made of, for example, a negative resist is applied to the entire surface and exposed. A pattern is obtained by removing the negative resist and removing the first resist material using an etching solution that has a small selectivity with the first resist material and a high selectivity with the second resist material. It is.
【0012】或いは、前記第1のレジスト材との選択比
が小さく第2のレジスト材との選択比が大きなエッチン
グ液として、前記第2のレジスト材の現像液を用いるも
のである。Alternatively, a developer for the second resist material is used as the etching solution which has a small selectivity with the first resist material and a large selectivity with the second resist material.
【0013】[0013]
【作用】本発明の方法によって、開口したい部分を予め
第1のレジスト材で確保した後、本来のレジストパター
ンとなる第2のレジスト材を塗布し、その後に第1のレ
ジスト材を除去するので、第2のレジスト材が開口部に
存在することはない。[Operation] According to the method of the present invention, after securing the area to be opened with the first resist material, the second resist material that becomes the original resist pattern is applied, and then the first resist material is removed. , the second resist material is not present in the opening.
【0014】さらに開口部の形状は、最初に形成された
第1のレジスト材の形状によって決定されるので、第1
のレジスト材としてポジレジストを使用した場合、レジ
スト表面上の第1レジスト材の寸法が開口部の最小寸法
となり、開口部内部ではそれよりも大きなものとなる。Furthermore, the shape of the opening is determined by the shape of the first resist material that is initially formed.
When a positive resist is used as the resist material, the dimension of the first resist material on the resist surface becomes the minimum dimension of the opening, and the dimension inside the opening becomes larger.
【0015】[0015]
【実施例】本発明の実施例の工程断面図を図1(A)〜
(D)に示す。[Example] Process cross-sectional views of an example of the present invention are shown in FIGS.
Shown in (D).
【0016】まず、図1(A)に示すように、パターン
形成基体102に10000 〜12000 Å程度ポ
ジレジスト101をコーティングし、後工程において開
口する部分にのみレジストが残るように露光、現像して
第1のレジスト材を形成する。現像終了後、レジストパ
ターン101のレジスト膜厚は8000〜10000
Å程度に減少している。First, as shown in FIG. 1A, a pattern forming substrate 102 is coated with a positive resist 101 of about 10,000 to 12,000 Å, and exposed and developed so that the resist remains only in the areas that will be opened in the subsequent process. A first resist material is formed. After development, the resist film thickness of the resist pattern 101 is 8000 to 10000.
It has decreased to about Å.
【0017】次に、図1(B)に示すように、5000
〜6000Å程度のネガレジスト103を第2のレジス
ト材としてコーティングし、全面を露光する。ネガレジ
ストは、露光された部分がレジスト膜となるので、パタ
ーン形成基体全面にネガレジスト103が形成されるこ
とになる。Next, as shown in FIG. 1(B), 5000
A negative resist 103 of about 6000 Å is coated as a second resist material, and the entire surface is exposed. Since the exposed portion of the negative resist becomes a resist film, the negative resist 103 is formed on the entire surface of the pattern forming substrate.
【0018】次に、ポジレジスト101のパターン上部
104を表面に露出するために、図1(C)に示すよう
に、O2 プラズマ処理により、前記レジストを100
0〜2000Å程度エッチングする。Next, in order to expose the pattern upper part 104 of the positive resist 101 on the surface, as shown in FIG.
Etch approximately 0 to 2000 Å.
【0019】次に、図1(D)に示すように、ネガレジ
スト現像液による処理を行う。ネガレジスト現像液とし
て、ポジレジストとの選択比が小さな現像液を使用する
と、ネガレジスト103は全面露光されているため残存
し、ポジレジスト101のみがエッチングされ除去され
、マスクパターンが形成される。Next, as shown in FIG. 1(D), processing is performed using a negative resist developer. When a developer having a small selection ratio with respect to the positive resist is used as the negative resist developer, the negative resist 103 remains since the entire surface has been exposed, and only the positive resist 101 is etched and removed, forming a mask pattern.
【0020】この方法によれば、開口部のポジレジスト
101は、エッチングによって確実に除去されるので、
露光不足によりレジストが溝状部に残ることはない。According to this method, the positive resist 101 in the opening is reliably removed by etching.
Resist will not remain in the grooves due to insufficient exposure.
【0021】また、異方性エッチングを用いる場合は、
レジストパターンの上部の寸法で開口寸法が決定される
。このため従来技術によるパターン寸法決定位置を示す
図3(a)と、本発明によるパターン寸法決定位置を示
す図である図4を比較すれば判るように、従来であれば
発生していた寸法d1とd2が異なるという問題が、本
発明の実施例であれば段差に関係なく寸法d3となり、
段差により実際のレジスト膜厚が異なることに起因する
寸法制御の困難さは解決される。[0021] Furthermore, when using anisotropic etching,
The opening size is determined by the size of the upper part of the resist pattern. Therefore, as can be seen by comparing FIG. 3A showing the pattern size determination position according to the prior art and FIG. 4 showing the pattern size determination position according to the present invention, the size d1 that would have occurred in the conventional technology In the embodiment of the present invention, the problem that d2 and d2 are different becomes the dimension d3 regardless of the step,
Difficulties in dimensional control caused by differences in actual resist film thickness due to step differences are resolved.
【0022】本発明は前記実施例に限定されるものでは
なく、第2のレジスト材を形成後、現像、表面のエッチ
ングを行い、第2のレジスト材との選択比が大きく第1
のレジスト材との選択比が小さいエッチング液を用いて
、第1のレジスト材をエッチング除去してもよい。The present invention is not limited to the above-mentioned embodiments, but after forming the second resist material, development and surface etching are performed, and the first resist material has a high selectivity with respect to the second resist material.
The first resist material may be etched away using an etching solution having a small selectivity with respect to the resist material.
【0023】以上のようにして形成された第2のレジス
ト材をマスクとして、被エッチング材である絶縁層、配
線層等をパターニングする。Using the second resist material formed as described above as a mask, the materials to be etched, such as an insulating layer and a wiring layer, are patterned.
【0024】さらに本発明は、基板等に不純物を注入し
たい場合にも利用することができる。例えば基板内にM
OSトランジスタのソース/ドレイン領域を形成する場
合のマスクとして本発明を用いれば、制御性の優れた不
純物領域が形成できる。Furthermore, the present invention can also be used when it is desired to implant impurities into a substrate or the like. For example, M in the board
If the present invention is used as a mask for forming source/drain regions of an OS transistor, impurity regions with excellent controllability can be formed.
【0025】[0025]
【発明の効果】以上、詳細に説明したように本発明の方
法によれば、開口部は第2のレジスト材形成後、第2の
レジスト材との選択比が大きく第1のレジスト材との選
択比が小さいエッチング液により、第1のレジスト材の
みを除去し開口するので、従来のように溝形状の部分に
未露光のポジレジストが残存することがなく、確実に開
口できる。As described above in detail, according to the method of the present invention, after the formation of the second resist material, the opening has a high selectivity with respect to the second resist material and the first resist material. Since only the first resist material is removed and opened using an etching solution with a low selection ratio, there is no unexposed positive resist remaining in the groove-shaped portion as in the conventional method, and the opening can be reliably performed.
【0026】また、第1のレジスト材としてポジレジス
トを用い、第2のレジスト材としてネガレジストを用い
、エッチング液として、ポジレジストとの選択比が小さ
いネガレジスト現像液を使用することによって、ネガレ
ジストの現像とポジレジストの除去が同時に行え、工程
が簡素化できる。Furthermore, by using a positive resist as the first resist material, using a negative resist as the second resist material, and using a negative resist developer having a small selectivity with the positive resist as the etching solution, it is possible to Developing the resist and removing the positive resist can be done at the same time, simplifying the process.
【0027】そして、本発明の方法であれば、開口部上
部での寸法を一定にすることができる。ポジレジストが
下地の段差の影響等でテーパー形状に裾をひき、開口部
内部の寸法に変動が起こっても、開口部上部での寸法よ
りも小さくなることはない。異方性エッチングを行う場
合は、開口部上部で寸法が決定するので、寸法制御が容
易になる。According to the method of the present invention, the dimensions at the upper part of the opening can be made constant. Even if the positive resist takes on a tapered shape due to the influence of a level difference in the base, and the dimensions inside the opening vary, the dimension will not become smaller than the dimension at the top of the opening. When performing anisotropic etching, the dimensions are determined at the upper part of the opening, making it easier to control the dimensions.
【0028】半導体基板へのイオン注入用のマスクとし
て用いる場合にも、異方性エッチングを行う場合と同様
に、寸法制御が容易になる。When used as a mask for ion implantation into a semiconductor substrate, dimensional control becomes easy as in the case of anisotropic etching.
【図1】本発明の実施例の工程断面図であるFIG. 1 is a process sectional view of an embodiment of the present invention.
【図2】従
来技術の工程断面図である。FIG. 2 is a process sectional view of the prior art.
【図3】(a)従来技術によるパターン寸法決定位置を
示す断面図である。(b)従来技術によるレジストパタ
ーン形成時の断面図である。FIG. 3(a) is a cross-sectional view showing a pattern size determination position according to the prior art. (b) A cross-sectional view when forming a resist pattern according to the conventional technique.
【図4】本発明のパターン寸法決定位置を表示した、レ
ジストパターン形成時の断面図である。FIG. 4 is a cross-sectional view showing the pattern size determination position of the present invention during formation of a resist pattern.
101 ポジレジスト 102 パターン形成基体 103 ネガレジスト 101 Positive resist 102 Pattern-forming substrate 103 Negative resist
Claims (5)
存在しない第1領域と、レジスト材から成るパターンが
存在する第2領域を形成する方法として、(a)前記第
1領域に第1のレジスト材を形成する工程と、(b)前
記第2領域に第2のレジスト材を形成する工程と、(c
)前記第2のレジスト材との選択比が大きく前記第1の
レジスト材との選択比が小さなエッチング液によって第
1のレジスト材を除去する工程と、を具備してなるレジ
ストパターン形成方法。1. A method for forming a first region in which no resist material is present and a second region in which a pattern made of a resist material is present on a pattern forming substrate, comprising: (a) applying a first resist to the first region; (b) forming a second resist material in the second region; (c)
) a step of removing the first resist material with an etching solution having a high selectivity with the second resist material and a small selectivity with the first resist material.
ない第1領域と、レジスト材から成るパターンが存在す
る第2領域を形成し、前記レジスト材をマスクとして、
被エッチング材をパターニングする方法として、(a)
前記第1領域に第1のレジスト材を形成する工程と、(
b)前記第2領域に第2のレジスト材を形成する工程と
、(c)前記第2のレジスト材との選択比が大きく前記
第1のレジスト材との選択比が小さなエッチング液によ
って第1のレジスト材を除去する工程と、(d)前記第
2のレジスト材をマスクとして前記第1領域をエッチン
グする工程と、を具備してなるパターン形成方法。2. Forming on a semiconductor substrate a first region where no resist material exists and a second region where a pattern made of the resist material exists, and using the resist material as a mask,
As a method of patterning the material to be etched, (a)
forming a first resist material in the first region;
b) forming a second resist material in the second region; and (c) etching the first resist material using an etching solution that has a high selectivity with the second resist material and a small selectivity with the first resist material. (d) etching the first region using the second resist material as a mask.
ない第1領域と、レジスト材から成るパターンが存在す
る第2領域を形成し、前記レジスト材をマスクとして、
前記半導体基板にイオン注入を行う方法として、(a)
前記第1領域に第1のレジスト材を形成する工程と、(
b)前記第2領域に第2のレジスト材を形成する工程と
、(c)前記第2のレジスト材との選択比が大きく前記
第1のレジスト材との選択比が小さなエッチング液によ
って第1のレジスト材を除去する工程と、(d)前記第
2のレジスト材をマスクとして前記第1領域にイオンを
注入する工程と、を具備してなるイオン注入方法。3. Forming on a semiconductor substrate a first region in which no resist material exists and a second region in which a pattern made of the resist material exists, and using the resist material as a mask,
As a method of implanting ions into the semiconductor substrate, (a)
forming a first resist material in the first region;
b) forming a second resist material in the second region; and (c) etching the first resist material using an etching solution that has a high selectivity with the second resist material and a small selectivity with the first resist material. (d) implanting ions into the first region using the second resist material as a mask.
存在しない第1領域と、レジスト材から成るパターンが
存在する第2領域を形成する方法として、(a)前記第
1領域に第1のレジスト材を形成する工程と、(b)前
記第1及び第2領域に第1のレジスト材とは異なる第2
のレジスト材を塗布し、第2領域に於いて前記第1のレ
ジスト材よりも薄く前記第2のレジスト材を形成する工
程と、(c)前記第1領域に於いて、前記第1のレジス
ト材表面上に存在する前記第2のレジスト材を少なくと
も前記第1のレジスト材が表面に露出するまで除去する
工程と、(d)前記第2のレジスト材との選択比が大き
く前記第1のレジスト材との選択比が小さなエッチング
液によって第1のレジスト材を除去する工程と、を具備
してなるレジストパターン形成方法。4. A method for forming a first region in which no resist material is present and a second region in which a pattern made of a resist material is present on a pattern forming substrate, the method comprising: (a) applying a first resist to the first region; (b) forming a second resist material different from the first resist material in the first and second regions;
(c) forming the second resist material thinner than the first resist material in the first region; (d) removing the second resist material present on the surface of the material until at least the first resist material is exposed on the surface; (d) removing the second resist material existing on the surface of the material; A resist pattern forming method comprising the step of removing a first resist material with an etching solution having a small selectivity to the resist material.
ン形成方法又は請求項2記載のパターン形成方法又は請
求項3記載のイオン注入法に於いて、前記第1のレジス
ト材としてポジレジスト、前記第2のレジスト材として
ネガレジスト、前記エッチング液として前記ネガレジス
トの現像液を用い、前記ネガレジストの現像工程と前記
ポジレジストの除去工程を同時に行うことを特徴とする
レジストパターン形成方法又はパターン形成方法又はイ
オン注入方法。5. In the resist pattern forming method according to claim 1 or 4, the pattern forming method according to claim 2, or the ion implantation method according to claim 3, the first resist material is a positive resist; A resist pattern forming method or a pattern forming method characterized in that a negative resist is used as the resist material in step 2, a developing solution for the negative resist is used as the etching solution, and a developing step of the negative resist and a step of removing the positive resist are performed simultaneously. Or ion implantation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094170A JPH04324618A (en) | 1991-04-24 | 1991-04-24 | Formation of resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094170A JPH04324618A (en) | 1991-04-24 | 1991-04-24 | Formation of resist pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324618A true JPH04324618A (en) | 1992-11-13 |
Family
ID=14102879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094170A Pending JPH04324618A (en) | 1991-04-24 | 1991-04-24 | Formation of resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324618A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173356B2 (en) | 2005-08-24 | 2012-05-08 | Samsung Electronics Co., Ltd. | Three dimensional scaffold and method of fabricating the same |
-
1991
- 1991-04-24 JP JP3094170A patent/JPH04324618A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173356B2 (en) | 2005-08-24 | 2012-05-08 | Samsung Electronics Co., Ltd. | Three dimensional scaffold and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (en) | Fine pattern formation method | |
| US6093508A (en) | Dual damascene structure formed in a single photoresist film | |
| JPH04115515A (en) | Forming method of pattern | |
| EP0072933A1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| US20020090577A1 (en) | Method for forming-photoresist mask | |
| JPH05326358A (en) | Method for forming fine pattern | |
| KR19980028362A (en) | Manufacturing method of fine pattern of semiconductor device | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| US6737200B2 (en) | Method for aligning a contact or a line to adjacent phase-shifter on a mask | |
| KR100300073B1 (en) | Manufacturing method for photoresist pattern in semiconductor device | |
| KR100396689B1 (en) | Method for manufacturing gate of semiconductor device | |
| KR100516747B1 (en) | Micro pattern formation method of semiconductor device | |
| JPH05114577A (en) | Manufacture of submicron contact having slope formed by special etching | |
| US20040166448A1 (en) | Method for shrinking the image of photoresist | |
| JPH04291345A (en) | Pattern formation method | |
| KR0144229B1 (en) | Method of forming fine contact of semiconductor device | |
| KR20000045425A (en) | Method for fabricating fine pattern | |
| KR100359787B1 (en) | Method for fabricating of pattern | |
| KR100220940B1 (en) | Manufacturing method of fine pattern of semiconductor device | |
| KR20030000475A (en) | Method for forming a pattern | |
| KR100336766B1 (en) | Manufacturing method for mos transistor | |
| KR950000090B1 (en) | Manufacturing method of semiconductor device | |
| KR100515372B1 (en) | Method for forming fine pattern of semiconductor device | |
| KR970009826B1 (en) | Formation of half-tone phase shift mask | |
| KR100358161B1 (en) | Semiconductor device manufacturing method |