JPH04324618A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH04324618A JPH04324618A JP3094170A JP9417091A JPH04324618A JP H04324618 A JPH04324618 A JP H04324618A JP 3094170 A JP3094170 A JP 3094170A JP 9417091 A JP9417091 A JP 9417091A JP H04324618 A JPH04324618 A JP H04324618A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist material
- region
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造におけるパターン形成方法に関するものである。
製造におけるパターン形成方法に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の高集積化が進む現
在、基板上に回路の原寸大の設計図を描いたともいえる
レジストパターンの形成には、より微小で正確であるこ
とが求められている。
在、基板上に回路の原寸大の設計図を描いたともいえる
レジストパターンの形成には、より微小で正確であるこ
とが求められている。
【０００３】従来、半導体集積回路装置の製造方法にお
いて微小パターンを形成する方法としては、特開昭５５
−１１３３５号公報に記載されている方法等が提案され
ていた。図２（Ａ），（Ｂ）は、従来技術を説明するた
めの工程断面図である。
いて微小パターンを形成する方法としては、特開昭５５
−１１３３５号公報に記載されている方法等が提案され
ていた。図２（Ａ），（Ｂ）は、従来技術を説明するた
めの工程断面図である。
【０００４】図２（Ａ）に於いて、パターン形成基体２
０１上にポジレジスト２０２が塗布されており、その上
に配置されているのが露光用マスク２０３である。露光
用マスク２０３の白い部分が光を透す露光領域であり、
黒い部分が光を透さない未露光領域である。
０１上にポジレジスト２０２が塗布されており、その上
に配置されているのが露光用マスク２０３である。露光
用マスク２０３の白い部分が光を透す露光領域であり、
黒い部分が光を透さない未露光領域である。
【０００５】図２（Ｂ）は、露光及び現像後のレジスト
パターン形成時の断面図である。
パターン形成時の断面図である。
【０００６】これらに示されるように、従来微小パター
ンを得る方法として、露光されなかった部分がレジスト
として残存するポジレジストを塗布し、開口すべき領域
のみを露光した後全面を現像し、微小パターンを得てい
た。これは、ポジレジストの方が露光された部分がレジ
ストとして残存するネガレジストに比べて、微小なパタ
ーンの形成が可能なためである。
ンを得る方法として、露光されなかった部分がレジスト
として残存するポジレジストを塗布し、開口すべき領域
のみを露光した後全面を現像し、微小パターンを得てい
た。これは、ポジレジストの方が露光された部分がレジ
ストとして残存するネガレジストに比べて、微小なパタ
ーンの形成が可能なためである。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べた方法ではいくつかの問題点があった。それを図３（
ａ）及び（ｂ）を用いて説明する。尚図３（ａ）及び（
ｂ）は、従来技術による半導体装置のレジストパターン
形成時の断面図である。
べた方法ではいくつかの問題点があった。それを図３（
ａ）及び（ｂ）を用いて説明する。尚図３（ａ）及び（
ｂ）は、従来技術による半導体装置のレジストパターン
形成時の断面図である。
【０００８】第１に、図３（ａ）に示される様な下地段
差の大きな部分では、実際上のレジスト膜厚が段差部分
で異なり、ポジレジストの特性から、開口部の上部の寸
法は等くとも、基板の部分では、レジスト膜厚が厚い部
分の寸法ｄ２がレジスト膜厚の薄い部分の寸法ｄ１ よ
り小さくなり、寸法制御が難しくなる。
差の大きな部分では、実際上のレジスト膜厚が段差部分
で異なり、ポジレジストの特性から、開口部の上部の寸
法は等くとも、基板の部分では、レジスト膜厚が厚い部
分の寸法ｄ２がレジスト膜厚の薄い部分の寸法ｄ１ よ
り小さくなり、寸法制御が難しくなる。
【０００９】第２に、図３（ｂ）に示される様に、下地
の基板３０１が溝状の部分では、露光不足によってポジ
レジストが完全に除去されず、レジスト残り３０３が存
在することがある。
の基板３０１が溝状の部分では、露光不足によってポジ
レジストが完全に除去されず、レジスト残り３０３が存
在することがある。
【００１０】本発明は、以上述べた下地の段差の大きい
部分で開口寸法制御が難しいという問題と、下地が溝状
の部分でレジスト残りが出るという問題点を除去するた
め、寸法変動の少ないレジストパターン上部で開口寸法
が決定し、なおかつ露光不足によるレジスト残りのない
レジストパターン形成法を提供することを目的とする。
部分で開口寸法制御が難しいという問題と、下地が溝状
の部分でレジスト残りが出るという問題点を除去するた
め、寸法変動の少ないレジストパターン上部で開口寸法
が決定し、なおかつ露光不足によるレジスト残りのない
レジストパターン形成法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、半導体集積回
路装置の製造方法におけるパターン形成方法に於いて、
パターンを形成したい基体の開口したい部分にのみ、例
えばポジレジストから成る第１のレジスト材を残存させ
、全面に例えばネガレジストから成る第２のレジスト材
を塗布、露光した後、ポジレジスト表面上のネガレジス
トを除去し、前記第１のレジスト材との選択比が小さく
前記第２のレジスト材との選択比が大きなエッチング液
によって前記第１のレジスト材を除去し、パターンを得
るようにしたものである。
路装置の製造方法におけるパターン形成方法に於いて、
パターンを形成したい基体の開口したい部分にのみ、例
えばポジレジストから成る第１のレジスト材を残存させ
、全面に例えばネガレジストから成る第２のレジスト材
を塗布、露光した後、ポジレジスト表面上のネガレジス
トを除去し、前記第１のレジスト材との選択比が小さく
前記第２のレジスト材との選択比が大きなエッチング液
によって前記第１のレジスト材を除去し、パターンを得
るようにしたものである。
【００１２】或いは、前記第１のレジスト材との選択比
が小さく第２のレジスト材との選択比が大きなエッチン
グ液として、前記第２のレジスト材の現像液を用いるも
のである。
が小さく第２のレジスト材との選択比が大きなエッチン
グ液として、前記第２のレジスト材の現像液を用いるも
のである。
【００１３】
【作用】本発明の方法によって、開口したい部分を予め
第１のレジスト材で確保した後、本来のレジストパター
ンとなる第２のレジスト材を塗布し、その後に第１のレ
ジスト材を除去するので、第２のレジスト材が開口部に
存在することはない。
第１のレジスト材で確保した後、本来のレジストパター
ンとなる第２のレジスト材を塗布し、その後に第１のレ
ジスト材を除去するので、第２のレジスト材が開口部に
存在することはない。
【００１４】さらに開口部の形状は、最初に形成された
第１のレジスト材の形状によって決定されるので、第１
のレジスト材としてポジレジストを使用した場合、レジ
スト表面上の第１レジスト材の寸法が開口部の最小寸法
となり、開口部内部ではそれよりも大きなものとなる。
第１のレジスト材の形状によって決定されるので、第１
のレジスト材としてポジレジストを使用した場合、レジ
スト表面上の第１レジスト材の寸法が開口部の最小寸法
となり、開口部内部ではそれよりも大きなものとなる。
【００１５】
【実施例】本発明の実施例の工程断面図を図１（Ａ）〜
（Ｄ）に示す。
（Ｄ）に示す。
【００１６】まず、図１（Ａ）に示すように、パターン
形成基体１０２に１００００ 〜１２０００ Å程度ポ
ジレジスト１０１をコーティングし、後工程において開
口する部分にのみレジストが残るように露光、現像して
第１のレジスト材を形成する。現像終了後、レジストパ
ターン１０１のレジスト膜厚は８０００〜１００００
Å程度に減少している。
形成基体１０２に１００００ 〜１２０００ Å程度ポ
ジレジスト１０１をコーティングし、後工程において開
口する部分にのみレジストが残るように露光、現像して
第１のレジスト材を形成する。現像終了後、レジストパ
ターン１０１のレジスト膜厚は８０００〜１００００
Å程度に減少している。
【００１７】次に、図１（Ｂ）に示すように、５０００
〜６０００Å程度のネガレジスト１０３を第２のレジス
ト材としてコーティングし、全面を露光する。ネガレジ
ストは、露光された部分がレジスト膜となるので、パタ
ーン形成基体全面にネガレジスト１０３が形成されるこ
とになる。
〜６０００Å程度のネガレジスト１０３を第２のレジス
ト材としてコーティングし、全面を露光する。ネガレジ
ストは、露光された部分がレジスト膜となるので、パタ
ーン形成基体全面にネガレジスト１０３が形成されるこ
とになる。
【００１８】次に、ポジレジスト１０１のパターン上部
１０４を表面に露出するために、図１（Ｃ）に示すよう
に、Ｏ２ プラズマ処理により、前記レジストを１００
０〜２０００Å程度エッチングする。
１０４を表面に露出するために、図１（Ｃ）に示すよう
に、Ｏ２ プラズマ処理により、前記レジストを１００
０〜２０００Å程度エッチングする。
【００１９】次に、図１（Ｄ）に示すように、ネガレジ
スト現像液による処理を行う。ネガレジスト現像液とし
て、ポジレジストとの選択比が小さな現像液を使用する
と、ネガレジスト１０３は全面露光されているため残存
し、ポジレジスト１０１のみがエッチングされ除去され
、マスクパターンが形成される。
スト現像液による処理を行う。ネガレジスト現像液とし
て、ポジレジストとの選択比が小さな現像液を使用する
と、ネガレジスト１０３は全面露光されているため残存
し、ポジレジスト１０１のみがエッチングされ除去され
、マスクパターンが形成される。
【００２０】この方法によれば、開口部のポジレジスト
１０１は、エッチングによって確実に除去されるので、
露光不足によりレジストが溝状部に残ることはない。
１０１は、エッチングによって確実に除去されるので、
露光不足によりレジストが溝状部に残ることはない。
【００２１】また、異方性エッチングを用いる場合は、
レジストパターンの上部の寸法で開口寸法が決定される
。このため従来技術によるパターン寸法決定位置を示す
図３（ａ）と、本発明によるパターン寸法決定位置を示
す図である図４を比較すれば判るように、従来であれば
発生していた寸法ｄ１とｄ２が異なるという問題が、本
発明の実施例であれば段差に関係なく寸法ｄ３となり、
段差により実際のレジスト膜厚が異なることに起因する
寸法制御の困難さは解決される。
レジストパターンの上部の寸法で開口寸法が決定される
。このため従来技術によるパターン寸法決定位置を示す
図３（ａ）と、本発明によるパターン寸法決定位置を示
す図である図４を比較すれば判るように、従来であれば
発生していた寸法ｄ１とｄ２が異なるという問題が、本
発明の実施例であれば段差に関係なく寸法ｄ３となり、
段差により実際のレジスト膜厚が異なることに起因する
寸法制御の困難さは解決される。
【００２２】本発明は前記実施例に限定されるものでは
なく、第２のレジスト材を形成後、現像、表面のエッチ
ングを行い、第２のレジスト材との選択比が大きく第１
のレジスト材との選択比が小さいエッチング液を用いて
、第１のレジスト材をエッチング除去してもよい。
なく、第２のレジスト材を形成後、現像、表面のエッチ
ングを行い、第２のレジスト材との選択比が大きく第１
のレジスト材との選択比が小さいエッチング液を用いて
、第１のレジスト材をエッチング除去してもよい。
【００２３】以上のようにして形成された第２のレジス
ト材をマスクとして、被エッチング材である絶縁層、配
線層等をパターニングする。
ト材をマスクとして、被エッチング材である絶縁層、配
線層等をパターニングする。
【００２４】さらに本発明は、基板等に不純物を注入し
たい場合にも利用することができる。例えば基板内にＭ
ＯＳトランジスタのソース／ドレイン領域を形成する場
合のマスクとして本発明を用いれば、制御性の優れた不
純物領域が形成できる。
たい場合にも利用することができる。例えば基板内にＭ
ＯＳトランジスタのソース／ドレイン領域を形成する場
合のマスクとして本発明を用いれば、制御性の優れた不
純物領域が形成できる。
【００２５】
【発明の効果】以上、詳細に説明したように本発明の方
法によれば、開口部は第２のレジスト材形成後、第２の
レジスト材との選択比が大きく第１のレジスト材との選
択比が小さいエッチング液により、第１のレジスト材の
みを除去し開口するので、従来のように溝形状の部分に
未露光のポジレジストが残存することがなく、確実に開
口できる。
法によれば、開口部は第２のレジスト材形成後、第２の
レジスト材との選択比が大きく第１のレジスト材との選
択比が小さいエッチング液により、第１のレジスト材の
みを除去し開口するので、従来のように溝形状の部分に
未露光のポジレジストが残存することがなく、確実に開
口できる。
【００２６】また、第１のレジスト材としてポジレジス
トを用い、第２のレジスト材としてネガレジストを用い
、エッチング液として、ポジレジストとの選択比が小さ
いネガレジスト現像液を使用することによって、ネガレ
ジストの現像とポジレジストの除去が同時に行え、工程
が簡素化できる。
トを用い、第２のレジスト材としてネガレジストを用い
、エッチング液として、ポジレジストとの選択比が小さ
いネガレジスト現像液を使用することによって、ネガレ
ジストの現像とポジレジストの除去が同時に行え、工程
が簡素化できる。
【００２７】そして、本発明の方法であれば、開口部上
部での寸法を一定にすることができる。ポジレジストが
下地の段差の影響等でテーパー形状に裾をひき、開口部
内部の寸法に変動が起こっても、開口部上部での寸法よ
りも小さくなることはない。異方性エッチングを行う場
合は、開口部上部で寸法が決定するので、寸法制御が容
易になる。
部での寸法を一定にすることができる。ポジレジストが
下地の段差の影響等でテーパー形状に裾をひき、開口部
内部の寸法に変動が起こっても、開口部上部での寸法よ
りも小さくなることはない。異方性エッチングを行う場
合は、開口部上部で寸法が決定するので、寸法制御が容
易になる。
【００２８】半導体基板へのイオン注入用のマスクとし
て用いる場合にも、異方性エッチングを行う場合と同様
に、寸法制御が容易になる。
て用いる場合にも、異方性エッチングを行う場合と同様
に、寸法制御が容易になる。
【図１】本発明の実施例の工程断面図である
【図２】従
来技術の工程断面図である。
来技術の工程断面図である。
【図３】（ａ）従来技術によるパターン寸法決定位置を
示す断面図である。（ｂ）従来技術によるレジストパタ
ーン形成時の断面図である。
示す断面図である。（ｂ）従来技術によるレジストパタ
ーン形成時の断面図である。
【図４】本発明のパターン寸法決定位置を表示した、レ
ジストパターン形成時の断面図である。
ジストパターン形成時の断面図である。
１０１ ポジレジスト
１０２ パターン形成基体
１０３ ネガレジスト
Claims (5)
- 【請求項１】 パターン形成基体上に、レジスト材が
存在しない第１領域と、レジスト材から成るパターンが
存在する第２領域を形成する方法として、（ａ）前記第
１領域に第１のレジスト材を形成する工程と、（ｂ）前
記第２領域に第２のレジスト材を形成する工程と、（ｃ
）前記第２のレジスト材との選択比が大きく前記第１の
レジスト材との選択比が小さなエッチング液によって第
１のレジスト材を除去する工程と、を具備してなるレジ
ストパターン形成方法。 - 【請求項２】 半導体基板上に、レジスト材が存在し
ない第１領域と、レジスト材から成るパターンが存在す
る第２領域を形成し、前記レジスト材をマスクとして、
被エッチング材をパターニングする方法として、（ａ）
前記第１領域に第１のレジスト材を形成する工程と、（
ｂ）前記第２領域に第２のレジスト材を形成する工程と
、（ｃ）前記第２のレジスト材との選択比が大きく前記
第１のレジスト材との選択比が小さなエッチング液によ
って第１のレジスト材を除去する工程と、（ｄ）前記第
２のレジスト材をマスクとして前記第１領域をエッチン
グする工程と、を具備してなるパターン形成方法。 - 【請求項３】 半導体基板上に、レジスト材が存在し
ない第１領域と、レジスト材から成るパターンが存在す
る第２領域を形成し、前記レジスト材をマスクとして、
前記半導体基板にイオン注入を行う方法として、（ａ）
前記第１領域に第１のレジスト材を形成する工程と、（
ｂ）前記第２領域に第２のレジスト材を形成する工程と
、（ｃ）前記第２のレジスト材との選択比が大きく前記
第１のレジスト材との選択比が小さなエッチング液によ
って第１のレジスト材を除去する工程と、（ｄ）前記第
２のレジスト材をマスクとして前記第１領域にイオンを
注入する工程と、を具備してなるイオン注入方法。 - 【請求項４】 パターン形成基体上に、レジスト材が
存在しない第１領域と、レジスト材から成るパターンが
存在する第２領域を形成する方法として、（ａ）前記第
１領域に第１のレジスト材を形成する工程と、（ｂ）前
記第１及び第２領域に第１のレジスト材とは異なる第２
のレジスト材を塗布し、第２領域に於いて前記第１のレ
ジスト材よりも薄く前記第２のレジスト材を形成する工
程と、（ｃ）前記第１領域に於いて、前記第１のレジス
ト材表面上に存在する前記第２のレジスト材を少なくと
も前記第１のレジスト材が表面に露出するまで除去する
工程と、（ｄ）前記第２のレジスト材との選択比が大き
く前記第１のレジスト材との選択比が小さなエッチング
液によって第１のレジスト材を除去する工程と、を具備
してなるレジストパターン形成方法。 - 【請求項５】 請求項１又は４記載のレジストパター
ン形成方法又は請求項２記載のパターン形成方法又は請
求項３記載のイオン注入法に於いて、前記第１のレジス
ト材としてポジレジスト、前記第２のレジスト材として
ネガレジスト、前記エッチング液として前記ネガレジス
トの現像液を用い、前記ネガレジストの現像工程と前記
ポジレジストの除去工程を同時に行うことを特徴とする
レジストパターン形成方法又はパターン形成方法又はイ
オン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094170A JPH04324618A (ja) | 1991-04-24 | 1991-04-24 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094170A JPH04324618A (ja) | 1991-04-24 | 1991-04-24 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324618A true JPH04324618A (ja) | 1992-11-13 |
Family
ID=14102879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094170A Pending JPH04324618A (ja) | 1991-04-24 | 1991-04-24 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173356B2 (en) | 2005-08-24 | 2012-05-08 | Samsung Electronics Co., Ltd. | Three dimensional scaffold and method of fabricating the same |
-
1991
- 1991-04-24 JP JP3094170A patent/JPH04324618A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173356B2 (en) | 2005-08-24 | 2012-05-08 | Samsung Electronics Co., Ltd. | Three dimensional scaffold and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (ko) | 미세패턴 형성방법 | |
| US6093508A (en) | Dual damascene structure formed in a single photoresist film | |
| JPH04115515A (ja) | パターン形成方法 | |
| EP0072933A1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| US20020090577A1 (en) | Method for forming-photoresist mask | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JPH04324618A (ja) | レジストパターン形成方法 | |
| KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| US6737200B2 (en) | Method for aligning a contact or a line to adjacent phase-shifter on a mask | |
| KR100300073B1 (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| JPH05114577A (ja) | 独特のエツチング形成したスロープを有するサブミクロンコンタクトの製造方法 | |
| US20040166448A1 (en) | Method for shrinking the image of photoresist | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR100336766B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 |