JPH04324836A - アクティブデバイス及びアクティブデバイスの製造方法 - Google Patents

アクティブデバイス及びアクティブデバイスの製造方法

Info

Publication number
JPH04324836A
JPH04324836A JP3095720A JP9572091A JPH04324836A JP H04324836 A JPH04324836 A JP H04324836A JP 3095720 A JP3095720 A JP 3095720A JP 9572091 A JP9572091 A JP 9572091A JP H04324836 A JPH04324836 A JP H04324836A
Authority
JP
Japan
Prior art keywords
electrode
layer
dielectric layer
ferroelectric layer
active device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3095720A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3095720A priority Critical patent/JPH04324836A/ja
Publication of JPH04324836A publication Critical patent/JPH04324836A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶素子に用いられるア
クティブデバイス及びアクティブデバイスの製造方法に
関する。
【0002】
【従来の技術】従来、図2に示すようなアクティブデバ
イスが知られていた。図2(a)は上視図、同図(b)
は同図(a)中A−Aラインにおける断面図である。ガ
ラス基板からなる絶縁基板1上に設けられたITOから
成る第一の電極2、第一の電極2及び絶縁基板1上に設
けられたVDF(フッ化ビニリデン)とTrFE(トリ
フルオロエチレン)との共重合体からなる強誘電体層4
、強誘電体層4上に設けられたAlより成る第二の電極
6が設けられたアクティブデバイスである。
【0003】
【発明が解決しようとする課題】しかし、従来のアクテ
ィブデバイスは素子出力が時間とともに低下する経時変
化の課題を有していた。本発明はこのような課題を解決
するものであり、目的とするところは素子出力の経時変
化の小さいアクティブデバイスを提供することである。
【0004】
【課題を解決するための手段】本発明のアクティブデバ
イスは絶縁基板上に設けられた第一の電極、前記第一の
電極上に設けられた第一の誘電体層、前記第一の誘電体
層上に設けられた強誘電体層、前記強誘電体層上に設け
られた第二の誘電体層、前記第二の誘電体層上に前記強
誘電体層と前記第一、二の誘電体層を介し前記第一の電
極と一部重なるように設けられた第二の電極を具備した
ことを特徴とする。本発明のアクティブデバイスの製造
方法は■絶縁基板上に第一の電極を形成する工程、■前
記第一の電極上に第一の誘電体層を形成する工程、■前
記第一の誘電体層上に強誘電体層を設け前記強誘電体層
のキュリー点以上融点以下に加熱し徐冷を行う工程、■
前記強誘電体層上に第二の誘電体層を前記強誘電体層の
融点以下の温度で形成する工程、■前記誘電体層上に第
二の電極を形成する工程を少なくとも含むことを特徴と
する。本発明のアクティブデバイスの製造方法は絶縁基
板上に第一の電極を形成し、前記第一の電極上に第一の
誘電体層を形成し、前記第一の誘電体層上に強誘電体層
を形成し、前記強誘電体層上に第二の誘電体層を形成し
、前記第二の誘電体層上に第二の電極を形成するアクテ
ィブデバイスの製造方法において、前記第二の誘電体層
を形成した後に前記強誘電体層のキュリー点以上融点以
下に加熱し徐冷する工程を少なくとも含む事を特徴とす
る。
【0005】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図1(a)、(b)は本発明にかかる第一のア
クティブデバイスの構成を示し、(b)は上視図、(a
)は(b)のA−Aにおける断面図である。ガラス基板
からなる絶縁基板1上に設けられたITOから成る第一
の電極2、第一の電極2及び絶縁基板1上に設けられた
アクリルから成る第一の誘電体層3、第一の誘電体層3
上に設けられたVDF(フッ化ビニリデン)とTrFE
(トリフルオロエチレン)との共重合体からなる強誘電
体層4、強誘電体層4上に設けられたアクリルからなる
第二の誘電体層5、第二の誘電体層5上に設けられたA
lより成る第二の電極6が設けられている。第二の電極
6は強誘電体層4と第一、第二の誘電体層3、5を介し
第一の電極2と一部重なるように設けられている。 アクティブデバイスの能動層は第一と第二の電極2、4
でサンドイッチ状に挟まれた強誘電体層4である。
【0006】図3に本発明第一のアクティブデバイスの
製造方法を示す。ガラス基板からなる絶縁基板1上にI
TOを蒸着法により設け、ITOをフォトソリソグラフ
ィー法を用いてパターニングし第一の電極2を形成する
。図3(a)。次にアクリルからなる第一の誘電体層3
をスピンコート法で形成する。図3(b)。VDFとT
rFEとの共重合体からなる強誘電体層4を絶縁基板1
と第一の電極2上に設け、強誘電体層4をそのキュリー
点以上融点以下の温度で10時間加熱し室温近く(でき
れば80から60℃以下)まで約4時間で徐冷する。 図3(c)。次に第二の誘電体層5をスピンコート法を
用いて設け、アニールにより焼成し形成する。図3(d
)。最後に第二の誘電体層5上にAlからなる第二の電
極6を蒸着法により設け、フォトリソグラフィー法を用
いてパターニングし第二の電極6を形成する。図3(e
)。
【0007】強誘電体層4を能動層に用いたアクティブ
デバイスは能動層内の自発分極を第一と第二の電極2、
6間に印加する電圧により反転する事により動作する。 この時強誘電体は圧電性も有しているため強誘電体層が
振動する。この振動により強誘電体層4と第一、第二の
電極2、6間に剥がれが生じる。この剥がれのために空
気の層が作られそこで電圧降下が生じる。そのために能
動層に十分電圧が印加されなくなる。そのため自発分極
の反転が十分行なわれなくなり、アクティブデバイスの
素子出力(第二の電極5に接続された容量成分に印加す
る電圧)が低下する。
【0008】このような理由によりアクティブデバイス
の素子出力が時間と共に低下するという経時変化を有し
ていた。
【0009】VDFとTrFEとの共重合体からなる強
誘電体層は例えばジオキサン等のエーテル、ケトン類、
アミン等の極性の強い有機溶剤に解けるためスピンコー
ト法やキャスト法により製膜できることが知られている
。さらにその膜をキュリー点以上融点以下の温度で加熱
、徐冷を行うことにより初めて大きな強誘電性(大きな
残留分極又は飽和残留分極)を示すことも知られている
【0010】強誘電体層4をキュリー点以上融点以下の
温度で加熱、徐冷を行ったのは上記の理由による。強誘
電体層4は大きな強誘電性を持つ。
【0011】第一の電極2と第一の誘電体層3、そして
第一の誘電体層3と強誘電体層4はそれぞれ密着力が強
く強固に密着している。第一の誘電体層3を用いない際
は第一の電極2と強誘電体層4はテープ剥離試験で簡単
に剥がれたが、第一の誘電体層3を用いると60℃、9
0%の耐湿放置試験後においても同一の試験で剥がれが
生じなかった。さらに第一の誘電体層3は強誘電体層4
間の振動を吸収するバッファ層として用いられている。 そのため第一の電極2と強誘電体層4間の密着は実質的
にさらに強くなる。これらのために第一の電極2と強誘
電体層4がアクティブデバイスの動作中に剥がれること
が防止された。
【0012】さらに、第二の電極6と第二の誘電体層5
、そして第二の誘電体層5と強誘電体層4はそれぞれ密
着力が強く強固に密着している。第二の誘電体層5を用
いない際は第二の電極6と強誘電体層4はテープ剥離試
験で簡単に剥がれたが、第二の誘電体層5を用いると6
0℃、90%の耐湿放置試験後においても同一の試験で
剥がれが生じなかった。さらに第二の誘電体層5は強誘
電体層4間の振動を吸収するバッファ層として用いられ
ている。そのため第二の電極6と強誘電体層4間の密着
は実質的にさらに強くなる。これらのために第二の電極
6と強誘電体層4がアクティブデバイスの動作中に剥が
れることが防止された。そのためアクティブデバイスの
出力の経時変化は小さくなり素子寿命は大幅に改善され
た。第一と第二の誘電体層3、5を形成しない際は素子
出力が初期の半分になる時間は10時間であったが、第
一と第二の誘電体層3、5を形成する事によりその時間
は50000時間となった。そのため後に述べるアクテ
ィブデバイスを用いた液晶素子の寿命も10時間から5
0000時間に延びた。
【0013】強誘電体層4の融点はVDF/TrFE共
重合体のVDF含有量や結晶型およびそのボリュームパ
ーセントによって異なる。融点を求めるにはDSC法等
の示差熱分析を用いてもよいし、強誘電体層4を融点以
上に加熱し、室温まで大気中放置により急冷すると膜荒
れが生じるため膜荒れの有無により求めてもよい。膜荒
れは金属顕微鏡(1000以下の倍率)で容易に観察す
ることができる。
【0014】図3(a)、(e)において第一、第二の
電極2、6を設けるのは蒸着に限る必要はなく、スパッ
タ法等を用いても良い。また、それらをパターニングす
るのはフォトリソグラフィー法に限る必要はなく印刷法
等を用いても良いし、マスク蒸着やスパッタ法を用いて
パターニングを省いても良い。図3(c)において強誘
電体層4をキュリー点以上融点以下に加熱するのは10
時間に限る必要はなくそれより長くても短くても良い。 また加熱後の徐冷時間は4時間に限る必要はなくそれよ
り長くても短くても良い。加熱、徐冷するのは窒素や不
活性ガス中が望ましい。しかし、酸素を含むガス中で行
っても良い。図3(b)、(c)、(d)において強誘
電体層4、第一、第二の誘電体層3、5を設けるのはス
ピンコート法に限る必要はなくキャスト法やコート法、
印刷法を用いても良い。図3(d)においてアニールは
行わなくても良い。アニールの代わりに真空乾燥のよう
な乾燥を行っても良い。アニールを行う際はアニール時
間は5分以上が好ましく、冷却方法は徐冷でも急冷でも
かまわない。また、第一、第二の誘電体層3、5中にシ
ランカップリング剤等のカップリング剤やプライマーを
混入させたものを用いても良い。カップリング剤やプラ
イマーは第一、第二の電極2、6、強誘電体層4の少な
くとも一方と良好な密着を得られるものが望ましい。 又、第二の誘電体層5を形成する前に強誘電体層4の表
面に金属ナトリウム処理やプラズマ処理を施しても良い
。プラズマ処理は酸素を含むものが望ましいが、窒素や
アルゴン等の不活性ガスを用いても良い。又、第一、第
二の誘電体層3、5を塗布法ではなく蒸着法やスパッタ
法を用いて形成しても良い。
【0015】アクティブデバイスの大きな(良好な)素
子出力(残留分極に比例する)を得るためにはできるだ
け強誘電体層4の膜厚を厚くし、それに大きな電界を印
加することが必要となる。アクティブデバイスの素子出
力を低下させないためには強誘電体層4の膜厚が第一、
第二の誘電体層3、5の合計の膜厚より厚いことが必要
となる。望ましくは第一、第二の誘電体層3、5の膜厚
の合計は強誘電体層4のそれの20%以下、できれば1
0%以下、さらに好ましくは5%以下である。アクティ
ブデバイスの初期出力は2つの誘電体層3、5を用いな
い場合に比べその膜厚が強誘電体層4の10−20%の
際は5−10%低下した。しかし素子出力の経時変化が
小さくなるため最終的な素子の信頼性(寿命)は大きく
向上した。2つの誘電体層3、5の膜厚が5−10%の
際はアクティブデバイスの初期出力は2−3%低下した
が、実用上ほとんど問題にならない程度であった。2つ
の誘電体層3、5の膜厚合計が5%以下の際は初期出力
の低下はほとんど観察されなかった。もちろん膜厚合計
が10%以下においても経時変化が小さくなる効果は1
0−20%の際と同じである。
【0016】本発明第二のアクティブデバイスの製造方
法にはほぼ第一のもの同じである。図3を用いて説明す
ると、絶縁基板1上に第一の電極2を形成する。図3(
a)。第一の電極2上に第一の誘電体層3を形成する。 図3(b)。第一の誘電体層3上に強誘電体層4を形成
する。図3(c)。強誘電体層4上に第二の誘電体層5
を形成する。図3(d)。第二の誘電体層5上に第二の
電極6を形成する。図3(e)。本発明第一のアクティ
ブデバイスの製造方法と異なるのは第二の誘電体層5を
形成した後に強誘電体層4のキュリー点以上融点以下に
加熱し徐冷する事である。もちろんこれを第二の電極6
形成後に行っても良い。先に述べた異なる点以外の詳細
な工程は第一のアクティブデバイスの製造方法と同じで
ある。
【0017】図4(a)、(b)に図1に示したアクテ
ィブデバイスを用いた液晶素子を示す。図4(b)は上
視図、(a)は(b)のA−Aにおける断面図である。 ガラス基板からなる絶縁基板1上に第一の電極2、第一
の誘電体層3、強誘電体層4、第二の誘電体層5、第二
の電極6から成るアクティブ基板とガラス基板からなる
絶縁基板7上に設けられたITOから成る対向電極8か
ら成る対向基板との間に液晶を保持した素子である。図
5に本発明にかかる第二のアクティブデバイスを示す。 図5(b)は上視図、(a)は(b)のA−Aにおける
断面図である。ガラス基板からなる絶縁基板1上に設け
られたITOから成る第一の電極2、第一の電極2及び
絶縁基板1上に設けられたアクリルからなる第一の誘電
体層3、第一の誘電体層3上に設けられたVDFとTr
FEとの共重合体からなる強誘電体層4、強誘電体層4
上に設けられたアクリルから成る第二の誘電体層5、第
二の誘電体層5上に設けられたAlより成る第二の電極
6が設けられている。第二の電極6は第一、第二の誘電
体層3、5と強誘電体層4を介し第一の電極2と一部重
なるように設けられている。アクティブデバイスの能動
層は第一と第二の電極2、6でサンドイッチ状に挟まれ
た強誘電体層4である。第二のアクティブデバイスに於
いては第一、第二の誘電体層3、5と強誘電体層4が第
二の電極6をマスクとして第二の電極6形成後にエッチ
ングされているため第一、第二の誘電体層3、5と強誘
電体層4は第二の電極6と上視図に於いて同一形状とな
っている。
【0018】本発明第二のアクティブデバイスも本発明
の第一、第二のアクティブデバイスの製造方法を用いて
製造する事ができ、図4のような液晶素子を形成する事
ができる。異なるのは先に述べたように第二の電極6形
成後に第二の電極をマスクとして第一、第二の誘電体層
3、5と強誘電体層4をエッチングする事である。その
際は第二の電極6をエッチングするのに用いたレジスト
を具備した状態で第一、第二の誘電体層3、5と強誘電
体層4をエッチングしても良いし、レジストを除去した
状態でエッチングしても良い。エッチングには酸素を含
むプラズマを用いる事が望ましい。また、第二の誘電体
層5だけをエッチングし強誘電体層4はエッチングせず
に残しても良い。その際は強誘電体層4の一部はエッチ
ングされていても良い。また、第二の誘電体層5の一部
だけをエッチングしても良い。また、第一の誘電体層3
の一部までエッチングしても良い。
【0019】図1、5に示したのは本発明にかかるアク
ティブデバイスの構成のほんの一例である。それら以外
の構成においても第一の電極2、第一の誘電体層3、強
誘電体層4、第二の誘電体層5、第二の電極6から構成
されるアクティブデバイスは本発明の一実施例と考えら
れる。さらにそれらは先に示したのアクティブデバイス
の製造方法を用いて製造される。
【0020】図1、4、5に於いて、絶縁基板1、7に
用いられるのはガラス基板に限る必要はなく有機絶縁材
料を用いてもよい。第一の電極2、第二の電極6、対向
電極8に用いるのはITOやAlに限る必要はなく他の
透明電極や金属、あるいは超伝導材料を用いてもよい。 強誘電体層4に用いるのはVDFとTrFEとの共重合
体に限る必要はなくBaTiO3 等の無機強誘電体や
フッ化ビニリデンとテトラフルオロエチレンとの共重合
体等の有機強誘電体を用いてもよい。第一、第二の誘電
体層3、5に用いるのはアクリルに限る必要はなく他の
材料、例えばエステル樹脂、フェノール樹脂、ポリエチ
レン樹脂、スチロール系樹脂、酢酸ビニル樹脂、塩化ビ
ニル樹脂、ポリエーテル樹脂、ポリウレタン樹脂、ケイ
素樹脂、シアノアクリレート樹脂、クロロプレン樹脂、
クロロプレンゴム、ニトリルゴム、ニトリル−プレンン
樹脂、ポリオレヒィン系樹脂、エポキシ変性ポリアミド
、ポリサルファイド、合成ゴム変性ポリアミド、シリコ
ーンゴム、PMMA、エポキシ樹脂、シリコーン樹脂、
シロキサン、ポリカーボネート、ポリイミド、ポリアミ
ド、強誘電体等の有機材料、あるいはSiOx、SiO
Nx、SiNx、TaOx等の酸化物や窒化物等または
強誘電体、反強誘電体等の無機材料を用いても良い。ま
た、それらを2層以上に重ねたものやそれらを混合した
層を用いても良い。アクティブ基板と対向基板の間に保
持するのは液晶に限る必要はなく他の電気光学効果を持
つ材料や印加電圧の大小により発光、非発光の状態を取
る材料を用いても良い。
【0021】図1、4、5(a),(b)に於て絶縁基
板1上に第二の電極6、第一の誘電体層3、強誘電体層
4、第二の誘電体層5、第一の電極2の順番で設けて用
いても良い。
【0022】
【発明の効果】本発明のアクティブデバイスの製造方法
を用いて製造した本発明のアクティブデバイスは素子出
力の経時変化が小さい。
【図面の簡単な説明】
【図1】  本発明第一のアクティブデバイスを示す図
である。
【図2】  従来のアクティブデバイスを示す図である
【図3】  本発明のアクティブデバイスの製造方法を
示す図である。
【図4】  本発明第一のアクティブデバイスを用いた
液晶素子を示す図である。
【図5】  本発明第二のアクティブデバイスを示す図
である。
【符号の説明】
1  絶縁基板 2  第一の電極 3  第一の誘電体層 4  強誘電体層 5  第二の誘電体層 6  第二の電極 7  絶縁基板 8  対向電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  絶縁基板上に設けられた第一の電極、
    前記第一の電極上に設けられた第一の誘電体層、前記第
    一の誘電体層上に設けられた強誘電体層、前記強誘電体
    層上に設けられた第二の誘電体層、前記第二の誘電体層
    上に前記強誘電体層と前記第一、二の誘電体層を介し前
    記第一の電極と一部重なるように設けられた第二の電極
    を具備したことを特徴とするアクティブデバイス。
  2. 【請求項2】  ■絶縁基板上に第一の電極を形成する
    工程、■前記第一の電極上に第一の誘電体層を形成する
    工程、■前記第一の誘電体層上に強誘電体層を設け前記
    強誘電体層のキュリー点以上融点以下に加熱し徐冷を行
    う工程、■前記強誘電体層上に第二の誘電体層を前記強
    誘電体層の融点以下の温度で形成する工程、■前記誘電
    体層上に第二の電極を形成する工程を少なくとも含むこ
    とを特徴とするアクティブデバイスの製造方法。
  3. 【請求項3】  絶縁基板上に第一の電極を形成し、前
    記第一の電極上に第一の誘電体層を形成し、前記第一の
    誘電体層上に強誘電体層を形成し、前記強誘電体層上に
    第二の誘電体層を形成し、前記第二の誘電体層上に第二
    の電極を形成するアクティブデバイスの製造方法におい
    て、前記第二の誘電体層を形成した後に前記強誘電体層
    のキュリー点以上融点以下に加熱し徐冷する工程を少な
    くとも含む事を特徴とするアクティブデバイスの製造方
    法。
JP3095720A 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法 Pending JPH04324836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3095720A JPH04324836A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3095720A JPH04324836A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Publications (1)

Publication Number Publication Date
JPH04324836A true JPH04324836A (ja) 1992-11-13

Family

ID=14145318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095720A Pending JPH04324836A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Country Status (1)

Country Link
JP (1) JPH04324836A (ja)

Similar Documents

Publication Publication Date Title
JPH0330377A (ja) 電気的トランスデューサーデバイスおよびその製造方法
CN113889476A (zh) 一种1t1c柔性铁电存储器及其制备方法
CN110061715A (zh) 一种在非硅基底上制造压电薄膜谐振器的方法
JP4638232B2 (ja) 温度補償された強誘電キャパシタ装置およびその製造方法
JPH04324836A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324837A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324839A (ja) アクティブデバイス
JPH118239A (ja) 半導体装置の製造方法
JPH04324838A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04287027A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324834A (ja) アクティブデバイス及びアクティブデバイスの製造方法
TWI877454B (zh) 複合晶圓及其製造方法
JPH0456168A (ja) 薄膜トランジスタおよびその製造方法
JP2003316281A (ja) 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置
JPH06258655A (ja) アクティブデバイス
JPH04287026A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPS59149060A (ja) 薄膜トランジスタの製造方法
JPH05232516A (ja) アクティブデバイス及びその製造方法
JPH04340931A (ja) アクティブデバイス
JPH06222393A (ja) アクティブデバイス
JPH04338731A (ja) アクティブデバイス
JPH04324835A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04321015A (ja) アクティブデバイスおよびアクティブデバイスの製造方法
JPH04324840A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPS62138833A (ja) アクテイブ素子基板