JPH0432588B2 - - Google Patents

Info

Publication number
JPH0432588B2
JPH0432588B2 JP58076074A JP7607483A JPH0432588B2 JP H0432588 B2 JPH0432588 B2 JP H0432588B2 JP 58076074 A JP58076074 A JP 58076074A JP 7607483 A JP7607483 A JP 7607483A JP H0432588 B2 JPH0432588 B2 JP H0432588B2
Authority
JP
Japan
Prior art keywords
signal
coring
transistor
luminance
cored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58076074A
Other languages
English (en)
Other versions
JPS58201477A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS58201477A publication Critical patent/JPS58201477A/ja
Publication of JPH0432588B2 publication Critical patent/JPH0432588B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/28—Arrangements for convergence or focusing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 <発明の分野> この発明は、映像の再生に使用される信号を処
理するための動的(ダイナミツク)制御コアリン
グ(Coring:芯抜き)回路に関するものであり、
特にルミナンス信号の高周波成分を表わす信号を
可制御的にコアリングするための新規な構成に関
する。コアリングの深さは白の限界と黒の限界と
の間のルミナンス信号の低周波成分のシフトと調
和して変化される。
<発明の背景> 信号のコアリング(すなわち、信号の振動の基
準となる軸に近い個所に不感帯をもつた伝送特性
を示す変換器により信号を処理して、信号の平均
軸に近い部分、すなわちコアを取除く処理)は周
知の信号処理機能であり、雑音を低減させる目的
でしばしば利用される。これについては、例えば
SMPTEジヤーナルの1978年3月発行の第134頁
乃至第140頁に示されている「テレビジヨンの雑
音を低減するためのデジタル技術(Digital
Tech−niques for Reducing Television
noise)」というタイトルのロシ氏(J.P.Rossi)
の論文中に説明されている。コアリング回路のあ
る種の使用例では、コアリングを行なうレベルを
容易に調整できることが望ましい。調整が容易で
あるとコアリング・レベルを手動により調整する
ことができ(例えば、SAMPTEジヤーナルの
1968年3月号の第221頁乃至第228頁中のマクマン
氏(R.H.McMann)の論文゛カラー・テレビジ
ヨン放送用の改良された信号処理技術
(Improved Signal Processing Te−chniques
for color Television Broadcasting)″に示され
ているように)、あるいはコアリング・レベルの
ダイナミツク調整を行なうことができる(例えば
米国特許第4167749号明細書に示されているよう
に)。
上記米国特許第4167749号明細書に示されてい
る発明では、ルミナンス信号の高周波部分のコア
リングは、ルミナンス信号に伴つて検出された雑
音の大きさに従つて動的に変化するコアリングの
深さをもつて行なわれる。検出された雑音レベル
が比較的高いときは、コアリングの深さは信号対
雑音レベルを大きくするために比較的大きくされ
る。一方、検出された雑音レベルが比較的低いと
きは、コアリングの深さは、所望の信号変化の乱
れが最小になるように比較的小さくされる。
コアリングの深さを雑音低減のための外見上の
必要性に適合させる上記米国特許第4167749号の
発明のやり方と違つて、この発明は雑音による乱
れの有無には関係なく、この乱れの相対的な可視
度に従つてコアリングの深さを調整する。低レベ
ルの背景雑音は、可視画面の明るい部分に存在す
るときよりも暗い画面に存在するときの方が視聴
者により目障りであるという現象が観察された。
この現象を認識することにより、この発明の原理
を利用した装置では、コアリングの深さは明るさ
のレベルに反比例して変化し、最大のコアリング
は最も黒いときに行なわれ、最少のコアリングは
最も白いときに行なわれる。コアリングの制御電
圧はルミナンス信号の低域濾波されたものから取
出されるのが望ましく、コアリング・レベルの極
めて急速な変化は高周波ルミナンス成分あるいは
付帯する高周波雑音成分に応答して行なわれるこ
とはない。
<発明の概要> この発明の図示の実施例によれば、ダイナミツ
ク・コアリングに対する上述のやり方は取出され
た水平ピーキング信号の処理に有効に利用され、
ルミナンス信号の水平細部を強調するためにルミ
ナンス信号に加えられる。このようなピーキング
信号のコアリングは、背景雑音が所望の映像細部
情報の強調に伴つて強調されるという好ましくな
い傾向を低減することができる。この発明の原理
によるコアリング深さのダイナミツク制御によ
り、雑音の強調が最も目障りな場面の領域におけ
る雑音強調を押えるための最大の保護作用を呈し
より高い雑音レベルでも差支えない領域では保護
作用を小さくする。
以下、図を参照しつゝこの発明を詳細に説明す
る。
<実施例の説明> 第1図において、ルミナンス信号源11(例え
ばカラー・テレビジヨン受像機で使用される場合
には、受像機のくし形フイルタのルミナンス信号
出力によつて構成される)の出力は遅延線12の
入力端子Lに供給される。出力端子Lに現われる
信号、および遅延線12の出力端子L′に現われる
信号は調整可能なコアリング済ピーキング信号形
成回路15に入力として供給される。このコアリ
ング済ピーキング信号形成回路15は「可調整コ
アリング回路(Adjustable Coring Circuit)と
いう名称で1982年3月31日付で出願された米国特
許第363868号(特願昭58−53448号に対応)明細
書に示されている形式の装置からなるものであ
る。
遅延線12の入力端を遅延線の特性インピーダ
ンスと実質的に整合するインピーダンスによつて
適当に終端し、また遅延線12の出力端を反射効
果を得るために不整合終端することにより、ピー
キング信号形成回路15への信号入力は端子L′か
らの1回遅延されたルミナンス信号と、非遅延ル
ミナンス信号と端子Lからの2回遅延されたルミ
ナンス信号との和とからなる。輝度信号成分が占
めるスペクトルの高周波部分内の選択された周波
数における半周期に等しく選定された遅延線12
によつて遅延を与えることにより、端子LとL′の
各信号間の差は、その水平細部を強調するために
ルミナンス信号に加算される適当な水平ピーキン
グ信号に相当するものとなる。しかしながら、コ
アリング制御入力端子CCに供給されるコアリン
グ深さ制御電圧の大きさに依存する深さにその軸
に近いコア部を除去するために、ピーキング信号
形成回路15は上記のような信号差に相当するピ
ーキング信号を形成する。相互に反対位相の2つ
の形の可調整コアリング済ピーキング信号がピー
キング信号形成回路15の出力として発生され
る。
ピーキング信号形成回路15のプツシユ・プ
ル・コアリング済ピーキング信号は利得制御ピー
キング信号変換器14に入力信号として供給され
る。信号変換器14はピーキング制御端子PCに
供給される制御電圧によつて決定される利得(あ
るいは減衰率)でもつてコアリング済ピーキング
信号を変換する。変換器14のプツシユ・プル出
力は、信号合成回路16において、端子L′の遅延
ルミナンス信号に応答してルミナンス信号増幅器
13のプツシユ・プル信号と加算され、ピーキン
グ済ルミナンス信号増幅器17に供給されるプツ
シユ・プル形式のピーキング済ルミナンス信号を
生成する。増幅器17はプツシユ・プル・ピーキ
ング済ルミナンス信号入力をシングル・エンデツ
ド形式に変換して出力端子Oに出力として発生
し、この出力端子Oからのピーキング済ルミナン
ス信号は例えばカラー受像機のマトリツクス回路
に供給されて各色差信号と合成される。
自動ピーキング制御のために、増幅器17の出
力はまた帯域通過増幅器18の入力に供給され
る。一例として約2MHzの周波数を中心として約
1MHzの帯域幅の通過帯域を示す増幅器18は、
その通過帯域に入るピーキング済ルミナンス信号
の成分をピーク検出器19に伝送し、ピーク検出
器19は伝送された成分の振幅に比例する制御電
圧を発生する。この制御信号は端子PCに供給さ
れて合成回路16に供給されるピーキング信号の
大きさを、上記伝送された成分の振幅の変化を押
える方向に制御する。このような自動ピーキング
制御装置の動作のより詳細な説明、および回路1
3,14,16,17,18,19の動作を行な
わせる回路(それの手動によるピーキング制御を
行なわせる回路)の好ましい例が1981年10月9日
付出願の米国特許第310139号(特願昭57−178232
号に対応)明細書中に示されている。
本願発明の原理によれば、ピーキング信号形成
回路15のピーキング信号出力のコアリングの深
さは、信号源11によつて与えられるルミナンス
信号源の低周波成分の振幅レベルに従つて制御さ
れる。このために、信号形成回路15のコアリン
グ制御入力端子CCはコアリング・レベル制御電
圧源20の出力に応答するようにされる。図示の
ように、コアリング・レベル制御電圧源20は、
信号源11のルミナンス信号出力を受信するよう
に結合された入力と、必要に応じて遅延素子22
を経て制御端子CCに結合された出力とを有する
低域通過フイルタ21からなつている。ダイナミ
ツク・コアリング制御を所望の方向に行なうため
に、制御電圧源20の出力の極性は、低域通過フ
イルタの黒方向へのシフトによりコアリングの深
さを増し、低域通過フイルタの白方向へのシフト
によりコアリングの深さを減ずるようなものであ
るべきである。コアリングの深さの動的変化を最
適のタイミングで行なうために、制御電圧源20
を経由する制御通路中の全遅延は信号形成回路1
5への1回遅延信号入力と実質的に整合している
べきである。低域通過フイルタ21に付帯する遅
延が遅延線12によつて与えられる遅延と実質的
に整合しているときは、遅延線22を省略するこ
とができる。一方、低域通過フイルタ21に付帯
する遅延が上記のような整合の目的に不充分であ
る場合には、必要な制御路の遅延は遅延素子22
によつて与えられる。
第2図は前述の米国特許第363869号明細書に示
されている形式の可調整コアリング済ピーキング
信号形成回路を詳細に示す図で、この発明の特定
の実施例によつてコアリングの深さの制御が行な
われる。コアリング制御範囲の所望の調整を確実
に行なうために、帰還クランプが使用されている
コアリング・レベル制御電圧源の回路例が、「動
的に制御される水平ピーキング装置
(Dynamically Controlled Horizontal Peaking
System)」という名称の米国特許出願第373531号
明細書中に示されている。
第2図において、ピーキング装置の入力端子I
に現われるルミナンス信号は、抵抗器25と直列
に接続された阻止キヤパシタ24を経て遅延線1
2の入力端子Lに供給される。一例として、遅延
線12はルミナンス信号が占める周波数帯
(4.0MHzにまで伸びる)全体にわたつて直線的な
位相特性を示す広帯域装置であり、信号に140ナ
ノ秒の遅延を与える。遅延線12の入力端は(例
えば抵抗器25の助けを受けて)その特性インピ
ーダンスと実質的に整合するインピーダンスで終
端されており、一方、遅延線12の出力端は端子
L′において反射効果を得るために不整合状態とさ
れている。遅延線12の各端部に現われる信号
は、 (a) 端子L′における1回遅延ルミナンス信号と、 (b) 端子L′における非遅延ルミナンス信号と2回
遅延ルミナンス信号との和と、になる。端子L
とL′における各信号間の差はルミナンス信号に
加算される適当な水平ピーキング信号に相当
し、最大ブーストが3.5MHzで現われるように
高周波ルミナンス成分を効果的にブーストし
て、ルミナンス信号の水平細部を強調する。
各差動入力において端子LおよびL′からの信号
を受信する差動増幅器40は、そのようなピーキ
ング信号に対する直線増幅チヤンネルを与える。
増幅器40はエミツタが相互に接続された一対の
NPNトランジスタ41,43を含み、それらの
エミツタ電極はエミツタ抵抗器46と直列に接続
されたNPN電流源トランジスタ45を経て基準
電位点(すなわちアース)に帰路している。トラ
ンジスタ45のベースはバイアス電圧源の正端子
(+1.2V)に接続されており、増幅器40に対す
る所望の動作電流を与えている。
端子L′からの信号はNPNエミツタ・ホロワ・
トランジスタ34のベース―エミツタ電路および
直列接続抵抗器36を経てトランジスタ41のベ
ース電極に供給される。トランジスタ34のコレ
クタ電極は動作電圧源の正端子(+VCC)に直
結されており、一方、トランジスタ34のエミツ
タ電極は電流源トランジスタ35(そのベースは
+1.2Vに固定されており、そのエミツタは抵抗
器35Aを経てアースに接続されている)を経て
アースに帰路している。端子Lからの信号は
NPNエミツタ・ホロワ・トランジスタ30のベ
ース―エミツタ電路および直列抵抗器32を経て
トランジスタ43のベース電極に供給される。ト
ランジスタ30のコレクタ電極は+VCC電源端
子に直接接続されていが、そのエミツタ電極は電
流源トランジスタ31(そのベース電極は+
1.2Vに固定されており、エミツタ電極は抵抗器
31Aを介してアースに接続されている)のコレ
クタ―エミツタ電路を経てアースに帰路してい
る。端子L,L′とエミツタ・ホロワ・トランジス
タ30,34の各ベース電極との間は直接接続さ
れるものとして示されているが、各端子とベース
電極との間に別のエミツタ・ホロワ(図示せず)
を挿入して、各端子間のインピーダンスを大きく
してもよい。
抵抗器38はトランジスタ41,43のベース
電極を相互に接続し、結合用抵抗器36,32と
共同して、ベース電極間の最大の信号差が増幅器
40の直線信号処理範囲内に確実に適合するよう
に、入力信号に若干の減衰を与えている。トラン
ジスタ41および43の各コレクタ電極は、次に
述べる制限増幅器の出力によつて分担される各負
荷(図示せず)によつて動作電圧源の正端子に結
合されている。トランジスタ41および43のコ
レクタ電流はピーキング信号の互いに反対位相の
形のものに従つて変化する。
差動増幅器50はその各差動入力において端子
LおよびL′からの信号を受信し、ピーキング信号
に対して非直線増幅チヤンネルを与える制限増幅
段の入力段として動作する。増幅器50は1対の
NPNトランジスタ51,53を含み、その相互
に接続されたエミツタ電極はNPN電流源トラン
ジスタ55のコレクタ―エミツタ電路を経てアー
スに帰路している。エミツタ・ホロワ・トランジ
スタ34の出力に現われる端子L′からの信号は、
直列結合抵抗器37を経てトランジスタ51のベ
ース電極に供給される。エミツタ・ホロワ・トラ
ンジスタ30の出力に現われる端子Lからの信号
は直列抵抗器33を経てトランジスタ53のベー
ス電極にも供給される。抵抗器39はトランジス
タ51と53のベース電極を相互に接続してい
る。抵抗器37,39,33からなる回路網によ
つて与えられる入力信号の減衰は直線増幅回路網
36,38,32によつて与えられる減衰よりも
小さく、ベース電極間の最大の信号の振動が増幅
器50の直線信号処理範囲を超過し得るようにな
つている。
トランジスタ51,53の各コレクタ電極は各
負荷抵抗器57,59によつて動作電源の正端子
(+4.0V)に個別に接続されている。クリツプさ
れた最大の振動を持つた反対位相のピーキング信
号は各負荷抵抗器57,59の両端間に現われ
る。
制限増幅器の出力段として動作し、ピーキング
信号に対して更にクリツプ作用を与える差動増幅
器60は、1対のNPNトランジスタ61と63
とを含み、各トランジスタのエミツタ電極は相互
に接続されて電源源トランジスタ65のコレクタ
電極に接続されている。トランジスタ65のエミ
ツタ電極は電流源トランジスタ55のベース―エ
ミツタ電路を経てアースに帰路している。トラン
ジスタ61のベース電極は入力段のトランジスタ
51のコレクタ電極に直接接続されており、一
方、トランジスタ63のベース電極は入力段トラ
ンジスタ53のコレクタ電極に直接接続されてい
る。
トランジスタ61のコレクタ電極は直線増幅器
40のトランジスタ41のコレクタ電極に直接接
続されており、それによつてトランジスタ41と
61の合計コレクタ電流がコアリング済ピーキン
グ信号I′Pを形成する。トランジスタ63のコレ
クタ電極は直線増幅器40のトランジスタ41の
コレクタ電極に直接接続されており、それによつ
てトランジスタ43と63の合計コレクタ電流が
I′Pと反対位相のコアリングされたピーキング信
号電流IP′を形成する。
抵抗器66はバイアス電源の正端子(+3.2V)
とダイオード67の陽極との間に接続されてお
り、ダイオード67の陰極は第2のダイオード6
8の陽極に直接接続されている。ダイオード68
の陰極は直接アースに接続されており、それによ
り1対のダイオード67,68はバイアス電源に
よつて順バイアスされている。ダイオード67の
陽極は電流源トランジスタ65のベース電極に直
接接続されており、それによつてダイオード対6
7,68の両端間に現われる電圧は電流源トラン
ジスタ65,55の直列接続されたベース―エミ
ツタ間電路の両端間に供給されて、これらのトラ
ンジスタのベース―エミツタ接合を順バイアスす
る。
NPN制御トランジスタ71のコレクタ電極は
トランジスタ55のベース電極に直接接続されて
いる。トランジスタ71のエミツタ電極は直接ア
ースに接続されていて、この制御トランジスタ7
1のコレクタ―エミツタ電路を入力段の電流源ト
ランジスタ55のベース―エミツタ電路と並列に
配置している。
コアリング制御電圧入力端子CCはNPNエミツ
タ・ホロワ・トランジスタ75のベース電極に接
続されている。トランジスタ75のコレクタ電極
は+VCC電源端子に直接接続されている。トラ
ンジスタ75のエミツタ電極は抵抗器73を経て
トランジスタ71のベース電極およびダイオード
72の陽極に接続されている。ダイオード72の
陰極は直接アースに接続され、該ダイオード72
は制御トランジスタ71のベース―エミツタ電路
と並列接続されている。コアリング・レベル制御
電圧源20から端子CCに供給される正のコアリ
ング制御電圧はトランジスタ71のバイアスを制
御して、そのコレクタ―エミツタ電路の導電度を
変化させる。端子CCにおける可変コアリング制
御電圧はPNP制御トランジスタ69のベース電
極にも供給される。制御トランジスタ69のエミ
ツタ電極は電流源トランジスタ65のベース電極
に直接接続されている。制御トランジスタ69の
コレクタ電極は直接アースに接続されており、該
トランジスタ69のエミツタ―コレクタ電路を、
直列接続されたダイオード対67,69と並列に
接続している。
端子CCに供給されるコアリング制御電圧の変
化する範囲のかなりの部分にわたつて、PNP制
御トランジスタ69のベース―エミツタ接合は逆
バイアスされる。この状態の下ではトランジスタ
69の遮断状態で、可調整コアリング回路の動作
に影響を与えない。その機能は前述の米国特許出
願第363868号明細書に記載された通りであるが、
以下に簡単に説明する。
トランジスタ65のベース―エミツタ電路は、 (a) トランジスタ55のベース―エミツタ電路
と、 (b) NPN制御トランジスタ71のコレクタ―エ
ミツタ電路との並列組合せと共に分圧器を構成
し、直列接続されたダイオード67,68の両
端間に現われるバイアス電圧を、トランジスタ
71の導電度に依存する分圧比でもつて分圧す
る。トランジスタ71によつて与えられる並列
インピーダンスが減少すると(正のコアリング
制御電圧の増加によつて)、電流源トランジス
タ55のベース―エミツタ度電圧(Vbe)は減
少し、電流源トランジスタ65のベース―エミ
ツタ間電圧は相補的に増大する。トランジスタ
71によつて与えられ並列インピーダンスが増
加すると(正制御電圧の減少により)、トラン
ジスタ55のVbeは増加し、トランジスタ65
のVbeは相補的に減少する。
コアリング制御電圧の変化の結果、差動増幅器
50および60の動作電流に相補的な変化を与
え、それによつて縦続接続された2個の制限増幅
器の各利得を相補的に変化させる。NPN制御ト
ランジスタ71によつて与えられるDCインピー
ダンスの変化がダイオード67,68の両端間に
現われるバイアス電圧に与える影響は無視するこ
とができる。従つて、各段の動作電流の大きさの
積に比較する制限増幅器の全利得は、各段の間の
利得の配分が変化しても実質的に乱されることは
ない。コアリングを正確に行なうために、この乱
されることのない全利得の大きさは、非直線およ
び直線増幅チヤネルの利得が実質的に同一となる
ように設定される。
コアリング制御電圧の減少により、入力段50
の利得を増大させる利得配分の変化は、出力段6
0によるクリツプを軸により近いところで行なわ
せ、それによつてコアリング・レベルを減少させ
る。逆にコアリング制御電圧の上昇による入力段
の利得を押える利得分配の変化はコアリング・レ
ベルを増大させる。
NPN制御トランジスタ69によつて与えられ
る役割は、最小コアリング・レベルに関連するコ
アリング制御電圧の変化範囲の終りに制限され
る。これについては、例えば1982年3月31日付で
「コアリングの消滅を許容する可調整コアリング
回路(Adjustable Coring Circuit Permitting
Coring Extinction)」という名称の米国特許出願
第363856号(特願昭57−53448号に対応)明細書
中に示されている。コアリング制御端子CCの電
圧が接地電位に充分に近い電位に低下すると、
PNP制御トランジスタのベース―エミツタ接合
のバイアスは順方向にシフトされる。端子CCの
電圧が約+0.7ボルト以下になると、トランジス
タ69が導通し、端子CCの電圧が約+0.5ボルト
以下に低下してトランジスタ69が電流源トラン
ジスタ55,71を遮断状態に駆動するのに充分
に導通すると、制限増幅器の動作を停止させ、コ
アリング動作を完全に消滅させる。それによつて
可調整コアリング回路はコアリング・レベル制御
範囲の一方の端に対するOコアリング・レベルを
与える。
次に、この発明の原理を実際に適用したコアリ
ング・レベル制御電圧源20の機能を備えた第2
図の回路部分について説明する。第2図のコアリ
ング・レベル制御電圧源20への入力は、ピーキ
ング装置の入力端子Iに現われるルミナンス制御
信号からなり、その極性は負方向に伸びる黒より
黒レベルの偏向同期パネル成分と同じ極性であ
る。端子Iからの信号は直列接続された阻止キヤ
パシタ81と抵抗器82とを経てNPNトランジ
スタ83に供給されて増幅される。言い換えれば
端子Iとトランジスタ83のベース電極との間は
キヤパシタ81と抵抗器82とによつて結合され
ている。トランジスタ83のエミツタ電極は直接
アースに帰路しており、一方、トランジスタ83
のコレクタ電極は負荷抵抗器84を経て動作電圧
+VCCの端子に接続されている。抵抗器89は
トランジスタ83のベース―エミツタ電路を直接
側路している。
トランジスタ83のコレクタ電極とベース電極
との間には、これらコレクタ電極とベース電極と
の間に直列に接続された1対の抵抗器85と8
6、抵抗器85と86との直列接続と並列に接続
されたキヤパシタ88、直列に接続された抵抗器
85,86の接続点とアースとの間に接続された
キヤパシタ87とからなるブリツジT型フイルタ
回路網によつて帰還路が設けられている。
帰還のクランプ作用を行なうPNPトランジス
タ90のエミツタ電極は増幅用トランジスタ83
のコレクタ電極に直接接続されており、トランジ
スタ90のコレクタ電極はキヤパシタ81と抵抗
器82との接続点に直接接続されている。1対の
抵抗91,93の直列接続は、アースと+VCC
電源端子との間に接続されていて分圧器を構成し
ており、抵抗器91と93との接続点にクランピ
ング・トランジスタ90のベース電極に直接供給
される基準DC電圧が発生される。
上述の回路は、低域通過周波数応答特性を呈
し、また遅延線12によつて与えられる遅延と実
質的に整合した信号遅延を与える入力ルミナンス
信号用反転信号変換器を構成している。以下に示
す一連の回路パラメータを使用すると、周波数応
答特性の高周波のロールオフがゆるやかで、約
1.05MHzで遮断周波数(特性上の−3db点)に低
下することが望ましい。
コアリング・レベル制御電圧源20の動作を説
明すると、キヤパシタ81は端子IにおけるDC
レベルの変化を信号変換器から分離する。この
DCレベルの変化は前述の米国特許第373531号明
細書に充分に示されているように、例えばルミナ
ンス信号源の信号源の振れの調整の結果として生
ずる。DC分の再生は、同期パルスが現われる期
間中、周期的に導通状態に駆動されるクランピン
グ・トランジスタ90によつて行なわれる。キヤ
パシタ81の電荷はこの導通期間中、再調整さ
れ、分圧器93,91によつて発生され、それか
ら僅かにオフセツトされた基準電圧によつて決定
される電位に変換器出力の同期パルスのピークを
クランプする。基準電位は、黒レベル入力に応答
して発生された端子CCにおける変換器の出力電
位が所望のコアリング深さ(例えば6%)を導入
するように選定される。抵抗器82の抵抗値と、
抵抗器85と86の抵抗値の和との比によつて決
定される信号変換器の利得は、端子CCにおける
変換器の出力電位の白―黒信号の振動が所望のコ
アリング深さの変化範囲を与えるように選定され
ている。一例として、利得は白レベルが70乃至
80IRE単位を超過するときOコアリング・レベル
に達するように選定される。
第2図の回路中の各素子のパラメータの一例を
示すと次の通りである。
抵抗器 680 オーム 抵抗器32,36 2.4 キロオーム 抵抗器33,37 470 オーム 抵抗器38 1000 オーム 抵抗器39 4.7 キロオーム 抵抗器57,59,46 500 オーム 抵抗器66 13.3 キロオーム 抵抗器73 25 キロオーム 電圧(+VCC) 11.2 ボルト キヤパシタ24 1 マイクロフアラツド キヤパシタ81 33 マイクロフアラツド 抵抗器82,31A,35A2 キロオーム 抵抗器85,86 5.6 キロオーム 抵抗器84 1.8 キロオーム 抵抗器89 3.3 キロオーム 抵抗器91 3 キロオーム 抵抗器93 8.2 キロオーム キヤパシタ87 22 ピコフアラツド キヤパシタ88 15 ピコフアラツド
【図面の簡単な説明】
第1図はピーキング信号のコアリングの深さが
この発明の原理に従つて制御される、ルミナンス
を表わす信号に対する水平ピーキング装置を具え
たテレビジヨン受像機の一部をブロツクによつて
表わした図、第2図はこの発明の特定の実施例に
受つて第1図の装置の素子を実際の回路図の形で
示した図である。 11……ルミナンス信号源、12……遅延線、
13……ルミナンス信号増幅器、14……利得制
御ピーキング信号変換器、15……可調整コアリ
ング済ピーキング信号形成回路、16……信号合
成回路、17……ピーキング済ルミナンス信号増
幅器、18……帯域通過フイルタ、19……ピー
ク検出器、20……コアリング・レベル制御電圧
源、21……低域通過フイルタ。

Claims (1)

  1. 【特許請求の範囲】 1 最も白と最も黒との間の映像のルミナンスの
    変化を表すルミナンス信号源を含む映像再生装置
    において、 上記信号源に結合されていて、上記ルミナンス
    信号の高周波内容を表わす信号のコアリングされ
    た信号を発生する手段と、 上記ルミナンス信号に応答してコアリング・レ
    ベル制御電圧を発生する手段とからなり、 上記コアリングされた信号を発生する手段は、
    上記コアリング・レベル制御電圧が供給される入
    力端子を有し、このコアリングされた信号を発生
    する手段によつて与えられるコアリングの深さは
    上記入力端子に供給されるコアリング・レベル制
    御電圧のレベルに依存し、 上記制御電圧発生手段は上記ルミナンス信号源
    に結合された低域通過フイルタと、該低域通過フ
    イルタの出力を、その黒方向へのシフトと共にコ
    アリングの深さを増し、白方向へのシフトと共に
    コアリングの深さを減ずるような極性でもつて上
    記入力端子に供給する手段とからなる、 ダイナミツク・コアリング回路。 2 ルミナンス信号の高周波内容を表わす信号の
    コアリングされた信号を発生する手段は可調整的
    にコアリングされた信号に対して水平ピーキング
    を与える信号ピーキング手段からなり、 さらに、上記可調整的にコアリングされた水平
    ピーキング信号と信号源から供給されるビデオ信
    号とを合成して、可調整的にコアリングされ且つ
    ピーキングされたルミナンス出力信号を発生する
    手段を具備した特許請求の範囲1記載のダイナミ
    ツク・コアリング回路。
JP58076074A 1982-04-30 1983-04-28 ダイナミツク・コアリング回路 Granted JPS58201477A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US373750 1982-04-30
US06/373,750 US4437124A (en) 1982-04-30 1982-04-30 Dynamic coring circuit

Publications (2)

Publication Number Publication Date
JPS58201477A JPS58201477A (ja) 1983-11-24
JPH0432588B2 true JPH0432588B2 (ja) 1992-05-29

Family

ID=23473716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58076074A Granted JPS58201477A (ja) 1982-04-30 1983-04-28 ダイナミツク・コアリング回路

Country Status (10)

Country Link
US (1) US4437124A (ja)
JP (1) JPS58201477A (ja)
KR (1) KR910004295B1 (ja)
AT (1) AT386710B (ja)
CA (1) CA1197609A (ja)
DE (1) DE3315663C2 (ja)
FR (1) FR2526254B1 (ja)
GB (1) GB2119601B (ja)
HK (1) HK73689A (ja)
IT (1) IT1171669B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2113051A (en) * 1981-12-04 1983-07-27 Philips Electronic Associated Data pulse waveform shaper
US4509080A (en) * 1982-07-02 1985-04-02 Rca Corporation Video signal peaking system
US4538236A (en) * 1982-09-24 1985-08-27 Rca Corporation Adaptive digital signal coring circuit
US4538178A (en) * 1983-06-24 1985-08-27 Rca Corporation Digital signal peaking apparatus with controllable peaking level
US4573075A (en) * 1983-06-24 1986-02-25 Rca Corporation Digital signal coring apparatus with controllable coring threshold level
US4536796A (en) * 1983-08-23 1985-08-20 Rca Corporation Non-linear dynamic coring circuit for video signals
US4603353A (en) * 1984-01-19 1986-07-29 Rca Corporation Luminance peaking filter for use in digital video signal processing systems
JP2515280B2 (ja) * 1985-03-30 1996-07-10 株式会社東芝 テレビジョンカメラの輪郭自動調整回路
US4899221A (en) * 1986-12-15 1990-02-06 North American Philips Consumer Electronics Corp. Television signal processing apparatus including rise time normalization and noise reduction
KR910006373B1 (ko) * 1988-06-11 1991-08-21 삼성전자 주식회사 잡음 제거 레벨 자동 조정 회로
US5025316A (en) * 1989-11-06 1991-06-18 North American Philips Corporation Video noise reduction system with measured noise input
KR920010938B1 (ko) * 1990-05-21 1992-12-24 삼성전자 주식회사 화면 밝기에 따른 수직 윤곽조정 회로
US5031042A (en) * 1990-07-09 1991-07-09 Zenith Electronics Corporation Noise coring and peaking circuit
KR100230391B1 (ko) * 1996-11-29 1999-11-15 윤종용 휘도신호의 윤곽성분을 적응적으로 보정하는방법 및 회로
WO2007036853A2 (en) * 2005-09-30 2007-04-05 Koninklijke Philips Electronics N.V. Image detail enhancement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515908B2 (ja) * 1974-08-14 1980-04-26
JPS5541588B2 (ja) * 1974-11-21 1980-10-24
JPS5761966B2 (ja) * 1975-02-03 1982-12-27 Babcock Hitachi Kk
US4167749A (en) 1977-05-26 1979-09-11 Rca Corporation Noise reduction apparatus
US4350995A (en) 1981-04-20 1982-09-21 Rca Corporation Self-limiting video signal peaking circuit
US4376952A (en) * 1981-07-30 1983-03-15 Rca Corporation Noise responsive automatic peaking control apparatus
US4399460A (en) * 1981-10-09 1983-08-16 Rca Corporation Video signal peaking control system with provision for automatic and manual control
GB2118396B (en) * 1982-03-31 1985-09-25 Rca Corp Video signal peaking system

Also Published As

Publication number Publication date
DE3315663C2 (de) 1986-03-06
IT8320755A0 (it) 1983-04-22
US4437124A (en) 1984-03-13
FR2526254B1 (fr) 1990-03-02
JPS58201477A (ja) 1983-11-24
HK73689A (en) 1989-09-22
GB2119601B (en) 1985-09-25
IT1171669B (it) 1987-06-10
DE3315663A1 (de) 1983-11-03
KR840004845A (ko) 1984-10-24
GB8311280D0 (en) 1983-06-02
KR910004295B1 (ko) 1991-06-25
IT8320755A1 (it) 1984-10-22
GB2119601A (en) 1983-11-16
CA1197609A (en) 1985-12-03
FR2526254A1 (fr) 1983-11-04
AT386710B (de) 1988-10-10
ATA155083A (de) 1988-02-15

Similar Documents

Publication Publication Date Title
US4536796A (en) Non-linear dynamic coring circuit for video signals
US4200889A (en) Complementary pre-emphasis and de-emphasis circuits for a video signal transfer channel
CA1197609A (en) Dynamic coring circuit
US4399460A (en) Video signal peaking control system with provision for automatic and manual control
US4437123A (en) Dynamically controlled horizontal peaking system
US3731215A (en) Amplifier of controllable gain
US4509080A (en) Video signal peaking system
US4316213A (en) Video processor employing variable amplitude compression of the chrominance component
US4106054A (en) Automatic chroma level system
US4441121A (en) Adjustable coring circuit
KR920000980B1 (ko) 비데오 신호 피킹장치
US4080627A (en) Aperture correction circuitry for a video correction system
US4054905A (en) Automatic chrominance gain control system
US4281346A (en) Complementary pre-emphasis and de-emphasis circuits for a video signal transfer channel
US4276566A (en) Circuit for inhibiting radio frequency interference in a television receiver
CA1087297A (en) Chroma-burst separator and amplifier
US4388648A (en) Frequency selective DC coupled video signal control system insensitive to video signal DC components
US4388647A (en) Predictably biased DC coupled video signal peaking control system
US3249693A (en) Circuit arrangement including a directcurrent coupled transistor amplifier for television signals
KR920000983B1 (ko) 조정 가능한 코어링 회로
US5134482A (en) Adjustable video sharpness circuit
JPH0454427B2 (ja)
JPH0328875B2 (ja)
KR800001094B1 (ko) 색도 버어스트 분리 증폭기
JPH046305B2 (ja)