JPH04326209A - プログラマブル論理素子 - Google Patents
プログラマブル論理素子Info
- Publication number
- JPH04326209A JPH04326209A JP3095179A JP9517991A JPH04326209A JP H04326209 A JPH04326209 A JP H04326209A JP 3095179 A JP3095179 A JP 3095179A JP 9517991 A JP9517991 A JP 9517991A JP H04326209 A JPH04326209 A JP H04326209A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- elements
- switch
- programmable
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、論理要素を複数備えか
つそれらの論理要素間をプログラマブルに結線可能なプ
ログラマブル論理素子に係り、とくに、埋め込まれるス
イッチング素子の数を少なくすることが可能なプログラ
マブル論理素子に関する。
つそれらの論理要素間をプログラマブルに結線可能なプ
ログラマブル論理素子に係り、とくに、埋め込まれるス
イッチング素子の数を少なくすることが可能なプログラ
マブル論理素子に関する。
【０００２】
【従来の技術】従来のプログラマブル論理素子は、図６
に示すように、アレイ状に配列された論理要素５１とこ
れら論理要素５１の間を縦横にたとえば３本の配線でそ
れぞれ構成される配線群５２， ５３とを有している。 これら配線群５２， ５３の交差部分には上下左右の配
線をプログラマブルに接続するためのスイッチング素子
を含むプログラマブル配線スイッチ５４が配設され、ま
た各論理要素５１に対応するように配線群５３ごとに入
出力スイッチ５５， ５６とが設けられ、入出力スイッ
チ５５から論理要素５１への入力信号はたとえば４本の
配線５７を介して、また論理要素５１から入出力スイッ
チ５６への出力信号はたとえば２本の配線５８を介して
それぞれ配線群５３との間で信号授受がなされる。
に示すように、アレイ状に配列された論理要素５１とこ
れら論理要素５１の間を縦横にたとえば３本の配線でそ
れぞれ構成される配線群５２， ５３とを有している。 これら配線群５２， ５３の交差部分には上下左右の配
線をプログラマブルに接続するためのスイッチング素子
を含むプログラマブル配線スイッチ５４が配設され、ま
た各論理要素５１に対応するように配線群５３ごとに入
出力スイッチ５５， ５６とが設けられ、入出力スイッ
チ５５から論理要素５１への入力信号はたとえば４本の
配線５７を介して、また論理要素５１から入出力スイッ
チ５６への出力信号はたとえば２本の配線５８を介して
それぞれ配線群５３との間で信号授受がなされる。
【０００３】前記したプログラマブル配線スイッチ（以
下単に配線スイッチという）５４は、たとえば各上下左
右からの配線同士をすべてプログラマブルに接続するた
めには、前出図６に示す従来例においては少なくとも５
４個のスイッチング素子を有する必要がある。すなわち
、図７に配線例を示すように、これらの組み合わせ配線
１本につき９個のスイッチング素子５９が必要とされる
から入力配線６本に対して５４個のスイッチング素子を
要することになる。
下単に配線スイッチという）５４は、たとえば各上下左
右からの配線同士をすべてプログラマブルに接続するた
めには、前出図６に示す従来例においては少なくとも５
４個のスイッチング素子を有する必要がある。すなわち
、図７に配線例を示すように、これらの組み合わせ配線
１本につき９個のスイッチング素子５９が必要とされる
から入力配線６本に対して５４個のスイッチング素子を
要することになる。
【０００４】このスイッチング素子５９として、たとえ
ば図８に示すような簡略して示すＳＲＡＭセル６０にた
とえばｎＭＯＳトランジスタ６１のゲート電極が接続さ
れて構成されたメモリ付スイッチなどが用いられる。こ
のメモリ付スイッチを介して各配線同士をすべてまたは
それらの一部を断続可能とし、これによって任意の配線
がプログラマブルに実現することが可能になる。
ば図８に示すような簡略して示すＳＲＡＭセル６０にた
とえばｎＭＯＳトランジスタ６１のゲート電極が接続さ
れて構成されたメモリ付スイッチなどが用いられる。こ
のメモリ付スイッチを介して各配線同士をすべてまたは
それらの一部を断続可能とし、これによって任意の配線
がプログラマブルに実現することが可能になる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
たようなプログラマブル論理素子において、隣接する論
理要素間の信号を接続するときに、配線スイッチ５４を
通過後に３方向の配線に接続可能にするために配線スイ
ッチ５４中のスイッチング素子５９の数が多くなる傾向
があり問題がある。すなわち、接続されている素子数が
多くなると寄生容量が増大したり、面積が増大すること
などにより動作速度が遅くなるという欠点が生じるので
ある。 本発明は、このような従来例の課題を解決すべくなされ
たものであって、論理要素間を配線群を使用してプログ
ラマブルに接続する場合に配線スイッチ中のスイッチン
グ素子の数を少なくすることの可能なプログラマブル論
理素子を提供することを目的とする。
たようなプログラマブル論理素子において、隣接する論
理要素間の信号を接続するときに、配線スイッチ５４を
通過後に３方向の配線に接続可能にするために配線スイ
ッチ５４中のスイッチング素子５９の数が多くなる傾向
があり問題がある。すなわち、接続されている素子数が
多くなると寄生容量が増大したり、面積が増大すること
などにより動作速度が遅くなるという欠点が生じるので
ある。 本発明は、このような従来例の課題を解決すべくなされ
たものであって、論理要素間を配線群を使用してプログ
ラマブルに接続する場合に配線スイッチ中のスイッチン
グ素子の数を少なくすることの可能なプログラマブル論
理素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、論理要素を複
数備えかつそれらの論理要素間をプログラマブルに結線
可能なプログラマブル論理素子において、前記論理要素
がアレイ状に配列され、前記論理要素間をプログラマブ
ルに接続するための配線手段が前記論理要素間を縦横な
チャネル状に配置され、前記配線手段は２つの配線要素
を十字形に組み合わせるとともにその交差部分には前記
２つの配線要素間の断続を決定するプログラマブルなス
イッチング素子が接続され、隣接する前記交差部分間の
配線要素の中間には互いにプログラマブルに接続し得る
スイッチング手段が設けられてなることを特徴とするプ
ログラマブル論理素子である。
数備えかつそれらの論理要素間をプログラマブルに結線
可能なプログラマブル論理素子において、前記論理要素
がアレイ状に配列され、前記論理要素間をプログラマブ
ルに接続するための配線手段が前記論理要素間を縦横な
チャネル状に配置され、前記配線手段は２つの配線要素
を十字形に組み合わせるとともにその交差部分には前記
２つの配線要素間の断続を決定するプログラマブルなス
イッチング素子が接続され、隣接する前記交差部分間の
配線要素の中間には互いにプログラマブルに接続し得る
スイッチング手段が設けられてなることを特徴とするプ
ログラマブル論理素子である。
【０００７】
【作 用】本発明によれば、２つの配線群間の十字状
の交差部分にプログラマブルなスイッチング素子を用い
て各配線要素間を断続するようにするとともに、隣接す
る交差部分の中間にプログラマブルなスイッチング素子
を有する配線スイッチを設けるようにしたので、配線ス
イッチ中のスイッチング素子の使用数を少なくすること
が可能である。これによって、スイッチの使用効率を高
め得るとともに、スイッチング素子の専有面積を小さく
して省面積を実現することが可能である。
の交差部分にプログラマブルなスイッチング素子を用い
て各配線要素間を断続するようにするとともに、隣接す
る交差部分の中間にプログラマブルなスイッチング素子
を有する配線スイッチを設けるようにしたので、配線ス
イッチ中のスイッチング素子の使用数を少なくすること
が可能である。これによって、スイッチの使用効率を高
め得るとともに、スイッチング素子の専有面積を小さく
して省面積を実現することが可能である。
【０００８】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１は、本発明に係るプログラマブル論
理素子の構成図である。本発明の論理素子は、複数のア
レイ状に配置された論理要素１１と、これら論理素子１
１の間を縦横にたとえば３本の信号線でそれぞれ十字状
に交差するように構成される配線群１２， １３とを有
している。 これら配線群１２， １３は、その交差部分１４におい
て縦方向と横方向のそれぞれ対応する線同士が、たとえ
ば図２に示すように、プログラマブルなスイッチング素
子１５を介して１２ａと１３ｃ，１２ｂと１３ｂ，１２
ｃと１３ａとがそれぞれ接続可能とされる。
して説明する。図１は、本発明に係るプログラマブル論
理素子の構成図である。本発明の論理素子は、複数のア
レイ状に配置された論理要素１１と、これら論理素子１
１の間を縦横にたとえば３本の信号線でそれぞれ十字状
に交差するように構成される配線群１２， １３とを有
している。 これら配線群１２， １３は、その交差部分１４におい
て縦方向と横方向のそれぞれ対応する線同士が、たとえ
ば図２に示すように、プログラマブルなスイッチング素
子１５を介して１２ａと１３ｃ，１２ｂと１３ｂ，１２
ｃと１３ａとがそれぞれ接続可能とされる。
【０００９】また、その交差部分１４のそれぞれの配線
の中間には、たとえば図３に示すように、プログラマブ
ルなスイッチング素子１５を含むプログラマブルな配線
スイッチ１６が配設される。すなわち、配線スイッチ１
６の入力側の３本の信号線１２ａ，１２ｂ，１２ｃと出
力側の３本の信号線１２ａ′，１２ｂ′，１２ｃ′同士
が、それら両信号線のいずれとも接続可能なように、９
個のスイッチング素子１５を介してそれぞれ接続可能と
される。
の中間には、たとえば図３に示すように、プログラマブ
ルなスイッチング素子１５を含むプログラマブルな配線
スイッチ１６が配設される。すなわち、配線スイッチ１
６の入力側の３本の信号線１２ａ，１２ｂ，１２ｃと出
力側の３本の信号線１２ａ′，１２ｂ′，１２ｃ′同士
が、それら両信号線のいずれとも接続可能なように、９
個のスイッチング素子１５を介してそれぞれ接続可能と
される。
【００１０】さらに、縦方向の配線群１３に配設された
配線スイッチ１６の両側には、各論理要素１１の入力端
子および出力端子との接続をプログラマブルに行う入出
力スイッチ１７， １８とが設けられる。そして、入出
力スイッチ１７から論理要素１１の入力に対し２本の入
力線１９が接続され、また論理要素１１の出力から入出
力スイッチ１８に対しても２本の出力線２０が接続され
る。
配線スイッチ１６の両側には、各論理要素１１の入力端
子および出力端子との接続をプログラマブルに行う入出
力スイッチ１７， １８とが設けられる。そして、入出
力スイッチ１７から論理要素１１の入力に対し２本の入
力線１９が接続され、また論理要素１１の出力から入出
力スイッチ１８に対しても２本の出力線２０が接続され
る。
【００１１】すなわち、図４に詳細に示すように、たと
えば縦方向の３本の配線群１３に対して、入力線１９の
信号線２本がそれぞれ交差し、プログラマブルに接続可
能なスイッチ２１を介して論理要素１１の入力端子に接
続される。このように構成することにより、３本の配線
群１３からのいずれの入力信号をも入出力スイッチ１７
を介して論理要素１１へ入力することができる。また論
理要素１１の出力端子は、２本の出力線２０を介して縦
方向の３本の配線群１３にプログラマブルなスイッチ２
１によって接続されて、これによって２本の出力線２０
からの出力信号を入出力スイッチ１８を介して３本の配
線群１３のいずれにも自在に出力することができる。
えば縦方向の３本の配線群１３に対して、入力線１９の
信号線２本がそれぞれ交差し、プログラマブルに接続可
能なスイッチ２１を介して論理要素１１の入力端子に接
続される。このように構成することにより、３本の配線
群１３からのいずれの入力信号をも入出力スイッチ１７
を介して論理要素１１へ入力することができる。また論
理要素１１の出力端子は、２本の出力線２０を介して縦
方向の３本の配線群１３にプログラマブルなスイッチ２
１によって接続されて、これによって２本の出力線２０
からの出力信号を入出力スイッチ１８を介して３本の配
線群１３のいずれにも自在に出力することができる。
【００１２】このようにして、２つの配線群１２， １
３間の十字状の交差部分１４にスイッチング素子１５を
用いて各配線要素間を断続するようにするとともに、隣
接する交差部分１４の中間にスイッチング素子１５を有
する配線スイッチ１６を設けるようにしたので、配線ス
イッチ中のスイッチング素子の使用数を少なくすること
が可能である。これによって、スイッチの使用効率を高
め得るとともに、スイッチング素子の専有面積を小さく
して省面積を実現することが可能である。
３間の十字状の交差部分１４にスイッチング素子１５を
用いて各配線要素間を断続するようにするとともに、隣
接する交差部分１４の中間にスイッチング素子１５を有
する配線スイッチ１６を設けるようにしたので、配線ス
イッチ中のスイッチング素子の使用数を少なくすること
が可能である。これによって、スイッチの使用効率を高
め得るとともに、スイッチング素子の専有面積を小さく
して省面積を実現することが可能である。
【００１３】なお、上記実施例において、交差部分１４
の構成は図２のように十字状に交差する配線群１２，
１３に対してスイッチング素子１５を用いて接続すると
して説明したが、本発明はこれに限るものではなく、た
とえば図５（ａ） に示すように配線群１３側の配線要
素にそれぞれスイッチング素子１５を直列に接続した交
差部分１４Ａとか、図５（ｂ） に示すように互いにＬ
字状とされる配線群１２， １３で構成される交差部分
１４Ｂなどにも適用し得ることはいうまでもない。
の構成は図２のように十字状に交差する配線群１２，
１３に対してスイッチング素子１５を用いて接続すると
して説明したが、本発明はこれに限るものではなく、た
とえば図５（ａ） に示すように配線群１３側の配線要
素にそれぞれスイッチング素子１５を直列に接続した交
差部分１４Ａとか、図５（ｂ） に示すように互いにＬ
字状とされる配線群１２， １３で構成される交差部分
１４Ｂなどにも適用し得ることはいうまでもない。
【００１４】
【発明の効果】以上説明したように本発明によれば、十
字状に交差する２つの配線群をスイッチング素子を用い
てプログラマブルに配線要素間を断続するとともに、配
線スイッチを介してこれら配線要素をプログラマブルに
接続するようにしたので、配線スイッチ中のスイッチン
グ素子の使用数を少なくすることが可能で、これによっ
て、スイッチの使用効率を高め得るとともに、スイッチ
ング素子の専有面積を小さくして省面積を実現すること
が可能である。
字状に交差する２つの配線群をスイッチング素子を用い
てプログラマブルに配線要素間を断続するとともに、配
線スイッチを介してこれら配線要素をプログラマブルに
接続するようにしたので、配線スイッチ中のスイッチン
グ素子の使用数を少なくすることが可能で、これによっ
て、スイッチの使用効率を高め得るとともに、スイッチ
ング素子の専有面積を小さくして省面積を実現すること
が可能である。
【図１】本発明に係るプログラマブル論理素子の構成を
示す概念図である。
示す概念図である。
【図２】図１の配線群の交差部分の一例を示す線図であ
る。
る。
【図３】図１の配線スイッチの一例を示す線図である。
【図４】図１の入出力スイッチの一例を示す線図である
。
。
【図５】（ａ） ，（ｂ） は図１の配線群の交差部分
の他の例を示す線図である。
の他の例を示す線図である。
【図６】従来のプログラマブル論理素子の構成を示す概
念図である。
念図である。
【図７】従来の配線スイッチの配線例を示す線図である
。
。
【図８】メモリ付スイッチング素子の例を示す線図であ
る。
る。
１１ 論理素子
１２，１３ 配線群
１４，１４Ａ，１４Ｂ 交差部分
１５ スイッチング素子
１６ 配線スイッチ（プログラマブル配線スイッチ）
１７，１８ 入出力スイッチ １９ 入力線 ２０ 出力線
１７，１８ 入出力スイッチ １９ 入力線 ２０ 出力線
Claims (1)
- 【請求項１】 論理要素を複数備えかつそれらの
論理要素間をプログラマブルに結線可能なプログラマブ
ル論理素子において、前記論理要素がアレイ状に配列さ
れ、前記論理要素間をプログラマブルに接続するための
配線手段が前記論理要素間を縦横なチャネル状に配置さ
れ、前記配線手段は２つの配線要素を十字形に組み合わ
せるとともにその交差部分には前記２つの配線要素間の
断続を決定するプログラマブルなスイッチング素子が接
続され、隣接する前記交差部分間の配線要素の中間には
互いにプログラマブルに接続し得るスイッチング手段が
設けられてなることを特徴とするプログラマブル論理素
子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3095179A JP3070622B2 (ja) | 1991-04-25 | 1991-04-25 | プログラマブル論理素子 |
| US07/857,986 US5327023A (en) | 1991-03-28 | 1992-03-26 | Programmable logic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3095179A JP3070622B2 (ja) | 1991-04-25 | 1991-04-25 | プログラマブル論理素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326209A true JPH04326209A (ja) | 1992-11-16 |
| JP3070622B2 JP3070622B2 (ja) | 2000-07-31 |
Family
ID=14130525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3095179A Expired - Fee Related JP3070622B2 (ja) | 1991-03-28 | 1991-04-25 | プログラマブル論理素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070622B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8192754B2 (en) | 2002-06-07 | 2012-06-05 | Rutgers, The State University Of New Jersey | Micelle assemblies |
| US10138203B2 (en) | 2014-06-16 | 2018-11-27 | Rutgers, The State University Of New Jersey | Antibacterial agents |
| US10759740B2 (en) | 2016-03-24 | 2020-09-01 | Rutgers, The State University Of New Jersey | Antibacterial agents |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480127A (en) * | 1987-09-22 | 1989-03-27 | Kawasaki Steel Co | Programmable logic device |
-
1991
- 1991-04-25 JP JP3095179A patent/JP3070622B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480127A (en) * | 1987-09-22 | 1989-03-27 | Kawasaki Steel Co | Programmable logic device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8192754B2 (en) | 2002-06-07 | 2012-06-05 | Rutgers, The State University Of New Jersey | Micelle assemblies |
| US10138203B2 (en) | 2014-06-16 | 2018-11-27 | Rutgers, The State University Of New Jersey | Antibacterial agents |
| US10556856B2 (en) | 2014-06-16 | 2020-02-11 | Rutgers, The State University Of New Jersey | Antibacterial agents |
| US10759740B2 (en) | 2016-03-24 | 2020-09-01 | Rutgers, The State University Of New Jersey | Antibacterial agents |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070622B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327023A (en) | Programmable logic device | |
| JP3434292B2 (ja) | プログラマブル論理セル及びその配列体 | |
| US5598109A (en) | Programmable logic array device with grouped logic regions and three types of conductors | |
| EP0360540B1 (en) | Programmable logic device | |
| US6166560A (en) | Basic cell structure having a plurality of transistors for master slice type semiconductor integrated circuit device | |
| US5509128A (en) | FPGA architecture including direct logic function circuit to I/O interconnections | |
| US5218240A (en) | Programmable logic cell and array with bus repeaters | |
| US4433331A (en) | Programmable logic array interconnection matrix | |
| US5255203A (en) | Interconnect structure for programmable logic device | |
| KR970030762A (ko) | 가변논리 집적회로장치 | |
| US7557611B2 (en) | Block level routing architecture in a field programmable gate array | |
| US4727268A (en) | Logic circuitry having two programmable interconnection arrays | |
| JPH0669232B2 (ja) | スイッチングアレイ | |
| JPH06290157A (ja) | 網 | |
| US5559971A (en) | Folded hierarchical crosspoint array | |
| JP3581152B2 (ja) | プログラム可能な論理回路用のアーキテクチャおよび相互接続機構 | |
| JPH04326209A (ja) | プログラマブル論理素子 | |
| JPS63207148A (ja) | マスタスライス型半導体集積回路 | |
| US7385421B2 (en) | Block symmetrization in a field programmable gate array | |
| JP2724052B2 (ja) | プログラマブル論理素子 | |
| US5428304A (en) | Programmable gate array with special interconnects for adjacent gates and isolation devices used during programming | |
| JP2516962B2 (ja) | マスタ−スライスｌｓｉ | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JPS62259457A (ja) | 集積技術によつて製造される集積回路レイアウト用ロジツクアレイ・モジユ−ル | |
| JPS62238642A (ja) | マスタスライス型半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |