JPH04328874A - 静電誘導トランジスタ及びその製造方法 - Google Patents
静電誘導トランジスタ及びその製造方法Info
- Publication number
- JPH04328874A JPH04328874A JP12486291A JP12486291A JPH04328874A JP H04328874 A JPH04328874 A JP H04328874A JP 12486291 A JP12486291 A JP 12486291A JP 12486291 A JP12486291 A JP 12486291A JP H04328874 A JPH04328874 A JP H04328874A
- Authority
- JP
- Japan
- Prior art keywords
- terrace
- substrate
- terraces
- layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000003877 atomic layer epitaxy Methods 0.000 claims abstract description 8
- 230000003068 static effect Effects 0.000 claims description 13
- 239000003362 semiconductor superlattice Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 22
- 238000000034 method Methods 0.000 abstract description 13
- 239000007789 gas Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はグリッド部に対する電圧
制御によりソース領域からチャネル部へのキャリア注入
量を制御する静電誘導トランジスタ及びその製造方法に
関する。
制御によりソース領域からチャネル部へのキャリア注入
量を制御する静電誘導トランジスタ及びその製造方法に
関する。
【０００２】
【従来の技術】図３は従来の静電誘導トランジスタ（日
本語版サイエンス １９８３年２月発行，西澤潤一
静電誘導トランジスタ）を示す断面構造図であり、図
示しない基板上にｎ− 型のドレイン電極２８、ｎ型の
ＧａＡｓからなるドレイン領域２２、ｎ− 型のＧａＡ
ｓ層２３を形成し、このｎ− 型のＧａＡｓ層２３中に
メッシュ状、或いは格子状に不純物を拡散してｐ＋ 型
のゲート領域を形成し、更にこの上にｎ型のＧａＡｓか
らなるソース領域２５を形成し、このソース領域２５上
にｎ＋ 型のソース電極２７を積層し、更に前記ゲート
領域２４にはｐ＋ 型のゲート電極２９を形成して構成
してある。
本語版サイエンス １９８３年２月発行，西澤潤一
静電誘導トランジスタ）を示す断面構造図であり、図
示しない基板上にｎ− 型のドレイン電極２８、ｎ型の
ＧａＡｓからなるドレイン領域２２、ｎ− 型のＧａＡ
ｓ層２３を形成し、このｎ− 型のＧａＡｓ層２３中に
メッシュ状、或いは格子状に不純物を拡散してｐ＋ 型
のゲート領域を形成し、更にこの上にｎ型のＧａＡｓか
らなるソース領域２５を形成し、このソース領域２５上
にｎ＋ 型のソース電極２７を積層し、更に前記ゲート
領域２４にはｐ＋ 型のゲート電極２９を形成して構成
してある。
【０００３】
【発明が解決しようとする課題】ところでこのような従
来の静電誘導トランジスタではゲート領域はｎ− 型の
ＧａＡｓ層２３内に不純物をイオン注入して形成してい
るため、グリッド部となるゲート領域２４とチャネル部
となるｎ− 型のＧａＡｓ層２３との間のヘテロ接合界
面では不純物濃度が漸減する態様で分布することとなり
、ショトキー接合特性が悪く、トランジスタとしての性
能向上に限界があった。
来の静電誘導トランジスタではゲート領域はｎ− 型の
ＧａＡｓ層２３内に不純物をイオン注入して形成してい
るため、グリッド部となるゲート領域２４とチャネル部
となるｎ− 型のＧａＡｓ層２３との間のヘテロ接合界
面では不純物濃度が漸減する態様で分布することとなり
、ショトキー接合特性が悪く、トランジスタとしての性
能向上に限界があった。
【０００４】この対策として反応性イオンエッチングに
より、ｎ− 型のＧａＡｓ層２３の所定個所に孔を穿っ
てこれにグリッド部用材料を充填形成する方法が提案さ
れているが、孔が微細になると隙間なく充填することが
難しくなり、グリッド部とチャネル部とのヘテロ接合界
面に十分なショトキー接合特性が得られないという問題
があった。本発明はかかる事情に鑑みなされたものであ
って、その目的とするところはグリッド部， チャネル
部間にショトキー接合特性の良好なヘテロ接合界面を有
する静電誘導トランジスタ及びその製造方法を提供する
にある。
より、ｎ− 型のＧａＡｓ層２３の所定個所に孔を穿っ
てこれにグリッド部用材料を充填形成する方法が提案さ
れているが、孔が微細になると隙間なく充填することが
難しくなり、グリッド部とチャネル部とのヘテロ接合界
面に十分なショトキー接合特性が得られないという問題
があった。本発明はかかる事情に鑑みなされたものであ
って、その目的とするところはグリッド部， チャネル
部間にショトキー接合特性の良好なヘテロ接合界面を有
する静電誘導トランジスタ及びその製造方法を提供する
にある。
【０００５】
【課題を解決するための手段】本発明に係る静電誘導ト
ランジスタは、平坦面をもつテラスとこれと垂直なステ
ップとによって一側から他側に向けて段階的に傾斜した
表面を備える基板と、前記テラス上にこれと垂直な方向
に形成された、グリッド部を構成する縦型の超格子層及
びこれと接した状態でチャネル部を構成する縦型の他の
超格子層と、これら両超格子層にわたって積層された半
導体層とを有することを特徴とする。
ランジスタは、平坦面をもつテラスとこれと垂直なステ
ップとによって一側から他側に向けて段階的に傾斜した
表面を備える基板と、前記テラス上にこれと垂直な方向
に形成された、グリッド部を構成する縦型の超格子層及
びこれと接した状態でチャネル部を構成する縦型の他の
超格子層と、これら両超格子層にわたって積層された半
導体層とを有することを特徴とする。
【０００６】本発明に係る静電誘導トランジスタの製造
方法は、平坦面をもつテラスとこれと垂直な面をもつス
テップとによって一側から他側に向けて段階的に傾斜し
た表面を備える基板を形成する過程と、前記各基板のテ
ラス上と対応する位置に原子層エピタキシー法を用いて
相互に接合させた２種の縦型半導体超格子層を成長させ
てグリッド部とチャネル部とを形成する工程とを含むこ
とを特徴とする。
方法は、平坦面をもつテラスとこれと垂直な面をもつス
テップとによって一側から他側に向けて段階的に傾斜し
た表面を備える基板を形成する過程と、前記各基板のテ
ラス上と対応する位置に原子層エピタキシー法を用いて
相互に接合させた２種の縦型半導体超格子層を成長させ
てグリッド部とチャネル部とを形成する工程とを含むこ
とを特徴とする。
【０００７】
【作用】本発明に係る静電誘導トランジスタにあっては
、平坦面を有するテラス及びこれと垂直な面をもつステ
ップにより一側から他側に向けて傾斜した表面をもつ基
板を用いることによって、ステップ面を利用してテラス
上にグリッド部，チャネル部夫々を構成する縦型超格子
層を相互に材料の混入のない状態で接合形成することが
可能となり、両者の間にショトキー接合特性に優れたヘ
テロ接合界面が得られる。
、平坦面を有するテラス及びこれと垂直な面をもつステ
ップにより一側から他側に向けて傾斜した表面をもつ基
板を用いることによって、ステップ面を利用してテラス
上にグリッド部，チャネル部夫々を構成する縦型超格子
層を相互に材料の混入のない状態で接合形成することが
可能となり、両者の間にショトキー接合特性に優れたヘ
テロ接合界面が得られる。
【０００８】また本発明に係る静電誘導トランジスタの
製造方法にあっては、原子層エピタキシー法により基板
のテラス上に独立して、夫々グリッド部，チャネル部を
構成する縦型超格子層を形成するから、相互の接合面は
ショトキー接合特性に優れたヘテロ接合界面となる。
製造方法にあっては、原子層エピタキシー法により基板
のテラス上に独立して、夫々グリッド部，チャネル部を
構成する縦型超格子層を形成するから、相互の接合面は
ショトキー接合特性に優れたヘテロ接合界面となる。
【０００９】
【実施例】以下本発明を図面に基づき具体的に説明する
。図１，図２は本発明に係る静電誘導トランジスタの製
造方法の主要製造工程を示す模式的断面図であり、図中
１は微傾斜面基板を示している。微傾斜面基板１はｎ型
ＧａＡｓ単結晶基板表面を所定結晶軸に対して傾斜させ
て研磨することにより、一側から他側に向けて平坦な面
をもつテラス１ａと垂直面をもつステップ１ｂとによっ
て段階的に傾斜した状態となっている。
。図１，図２は本発明に係る静電誘導トランジスタの製
造方法の主要製造工程を示す模式的断面図であり、図中
１は微傾斜面基板を示している。微傾斜面基板１はｎ型
ＧａＡｓ単結晶基板表面を所定結晶軸に対して傾斜させ
て研磨することにより、一側から他側に向けて平坦な面
をもつテラス１ａと垂直面をもつステップ１ｂとによっ
て段階的に傾斜した状態となっている。
【００１０】各テラス１ａはその面積は異なっているが
、相互に略平行な平面となっており、またステップ１ｂ
は１分子又は１原子相当分の段差であって、いずれもそ
の高さは略一定である。このような微傾斜面基板１の表
面に原子層エピタキシー法（ＡＬＥ）法を用いてｎ型
（不純物濃度：３×１０１７ｃｍ−３）半導体層２を形
成し、幅が１６０ Åで略一定のテラス２ａ， 高さが
１分子又は１原子相当となるステップ２ｂとなるよう形
状を整える。
、相互に略平行な平面となっており、またステップ１ｂ
は１分子又は１原子相当分の段差であって、いずれもそ
の高さは略一定である。このような微傾斜面基板１の表
面に原子層エピタキシー法（ＡＬＥ）法を用いてｎ型
（不純物濃度：３×１０１７ｃｍ−３）半導体層２を形
成し、幅が１６０ Åで略一定のテラス２ａ， 高さが
１分子又は１原子相当となるステップ２ｂとなるよう形
状を整える。
【００１１】次に原子層エピタキシー法により各テラス
２ａ上にグリッド部３を構成するＮｉｘ Ａｌ１−ｘ
を、続いてチャネル部４を構成するｎ型ＧａＡｓ半導体
を夫々テラスの１／２ 相当の幅だけ１分子又は１原子
相当の高さづつ所定回数反復形成することによって、幅
８０ÅのＮｉｘ Ａｌ１−ｘ の縦形超格子層からなる
グリッド部３、同じく幅８０Åのｎ型ＧａＡｓの縦形超
格子層からなるチャネル部４を夫々相接した状態で高さ
８０Å程度に形成する。
２ａ上にグリッド部３を構成するＮｉｘ Ａｌ１−ｘ
を、続いてチャネル部４を構成するｎ型ＧａＡｓ半導体
を夫々テラスの１／２ 相当の幅だけ１分子又は１原子
相当の高さづつ所定回数反復形成することによって、幅
８０ÅのＮｉｘ Ａｌ１−ｘ の縦形超格子層からなる
グリッド部３、同じく幅８０Åのｎ型ＧａＡｓの縦形超
格子層からなるチャネル部４を夫々相接した状態で高さ
８０Å程度に形成する。
【００１２】その後同じく原子層エピタキシー法により
図２（ａ） に示す如く、厚さ１００ Åのｉ型ＧａＡ
ｓからなる半導体層５を略均一な厚さに形成し、更に図
２（ｂ） に示す如くｎ型ＧａＡｓからなる半導体層６
を積層形成する。なお図示していないが、微傾斜面基板
１の下面， ｎ型のＧａＡｓからなる半導体層６の表面
及びグリッド部３に夫々電極を形成してある。
図２（ａ） に示す如く、厚さ１００ Åのｉ型ＧａＡ
ｓからなる半導体層５を略均一な厚さに形成し、更に図
２（ｂ） に示す如くｎ型ＧａＡｓからなる半導体層６
を積層形成する。なお図示していないが、微傾斜面基板
１の下面， ｎ型のＧａＡｓからなる半導体層６の表面
及びグリッド部３に夫々電極を形成してある。
【００１３】而してこのような本発明に係る静電誘導ト
ランジスタ及びその製造方法にあっては、グリッド部３
に負電圧を印加することによってチャネル部４を通流す
る電流を遮断し、またグリッド部３に零又は正電圧を印
加することによりチャネル部４に電流を通流させること
が可能となる。またグリッド部３，チャネル部４の形成
には、原料ガスを交互に互いに混合することのないよう
にしてチャンバ内に流すことで吸着が単分子層で自己停
止機能により停止し、２層目の分子が到達しても吸着し
ない、所謂ガス分子吸着選択効果を利用する原子エピタ
キシー法を用いるから、グリッド部３，チャネル部４の
成長は原料ガス１回の導入につき１原子層毎の成長が進
行する。
ランジスタ及びその製造方法にあっては、グリッド部３
に負電圧を印加することによってチャネル部４を通流す
る電流を遮断し、またグリッド部３に零又は正電圧を印
加することによりチャネル部４に電流を通流させること
が可能となる。またグリッド部３，チャネル部４の形成
には、原料ガスを交互に互いに混合することのないよう
にしてチャンバ内に流すことで吸着が単分子層で自己停
止機能により停止し、２層目の分子が到達しても吸着し
ない、所謂ガス分子吸着選択効果を利用する原子エピタ
キシー法を用いるから、グリッド部３，チャネル部４の
成長は原料ガス１回の導入につき１原子層毎の成長が進
行する。
【００１４】従ってＮｉｘ Ａｌ１−ｘ の原料ガス及
びｎ型のＧａＡｓの原料ガスを交互に供給することによ
り、テラス上面に１分子層又は１原子層の速度で、材料
が相互に混入することなくグリッド部３，チャネル部４
の成長が行われ、グリッド部３を構成するＮｉｘ Ａｌ
１−ｘ の縦型超格子層とチャネル部４を構成するｎ型
のＧａＡｓの縦型超格子層とが相互に接した状態で独立
して形成され、幅１６０ Åのテラス上に幅８０Åづつ
ステップ側からＮｉｘ Ａｌ１−ｘ からなるグリッド
部３，ｎ型のＧａＡｓからなるチャネル部４が相接した
状態で積層せしめられてショトキー接合特性に優れたヘ
テロ接合界面が得られることとなる。
びｎ型のＧａＡｓの原料ガスを交互に供給することによ
り、テラス上面に１分子層又は１原子層の速度で、材料
が相互に混入することなくグリッド部３，チャネル部４
の成長が行われ、グリッド部３を構成するＮｉｘ Ａｌ
１−ｘ の縦型超格子層とチャネル部４を構成するｎ型
のＧａＡｓの縦型超格子層とが相互に接した状態で独立
して形成され、幅１６０ Åのテラス上に幅８０Åづつ
ステップ側からＮｉｘ Ａｌ１−ｘ からなるグリッド
部３，ｎ型のＧａＡｓからなるチャネル部４が相接した
状態で積層せしめられてショトキー接合特性に優れたヘ
テロ接合界面が得られることとなる。
【００１５】
【発明の効果】以上の如く本発明に係る静電誘導トラン
ジスタ及びその製造方法にあっては、異種半導体の超格
子層を相互の間に、材料が混入することなく相接した状
態で形成出来て、ショトキー接合特性の優れたヘテロ界
面をもつグリッド部，チャネル部を形成得、特性の向上
、及び信頼性の向上に優れた効果を奏するものである。
ジスタ及びその製造方法にあっては、異種半導体の超格
子層を相互の間に、材料が混入することなく相接した状
態で形成出来て、ショトキー接合特性の優れたヘテロ界
面をもつグリッド部，チャネル部を形成得、特性の向上
、及び信頼性の向上に優れた効果を奏するものである。
【図１】本発明に係る静電誘導トランジスタの製造方法
の主要製造工程を示す模式的断面図である。
の主要製造工程を示す模式的断面図である。
【図２】本発明に係る静電誘導トランジスタの製造方法
の主要製造工程を示す模式的断面図である。
の主要製造工程を示す模式的断面図である。
【図３】従来の静電誘導トランジスタを示す断面構造図
である。
である。
１ 微傾斜面基板
１ａ テラス
１ｂ ステップ
２ ｎ型ＧａＡｓからなる半導体層
２ａ テラス
２ｂ ステップ
３ グリッド部
４ チャネル部
５ ｉ型ＧａＡｓからなる半導体層
６ ｎ型ＧａＡｓからなる半導体層
Claims (2)
- 【請求項１】 平坦面をもつテラスとこれと垂直なス
テップとによって一側から他側に向けて段階的に傾斜し
た表面を備える基板と、前記テラス上にこれと垂直な方
向に形成された、グリッド部を構成する縦型の超格子層
及びこれと接した状態でチャネル部を構成する縦型の他
の超格子層と、これら両超格子層にわたって積層された
半導体層とを有することを特徴とする静電誘導トランジ
スタ。 - 【請求項２】 平坦面をもつテラスとこれと垂直な面
をもつステップとによって一側から他側に向けて段階的
に傾斜した表面を備える基板を形成する工程と、前記基
板の各テラスと対応する位置に原子層エピタキシー法を
用いて相互に接合させた２種の縦型半導体超格子層を成
長させてグリッド部とチャネル部とを形成する工程とを
含むことを特徴とする静電誘導トランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12486291A JPH04328874A (ja) | 1991-04-27 | 1991-04-27 | 静電誘導トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12486291A JPH04328874A (ja) | 1991-04-27 | 1991-04-27 | 静電誘導トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04328874A true JPH04328874A (ja) | 1992-11-17 |
Family
ID=14895941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12486291A Pending JPH04328874A (ja) | 1991-04-27 | 1991-04-27 | 静電誘導トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04328874A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855368B1 (en) | 2000-06-28 | 2005-02-15 | Applied Materials, Inc. | Method and system for controlling the presence of fluorine in refractory metal layers |
| US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
| US6936906B2 (en) | 2001-09-26 | 2005-08-30 | Applied Materials, Inc. | Integration of barrier layer and seed layer |
| US6951804B2 (en) | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US6998579B2 (en) | 2000-12-29 | 2006-02-14 | Applied Materials, Inc. | Chamber for uniform substrate heating |
| US7022948B2 (en) | 2000-12-29 | 2006-04-04 | Applied Materials, Inc. | Chamber for uniform substrate heating |
| US7049226B2 (en) | 2001-09-26 | 2006-05-23 | Applied Materials, Inc. | Integration of ALD tantalum nitride for copper metallization |
| US7085616B2 (en) | 2001-07-27 | 2006-08-01 | Applied Materials, Inc. | Atomic layer deposition apparatus |
| US7101795B1 (en) | 2000-06-28 | 2006-09-05 | Applied Materials, Inc. | Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer |
| US7115499B2 (en) | 2002-02-26 | 2006-10-03 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
| US7201803B2 (en) | 2001-03-07 | 2007-04-10 | Applied Materials, Inc. | Valve control system for atomic layer deposition chamber |
| US7208413B2 (en) | 2000-06-27 | 2007-04-24 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US7211144B2 (en) | 2001-07-13 | 2007-05-01 | Applied Materials, Inc. | Pulsed nucleation deposition of tungsten layers |
| JP2007128965A (ja) * | 2005-11-01 | 2007-05-24 | Renesas Technology Corp | スイッチング半導体装置及びその製造方法 |
| US7262133B2 (en) | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
| US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| US7439191B2 (en) | 2002-04-05 | 2008-10-21 | Applied Materials, Inc. | Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications |
| US7595263B2 (en) | 2003-06-18 | 2009-09-29 | Applied Materials, Inc. | Atomic layer deposition of barrier materials |
-
1991
- 1991-04-27 JP JP12486291A patent/JPH04328874A/ja active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501344B2 (en) | 2000-06-27 | 2009-03-10 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US7208413B2 (en) | 2000-06-27 | 2007-04-24 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US7501343B2 (en) | 2000-06-27 | 2009-03-10 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| US7465666B2 (en) | 2000-06-28 | 2008-12-16 | Applied Materials, Inc. | Method for forming tungsten materials during vapor deposition processes |
| US7033922B2 (en) | 2000-06-28 | 2006-04-25 | Applied Materials. Inc. | Method and system for controlling the presence of fluorine in refractory metal layers |
| US7115494B2 (en) | 2000-06-28 | 2006-10-03 | Applied Materials, Inc. | Method and system for controlling the presence of fluorine in refractory metal layers |
| US7235486B2 (en) | 2000-06-28 | 2007-06-26 | Applied Materials, Inc. | Method for forming tungsten materials during vapor deposition processes |
| US7101795B1 (en) | 2000-06-28 | 2006-09-05 | Applied Materials, Inc. | Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer |
| US6855368B1 (en) | 2000-06-28 | 2005-02-15 | Applied Materials, Inc. | Method and system for controlling the presence of fluorine in refractory metal layers |
| US6998579B2 (en) | 2000-12-29 | 2006-02-14 | Applied Materials, Inc. | Chamber for uniform substrate heating |
| US7022948B2 (en) | 2000-12-29 | 2006-04-04 | Applied Materials, Inc. | Chamber for uniform substrate heating |
| US6951804B2 (en) | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US7094680B2 (en) | 2001-02-02 | 2006-08-22 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US7201803B2 (en) | 2001-03-07 | 2007-04-10 | Applied Materials, Inc. | Valve control system for atomic layer deposition chamber |
| US7211144B2 (en) | 2001-07-13 | 2007-05-01 | Applied Materials, Inc. | Pulsed nucleation deposition of tungsten layers |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US7085616B2 (en) | 2001-07-27 | 2006-08-01 | Applied Materials, Inc. | Atomic layer deposition apparatus |
| US7494908B2 (en) | 2001-09-26 | 2009-02-24 | Applied Materials, Inc. | Apparatus for integration of barrier layer and seed layer |
| US6936906B2 (en) | 2001-09-26 | 2005-08-30 | Applied Materials, Inc. | Integration of barrier layer and seed layer |
| US7352048B2 (en) | 2001-09-26 | 2008-04-01 | Applied Materials, Inc. | Integration of barrier layer and seed layer |
| US7049226B2 (en) | 2001-09-26 | 2006-05-23 | Applied Materials, Inc. | Integration of ALD tantalum nitride for copper metallization |
| US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
| US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US7473638B2 (en) | 2002-01-26 | 2009-01-06 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US7094685B2 (en) | 2002-01-26 | 2006-08-22 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US7115499B2 (en) | 2002-02-26 | 2006-10-03 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
| US7429516B2 (en) | 2002-02-26 | 2008-09-30 | Applied Materials, Inc. | Tungsten nitride atomic layer deposition processes |
| US7439191B2 (en) | 2002-04-05 | 2008-10-21 | Applied Materials, Inc. | Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications |
| US7262133B2 (en) | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
| US7595263B2 (en) | 2003-06-18 | 2009-09-29 | Applied Materials, Inc. | Atomic layer deposition of barrier materials |
| JP2007128965A (ja) * | 2005-11-01 | 2007-05-24 | Renesas Technology Corp | スイッチング半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04328874A (ja) | 静電誘導トランジスタ及びその製造方法 | |
| US10074536B2 (en) | Lattice-mismatched semiconductor structures and related methods for device fabrication | |
| JPS61210623A (ja) | 半導体装置の製法 | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| US4772932A (en) | Bipolar transistor and including gas layers between the emitter and base and the base and collector | |
| JP3529938B2 (ja) | 半導体集積回路装置及び半導体装置の製造方法 | |
| CN113990741A (zh) | 一种半导体结构及其制作方法 | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| US7038256B1 (en) | Low turn-on voltage, non-electron blocking double HBT structure | |
| KR960006751B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH01289163A (ja) | 半導体装置 | |
| JP2718511B2 (ja) | 化合物半導体装置 | |
| JP2535738B2 (ja) | 半導体装置 | |
| JPH04328873A (ja) | 静電誘導トランジスタ及びその製造方法 | |
| US6936530B1 (en) | Deposition method for Si-Ge epi layer on different intermediate substrates | |
| JP4779204B2 (ja) | Ｍｉｓ半導体装置 | |
| JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JP3057503B2 (ja) | 化合物半導体の成長方法 | |
| JP2512084B2 (ja) | 半導体装置の製造方法 | |
| JPH08279518A (ja) | Ｉｇｂｔ用半導体基板およびその作製方法 | |
| US5436469A (en) | Band minima transistor | |
| JP2878488B2 (ja) | 半導体基板の製造方法 | |
| JP3106526B2 (ja) | 化合物半導体の成長方法 | |
| JPH0744185B2 (ja) | 半導体装置及びその製造方法 |