JPH04329435A - 異なるアーキテクチヤのインストラクシヨンを処理するコンピユータ及びその結果の通信方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハードウエアで制御さ
れ、パイプライン式の大型汎用デイジタル・コンピユー
タのデザインの中にマイクロプロセツサを組み入れるこ
となく、上述のような汎用デイジタル・コンピユータの
実行を可能とすることに関する。

【０００２】

【従来の技術】ＩＢＭ社のシステム３９０のアーキテク
チヤは複雑な命令セツト・コンピユータイング・アーキ
テクチヤ（Ｃｏｍｐｌｅｘ　Ｉｎｓｔｒｕｃｔｉｏｎ　
Ｓｅｔ　Ｃｏｍｐｕｔｉｎｇ−ＣＩＳＣａｒｃｈｉｔｅ
ｃｔｕｒｅ）に分類されている。ＣＩＳＣアーキテクチ
ヤからのインストラクシヨン・セツトは単純なインスト
ラクシヨン（例えば、ロードとか、加算のインストラク
シヨンなど）と、複雑なインストラクシヨン（例えば、
プログラム・コールとか、ロード・アドレス・スペース
・パラメータのインストラクシヨンなど）の両方のイン
ストラクシヨンを含んでいる。これらのコンピユータ・
システムは更に強力になつたので、大部分のインストラ
クシヨン・セツトは、システムの性能を増加するために
ハードウエア実行ユニツトを用いて実行されている。こ
れらのインストラクシヨンを実行するためにハードウエ
ア実行ユニツトを作ることは、多大な費用を必要とし、
かつ、誤動作を起し易いので、通常、複雑な機能は、マ
イクロコードで実行されている。

【０００３】マイクロコードで複雑な機能を実行するこ
とは、問題を解決するための柔軟性を与えるばかりでな
く、付加的な機能を後で含ませることができるという点
で拡張性を与える。プロセツサがハードウエア制御され
ている多くのマシンにおいて、複雑な機能を実行するた
めに、しばしば、実行ユニツト用としての専用のマイク
ロプロセツサが与えられる。このユニツトは複雑なイン
ストラクシヨンを処理し、割り込み状態を処理するよう
な複雑な機能を実行するためにマイクロプログラム化す
ることができる。これらの機能の大部分は、比較的希に
しか生じないけれども、それらの機能を遂行するには１
０回、あるいは、数百回のサイクル時間を必要とする。

【０００４】上述の構造は柔軟性を与えるけれども、多
数のハードウエア実行ユニツトを有するコンピユータ・
システムにおいて、マイクロプロセツサの実行ユニツト
を含ませることは、幾つかの問題を生じる。通常、マイ
クロプロセツサの制御ストレージからマイクロプロセツ
サそれ自身への通路は、通路がシステムのサイクル時間
に影響を及ぼすと言う点で重要である。これは、一部に
おいて、複数通路のブランチ動作をサポートする必要が
あることに起因する。ハードウエアで制御される多数の
実行ユニツトを含むマシンにおいては、通路を決定する
ために、多くの他のサイクル・タイムが費される。多く
のプロセツサの機能は多数のハードウエア実行ユニツト
の中で達成されるので、ハードウエア実行ユニツトが発
生した結果にマイクロプロセツサが早くアクセスするこ
とができるように、ハードウエア実行ユニツトの付近に
、マイクロプロセツサの位置を物理的に近付けることが
必要である。他のハードウエア実行ユニツトの付近に最
適通路の組を持つマイクロプロセツサの実行ユニツトを
付け加えることは、既に沢山の他の最適通路を持つ領域
内に、更に他の最適通路を加えることを意味する。

【０００５】複雑な機能は、それらの機能を実行するの
に多くのサイクルを必要とする。マイクロプロセツサが
長時間にわたつて動作する機能を実行するデザインにお
いて、多くのサイクルを必要とすることが生じた時、残
りのハードウエア実行ユニツトは、長時間にわたつて動
作する機能からの結果を待つているので、残りのハード
ウエア実行ユニツトは空転することになる。これは、利
用可能な実行ユニツトの効率的な使用にはならない。で
きるだけ迅速にこれらの複雑な機能を実行することが必
要である。更に、複雑な機能のマイクロプロセツサの実
行は、ハードウエア実行ユニツトによつて処理されるア
ーキテクチヤ化された機能へのアクセスを必要とする。 このことは、マイクロプロセツサとハードウエア実行ユ
ニツトとの間の複雑なインターフエースを増加する必要
があることを暗示している。従つて、デイジタル・コン
ピユータのデザインの中に複雑なインターフエースを含
ませないで、どのようにしてマイクロプロセツサの柔軟
性を与えるかが問題となる。

【０００６】１つの解決方法は、１９７１年６月のＩＢ
Ｍテクニカル・デイスクロージヤ・ブレテイン第１４巻
１号の２９８頁に記載された「結合されたマクロ／マイ
クロ・プログラム・マシン（ｍａｃｒｏ／ｍｉｃｒｏ　
ｐｒｏｇｒａｍｍａｃｈｉｎｅ）」と題する記事に記載
されている。ハードウエアを実質的に増加することなく
マイクロプログラムで制御されるコンピユータの速度を
上げるために、同じインストラクシヨンのフオーマツト
がマクロ・インストラクシヨンとマイクロ・インストラ
クシヨンとの両方に適用されている。これは、簡単な機
能、つまり「レジスタの内容をロードせよ（ＬＯＲＤ　
　ＲＥＧＩＳＴＥＲ）」とか、「ストレージの内容をメ
イン・ストレージにストアせよ（ＳＴＯＲＥ　　ＲＥＧ
ＩＳＴＥＲ　　ＩＮＴＯ　　ＭＡＩＮ　　ＳＴＯＲＡＧ
Ｅ）」などのような簡単なマクロ・インストラクシヨン
が直接に実行することができるように、ハードウエアを
設計するのを可能にしている。例えば、浮動小数点及び
１０進数演算を含む、より複雑なマクロ・インストラク
シヨンは、同じハードウエアを用いて、直接に実行する
ことができるマイクロ・インストラクシヨンによつて解
釈される。また、より複雑なマクロ・インストラクシヨ
ンを翻訳するのに用いられるマイクロ・インストラクシ
ヨンはユーザのプログラムの中で（簡単なマクロ・イン
ストラクシヨンとして）直接に使用される。

【０００７】従つて、上述したシステムにおいて、ユー
ザのプログラムは、簡単なマイクロ・インストラクシヨ
ンと、複雑なマクロ・インストラクシヨンのシーケンス
（行列）を含んでいる。インストラクシヨンが実行され
る時、オペレーシヨン（ＯＰ）コードをテストすること
によつて、現在のインストラクシヨンは、直接に実行さ
れるインストラクシヨンであるか、または、翻訳される
べきインストラクシヨンであるかが決定される。このテ
ストは、マクロ・モードか、マイクロ・モードかのいず
れかにセツトされるモード・スイツチを生じる。複雑な
マクロ・インストラクシヨンに対しては、制御ストア及
びインストラクシヨン・シーケンサを持つ通常のマイク
ロプログラム制御である翻訳ユニツトへのブランチが取
られる。

【０００８】マイクロ・インストラクシヨン及び簡単な
マクロ・インストラクシヨンの両方は同じフオーマツト
を持つているので、すべてのマクロ・インストラクシヨ
ンはインストラクシヨンの実行ハードウエアによつて実
行することができる。従つて、より複雑なマクロ・イン
ストラクシヨン（翻訳ユニツトによつてマイクロ・イン
ストラクシヨンに翻訳されるようなインストラクシヨン
）と、簡単なマクロ・インストラクシヨン（ユーザのプ
ログラムの中に直接現われるようなインストラクシヨン
）は、インストラクシヨン実行ユニツトに転送される。

【０００９】

【発明が解決しようとする課題】上述したシステムは柔
軟性と処理速度とを増加するけれども、幾つかの問題を
残している。１つの問題は、通常、アーキテクチヤ化さ
れたインストラクシヨン・セツトにアクセス可能ではな
い機能の処理に関するものである。多くの場合、上述の
アクセス可能ではない機能を排他的に処理をするための
能力を、マイクロコードが持つていることを必要とする
か、若しくは、持つのが望ましい。上述したシステムに
おいて、翻訳ユニツトから来るマイクロ・インストラク
シヨンに特別なアクセスを与えるための準備はされてい
ない。

【００１０】上述したシステムにおいて未解決に残され
た他の問題は、翻訳されるべきインストラクシヨンがイ
ンストラクシヨンのパイプラインを通る経路を作る時に
翻訳されるべきインストラクシヨンを追跡する技術と、
マイクロ及びマクロ・インストラクシヨン・レジスタを
管理する技術と、翻訳ルーチンとそのルーチンが実行し
ようとしているマクロ・インストラクシヨンとの間でオ
ペランドを転送する技術とを、並列処理のパイプライン
環境に適用することを含んでいる。

【００１１】

【課題を解決するための手段】本発明は、ハードウエア
で制御され、パイプライン式の大型汎用デイジタル・コ
ンピユータのデザインの中にマイクロプロセツサを組み
入れることなく、上述のタイプの汎用デイジタル・コン
ピユータの複雑なインストラクシヨンの実行を可能とす
るものである。本発明は、フアームウエアによつて与え
られる柔軟性を有する上述のタイプのコンピユータにお
けるこれらの機能を遂行する問題を解決し、そして、マ
イクロプロセツサ・ハードウエアの組み込みによつて生
じるパツケージング問題を回避する。

【００１２】本発明は、複雑な機能を遂行するために、
事前に存在するデータフローと、従来のパイプライン式
のプロセツサのハードウエア制御の実行ユニツトとを使
用している。付加的なハードウエア制御のインストラク
シヨン（プライベートのミリ・モード専用インストラク
シヨン）が、制御機能を与え、または、性能を向上する
ために付加される。これらのプライベートのミリ・モー
ド・インストラクシヨンは、アーキテクチヤ化されたイ
ンストラクシヨン・セツトを増大する。ミリ・モード・
ルーチンは、複雑な機能を遂行するために、アーキテク
チヤ化されたインストラクシヨンを持つミリ・モード専
用インストラクシヨンを混合することができる。

【００１３】デコード・ロジツク中のミリ・モード検出
ロジツクは、ミリ・モードに入るための要件を検出する
。この要件の検出は、ミリコード・アレイからミリコー
ド・ルーチンを取り出させる。ミリコード・ルーチンは
デコーダ・ハードウエアによつてデコードされ、アーキ
テクチヤ化されたマクロ・インストラクシヨン（システ
ム・モードのインストラクシヨン）と同じ方法で実行す
るために取り出される。

【００１４】通常、ハードウエア制御インストラクシヨ
ンとして遂行されるアーキテクチヤ化されたマクロ・イ
ンストラクシヨンのすべては、ミリ・モードで実行する
ことができる。ミリ・モードにおいて使用可能なインス
トラクシヨン・セツトは、プロセツサが実行することの
できる他のアーキテクチヤのインストラクシヨンである
として取り扱うことができる。

【００１５】ミリ・モードにおいて、状態コードをセツ
トするすべてのアーキテクチヤ化されたインストラクシ
ヨン、またはプライベート・ミリコード・インストラク
シヨンは、アーキテクチヤ化されたシステム状態コード
ではなく、ミリ状態コードをセツトする。更に、ミリ・
モードにおいて、実行されるインストラクシヨンはミリ
・レジスタを参照する。例えば、ＡＲ１、２インストラ
クシヨンは、ミリ・レジスタ１の内容にミリ・レジスタ
２の内容を加え、そして、ミリ・レジスタ１の中に結果
を残す。

【００１６】ミリ・レジスタ及びシステム・レジスタ（
システム・モードにおいてアクセスされるレジスタ）は
、アーキテクチヤ的に区別され、本発明の良好な実施例
において与えられたレジスタ管理システムは、共通のレ
ジスタ・プールからレジスタを借りるために両方のアー
キテクチヤを活性化する。インストラクシヨンが終了す
ると、インストラクシヨンが使用した物理レジスタは、
レジスタ・プールに戻され、そして、ミリ・モード及び
システム・モード両方のインストラクシヨンによつて再
使用するために利用可能にされる。

【００１７】本発明のシステムは、システムがただ１つ
の実行ユニツトしか持たなくとも、二重アーキテクチヤ
の同時的な実行が可能である。デコーダ・ハードウエア
がシステム・モードからミリ・モードへの切り換えを検
出した後、プロセツサが意図された前のシステム・モー
ドのインストラクシヨンを実行し、終了するまでの間で
、プロセツサはミリ・モードのインストラクシヨンをデ
コードし、実行する時間がある。また、デコーダがミリ
・モードからシステム・モードへの切り換えを検出した
後、プロセツサが意図された前のミリ・モードのインス
トラクシヨンを実行し、終了するまでの間で、プロセツ
サはシステム・モードのインストラクシヨンをデコード
し、実行する時間がある。

【００１８】強化されたレジスタ管理システムを設けた
ことと、二重のアーキテクチヤを並行に処理する能力と
は、パイプライン・リセツトの性能を特に向上させる。 この性能の向上に適合させるために、パイプライン・リ
セツト機能を遂行する改良された方法が与えられている
。改良されたこの方法は、正確で、効率的なパイプライ
ン・リセツト機能を与えるために、改良されたレジスタ
管理システムと関連して用いられる。

【００１９】本発明の他の実施例は、或る種の複雑な割
り込み可能インストラクシヨンがミリコードにより遂行
されるようなシステムにおいて、汎用レジスタの更新と
関連した制御問題及び性能低下問題を解決するために向
けられている。この実施例に従うと、「レジスタ・オペ
ランド・レジスタ」と呼ばれる新規なレジスタの組が与
えられる。「レジスタ・オペランド・レジスタ」は、シ
ステム・インストラクシヨンを遂行するミリ・ルーチン
において、後で必要とされるシステム・インストラクシ
ヨンによつて特定されるＧＰＲに関連したデコーダ・ハ
ードウエア記憶情報を持たせることによつて、制御問題
を解決し、かつ性能を向上させている。

【００２０】

【実施例】ａ．レジスタ管理とパイプライン・リセツト
のための機能を有するミリコード・システム図１を参照
すると、ＩＢＭ３９０システムのアーキテクチヤに適合
したコンピユータ・プロセツサに関連した実施例が示さ
れている。図示されたようなプロセツサの従来のエレメ
ントの細部の回路図は、例えば、米国特許第４９０１２
３３号に記載されている。システム３９０の環境は１例
として用いられているけれども、本発明は他のＩＢＭの
アーキテクチヤ（例えば、ＩＢＭシステム３７０）、ま
たはＩＢＭ社のアーキテクチヤではない他のアーキテク
チヤにも適用できる点には注意を要する。

【００２１】従来のコンピユータ・システムと同様に、
図１のシステムはシステム・ストレージ（主メモリ）１
０２及びキヤツシユ・メモリ・サブシステム（キヤツシ
ユ）１０４とを含んでいる。システム・ストレージ１０
２は、プロセツサが実行するシステム３９０のインスト
ラクシヨンと、それらのインストラクシヨンが処理する
データとを含んでいる。また、システム・ストレージ１
０２は、ミリコードによつて使用される（そして、他コ
ードにも使用される）システム領域（プログラムでアド
レス可能なストレージの外側のメモリ領域）を含んでい
る。キヤツシユ・メモリ・サブシステム１０４は、従来
のキヤツシユ制御ロジツクを含み、データとインストラ
クシヨンを組み合わせた従来のキヤツシユ・タイプの記
憶装置である（代案として、スプリツト・キヤツシユも
使用することができる）。キヤツシユ１０４は、プロセ
ツサが実行するシステム３９０インストラクシヨンと、
これらのインストラクシヨンが処理するデータとを含ん
でいる。

【００２２】インストラクシヨン・バツフア１０５はキ
ヤツシユ・メモリ・サブシステム１０４からのインスト
ラクシヨンと、ミリコード・アレイ１０８（後述する）
からのインストラクシヨンとを受け取るように接続され
ている。インストラクシヨン・バツフア１０５は、イン
ストラクシヨン・レジスタ１０６中にロードされるイン
ストラクシヨンの供給源である。インストラクシヨン・
レジスタ１０６はデコーダ１１０のための入力レジスタ
である。インストラクシヨンは、分解されて、インスト
ラクシヨン・レジスタ（Ｉ−レジスタ）の中にストアさ
れる。デコーダ１１０はＩ−レジスタの内容を読み取り
、インストラクシヨンをデコードし（または、動作の除
外を生じ）、そして、１つ、またはそれ以上のハードウ
エア実行エレメント１１２において実行するためのイン
ストラクシヨンをスケジユーリングする。信号ラインが
デコーダ１１０とキヤツシユ・サブシステム１０４との
間に与えられる。デコーダ１１０は、メモリ取り出しと
ストレージ動作とを追跡するために、これらのラインを
使用する。

【００２３】ミリコード・アレイ１０８はミリ・ルーチ
ンの組を含んでいる。各ミリ・ルーチンは、１つ、また
はそれ以上の複雑な機能、即ち複雑なインストラクシヨ
ンを実行する。これらのルーチンに含まれているミリ・
インストラクシヨンは、標準的なシステム３９０インス
トラクシヨンと、ミリ・モードのプライベート（ｐｒｉ
ｖａｔｅ）インストラクシヨンとの混合で構成されてい
る。プライベート・インストラクシヨンはミリコード・
ルーチンに必要な制御機能を与える。ミリコード・ルー
チンの組は、プログラムでアドレス可能なストレージか
ら外れた外部の領域にある。

【００２４】インストラクシヨン取り出し制御ロジツク
（Ｉ−取り出しロジツク）１０７は、キヤツシユ１０４
か、または、ミリコード・アレイ１０８かのいずれかか
らインストラクシヨンを取り出す制御ロジツクである。 Ｉ−取り出しロジツクは、ミリ・モード検出ロジツク１
２０（キヤツシユからシステム３９０インストラクシヨ
ンを取り出すか、または、ミリコード・アレイからミリ
・インストラクシヨンを取り出すかを知らせる）からと
、割り込み優先ロジツク１２８（割り込みに応答して、
どのミリコード入力アドレスを発生するかをＩ−取り出
しロジツクに知らせる）からの制御入力を持つている。 また、Ｉ−取り出しロジツクはデコーデイング・ロジツ
ク、即ちデコーダ１１０からの制御入力を持つており、
この制御入力は、この明細書の「ドレイン・インストラ
クシヨン・パイプライン」の項で説明される環境の下で
取り出しを一時停止し、そして、再開始するのに使用さ
れる。

【００２５】ハードウエア実行エレメント１１２は、イ
ンストラクシヨンが実際に実行される場所にある。本発
明に従つた少なくとも１つの実行ユニツトは、ミリ・イ
ンストラクシヨンを実行するための専用のハードウエア
（ＭＥＸ）１１４を含んでいる。ミリ・インストラクシ
ヨンを実行する実行ユニツト１１４は、ミリコードによ
り使用されるためのローカル・ワーキング・ストレージ
（ＬＷＳ）１１６にアクセスする。ローカル・ワーキン
グ・ストレージ（ＬＷＳ）１１６は、アーキテクチヤ化
された機能の外に結果を維持するための手段をミリコー
ドに与える。

【００２６】ハードウエア実行エレメント１１２の各々
はレジスタ・プール１１８を呼び出す。レジスタ・プー
ル（ＲＰ）１１８は、アーキテクチヤ化された種々の内
部レジスタの内容を維持するためのプロセツサにおいて
遂行される読み取り、書き込み用の物理レジスタ・スタ
ツク（レジスタの集合体）である。本発明の実施例のた
めに、これらのレジスタは、汎用レジスタ（ｇｅｎｅｒ
ａｌ　ｐｕｒｐｏｓｅ　ｒｅｇｉｓｔｅｒ−ＧＰＲ）及
びミリ・レジスタ（Ｍｉｌｌｉ−ＲｅｇｉｓｔｅｒＭＲ
）を含むが、バツクアツプを保証するのに十分に変化す
るすべてのレジスタ（例えば、アクセス・レジスタ、あ
る種の制御レジスタ）を含ませることができる。

【００２７】レジスタ・プール１１８は異なつた態様に
よつて行なうことができる。例えば、各ハードウエア実
行ユニツト１１２はレジスタ・プール自身と同一のコピ
ーを持たせることができる。他の方法として、ハードウ
エア実行ユニツト１１２は単一の共通レジスタ・プール
を共有することができる。いずれの場合でも、このシス
テムは、どのようにして汎用レジスタ（ＧＰＲ）及びミ
リ・レジスタ（ＭＲ）が情報を交換するかを調整する制
御手段を含んでいる（これに関しては後述する）。

【００２８】本発明に従つて、図１は、また、ミリ・モ
ード検出ロジツク１２０を含んでいる。ミリ・モード検
出ロジツク１２０は、インストラクシヨン・レジスタ１
０６の出力を受け取るように接続され、そして、デコー
ダ１１０、Ｉ−取り出し制御ロジツク１０７及びレジス
タ管理システム１３０に接続された出力を持つている。 ミリ・モード検出ロジツク１２０は、デコードされてい
るシステム３９０インストラクシヨンがミリ・モードに
翻訳されるべきタイプのインストラクシヨンである場合
を検知する。このような検知が行なわれた時、ミリ・モ
ード検出ロジツク１２０は、ミリコード・アレイ１０８
のための入力ポイントのアドレスを発生し、Ｉ−取り出
しロジツク１０７に、発生したアドレスを送る。また、
ミリ・モード検出ロジツク１２０はレジスタ管理システ
ム１３０に通知し、そして、デコーダをミリ・モードの
中に置く（これは、デコーダによるミリ・インストラク
シヨンのデコードを可能にする）。

【００２９】また、ミリ・モード検出ロジツク１２０は
、ミリ・モードからシステム３９０モードへの転換を必
要とすることを検知し、そして、デコーダによる特別の
（専用の）ミリ・インストラクシヨンの検知を停止させ
る。システム３９０モードにある場合、若し、そのよう
なミリ・モード専用インストラクシヨンに遭遇したなら
ば、デコーダはミリ・モード専用インストラクシヨンを
検知せず、そして、例外信号を発生する。

【００３０】また、図１のシステムは終了ロジツク１２
２を含んでいる。終了ロジツク１２２は、インストラク
シヨンの結果がアーキテクチヤ的に明らかにされる場所
である。後述されるように、終了ロジツクは、終了ロジ
ツクに、ミリ・モードを気付かせるロジツクを含んでい
る。終了ロジツク１２２とデコーダ１１０との間に、複
数の信号ラインが与えられている。デコーダ１１０はイ
ンストラクシヨンの終了を追跡するためにこれらのライ
ンを使用する。

【００３１】図１のシステムは、意図された順序（つま
り、プログラムによりインストラクシヨンを実行するた
めに、論理的に意図されたように、インストラクシヨン
が与えられた順序）から外れて実行することができるタ
イプのシステムである。このタイプのシステムにおいて
、インストラクシヨンが順序から外れて実行されたとし
ても、インストラクシヨンは意図された順序で終了する
。インストラクシヨンが成功裡にデコードされた後、そ
れは、１つのインストラクシヨン識別子（ＩＩＤ）を割
り当てられる。インストラクシヨン識別子（ＩＩＤ）は
実行と終了とを通してインストラクシヨンを追跡するた
めのタグとして使用される。このＩＩＤは、適正な意図
された順序で終了したことを終了ロジツクが判定し保証
できるように、順番に割り当てられる（例えば、３２回
とか、６４回の循環で）。加えて、ミリ・コード・ビツ
ト（後に詳述）は、ミリ・コード中に発生される各ＩＩ
Ｄに対して設定される。

【００３２】プログラム・ステータス・ワード（ＰＳＷ
）１２４はシステム３９０プログラムの実行を制御する
。また、システムはミリ・ルーチンの実行を制御するミ
リＰＳＷ１２６を含んでいる。これは、ミリ状態コード
と、ミリ・プログラム・カウンタとを与える。実行ユニ
ツト１１２及び終了ロジツク１２２の両方は、ＰＳＷ及
びミリＰＳＷから読み取り、あるいは、ＰＳＷ及びミリ
ＰＳＷへ書き込むためにこれらの回路に接続されている
。従つて、任意の時点において、実行ユニツト及び終了
ロジツクはＰＳＷ、またはミリＰＳＷの任意の１つから
の読み取り、または、それらへの書き込みを行なうこと
ができる。

【００３３】また、このシステムはシステム３９０モー
ドの割り込みの優先権を与える割り込み優先ロジツク１
２８を含んでいる。

【００３４】また、図１のシステムはレジスタ管理シス
テム（ＲＭＳ）１３０を含んでいる。レジスタ管理シス
テムは、レジスタ・プール１１８の中にあるレジスタを
割り当てることに関する割り当て管理を行ない、そして
、ミリ・レジスタと汎用レジスタとの間のデータの転送
を与える。レジスタ管理システム１３０は、デコード・
レジスタ割り当てリスト１３２（Ｄｅｃｏｄｅ　Ｒｅｇ
ｉｓｔｅｒ　Ａｓｓｉｇｎｍｅｎｔ　Ｌｉｓｔ−ＤＲＡ
Ｌ）と、終了レジスタ割り当てリスト１３４（Ｃｏｍｐ
ｌｅｔｉｏｎ　Ｒｅｇｉｓｔｅｒ　Ａｓｓｉｇｎｍｅｎ
ｔ　Ｌｉｓｔ−ＣＲＡＬ）と、ミリコード・デコード・
レジスタ割り当てリスト１３６（Ｍｉｌｌｉｃｏｄｅ　
Ｄｅｃｏｄｅ　Ｒｅｇｉｓｔｅｒ　Ａｓｓｉｇｎｍｅｎ
ｔ　Ｌｉｓｔ−ＭＤＲＡＬ）と、ミリコード終了レジス
タ割り当てリスト１３８（Ｍｉｌｌｉｃｏｄｅ　Ｃｏｍ
ｐｌｅｔｉｏｎ　Ｒｅｇｉｓｔｅｒ　Ａｓｓｉｇｎｍｅ
ｎｔ　Ｌｉｓｔ−ＭＣＲＡＬ）と、フリー・スタツク１
４０と、バツクアツプ・レジスタ割り当てリスト（ＢＲ
ＡＬ）１４２と、汎用レジスタ（ＧＰＲ）更新ロジツク
１４４、１４６とを含んでいる。各レジスタ割り当てリ
ストは、接続されたレジスタ割り当てリスト（ＲＡＬ）
（及び汎用レジスタ更新ロジツクを介して結合されたＲ
ＡＬ）の間のデータの転送を活性化する制御ロジツク（
図示せず）に接続されていることには注意を払う必要が
ある。

【００３５】デコード・レジスタ割り当てリスト（ＤＲ
ＡＬ）１３２は、物理レジスタ識別子のための汎用レジ
スタ（ＧＰＲ）の現在のマツピングを定義するリストで
ある。デコード・レジスタ割り当てリスト（ＤＲＡＬ）
１３２は、他の異なつた方法で構成することができる。 ＤＲＡＬは各アーキテクチヤ化されたＧＰＲの１つの位
置を含むことと、その位置は、そのＧＰＲのためのデー
タを受け取るために最も最近に割り当てられたレジスタ
・プール１１８中の物理レジスタの識別子番号（ＩＤ）
を含んでいることが望ましい。

【００３６】終了レジスタ割り当てリスト（ＣＲＡＬ）
１３４はデコード・レジスタ割り当てリスト（ＤＲＡＬ
）１３２と同じ基本構造を持つている。ＣＲＡＬ１３４
はＤＲＡＬと同じ情報を記録するが、デコード時間では
なく、終了時間を参照する。ＣＲＡＬの内容は汎用レジ
スタのアーキテクチヤ化された状態を表示し、そして、
パイプライン・リセツトに基づいて、デコード・レジス
タ割り当てリスト（ＤＲＡＬ）を初期化するのに用いら
れる。

【００３７】ミリコード・デコード・レジスタ割り当て
リスト（ＭＤＲＡＬ）１３６は、デコード・レジスタ割
り当てリスト（ＤＲＡＬ）１３２とデータを交換するた
めに接続されている。ミリコード・デコード・レジスタ
割り当てリスト１３６は、物理レジスタ識別子に対する
ミリ・レジスタ（ＭＲは、ミリ・モードにある間、ＧＰ
Ｒと同じである）の現在のマツピングを定義するリスト
である。ミリコード・デコード・レジスタ割り当てリス
ト（ＭＤＲＡＬ）１３６はデコード・レジスタ割り当て
リスト（ＤＲＡＬ）１３２と同じように構成されるのが
望ましく、ＭＤＲＡＬ１３６中の各位置は、アーキテク
チヤ化されたミリ・レジスタの異なつた１つに対応し、
そして、そのミリ・レジスタのためのデータを受け取る
ために、最も最近に割り当てられたレジスタ・プール１
１６中の物理レジスタ識別子を含んでいる。

【００３８】レジスタ・プール１１８はＤＲＡＬ１３２
及びＭＤＲＡＬ１３６からの読み取りの結果の物理レジ
スタ識別子（ＩＤ）によつてアドレスされる。各ＩＤは
レジスタ・プール１１８の特定のレジスタをアドレスす
る。

【００３９】ミリコード終了レジスタ割り当てリスト（
ＭＣＲＡＬ）１３８は、終了レジスタ割り当てリスト（
ＣＲＡＬ）１３４と同じ構造を持つており、ミリコード
・ビツト（ＭＣＢ）が付加されている。ミリコード終了
レジスタ割り当てリスト（ＭＣＲＡＬ）１３８のエント
リのフオーマツトは図２に示されている。デコード・レ
ジスタ割り当てリスト（ＤＲＡＬ）１３２、終了レジス
タ割り当てリスト（ＣＲＡＬ）１３４及びミリコード・
デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）１３
６と同様に、ミリコード終了レジスタ割り当てリスト（
ＭＣＲＡＬ）１３８は各アーキテクチヤ化された（論理
）レジスタのために１つのエントリを含んでいる。図２
に示されているように、各エントリは物理レジスタ識別
子２０２を保持するための第１のフイールドと、ミリコ
ード・ビツト２０４を保持するための第２のフイールド
を含んでいる。ミリコード・ビツト２０４は「フリー・
スタツク」１４０を維持するために用いられるが、これ
については後述する。

【００４０】ミリコード終了レジスタ割り当てリスト（
ＭＣＲＡＬ）１３８は、終了レジスタ割り当てリスト（
ＣＲＡＬ）１３４がデコード・レジスタ割り当てリスト
（ＤＲＡＬ）１３２に接続されているのと同じ態様でミ
リコード・デコード・レジスタ割り当てリスト（ＭＤＲ
ＡＬ）１３６に接続されている。ＭＣＲＡＬ１３８はＭ
ＤＲＡＬ１３６と同じタイプの情報を記録するが、ミリ
・インストラクシヨンの終了時間を参照する。ミリコー
ド終了レジスタ割り当てリスト（ＭＣＲＡＬ）１３８の
内容はミリ・レジスタのアーキテクチヤ化された状態を
表示し、そして、パイプライン・リセツトに基づいてミ
リコード・デコード・レジスタ割り当てリスト（ＭＤＲ
ＡＬ）を初期化するのに用いられる。

【００４１】各バツクアツプ・レジスタ割り当てリスト
（ＢＲＡＬ）１４２は、デコード・レジスタ割り当てリ
スト（ＤＲＡＬ）１３２と同じ構造を持つている。ＢＲ
ＡＬ１４２は動作の特定の時点において、ＤＲＡＬ１３
２の内容全体を受け取るように接続されている。レジス
タ管理システム１３０は、若し、レジスタ管理システム
がブランチ動作を解決するために待機することが可能な
らば、ＢＲＡＬ１４２無しで動作することができる。１
つか、２つか、または３つのＢＲＡＬ１４２を使用する
と、待機することなく、夫々、１つ、２つ、または３つ
の条件付きブランチの処理が可能となる。例えば、ブラ
ンチを取ることが悪いか否かを考える場合に、ＤＲＡＬ
１３２の内容を保持するための条件付きブランチに遭遇
した時、ＢＲＡＬ１４２が使用される。また、ミリコー
ド・デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）
１３６は、ＢＲＡＬ１４２に接続することができ、そし
て、ＤＲＡＬ１３２とＢＲＡＬ１４２を共有することが
できる。代案として、ＢＲＡＬ１４２と同じような態様
で動作する１つ、またはそれ以上のミリコード・バツク
アツプ・レジスタ割り当てリスト（ＭＢＲＡＬ）をレジ
スタ管理システム１３０に与えることができる。ＢＲＡ
Ｌ１４２の動作の詳細は米国特許第４９０１２３３号に
記載されている。

【００４２】「フリー・スタツク」１４０は、現在使用
されていないが、デコードされているインストラクシヨ
ンに割り当て可能な、物理レジスタ識別子のリストであ
る。それは、サイクル時間を効果的に利用するために、
「プツシユ・ダウン・スタツク」として遂行することが
できるけれども、機能的に等価な他の実行方法も使用す
ることができる。終了レジスタ割り当てリスト（ＣＲＡ
Ｌ）１３４が、終了したインストラクシヨンによつて更
新された時、ＣＲＡＬ１３４中に置換された物理レジス
タ識別子は、実行されているインストラクシヨン・スト
リームによつてはもはや必要とされず、従つて、再度割
り当てられるように、「フリー・スタツク」１４０に戻
すことができる。

【００４３】また、図１のレジスタ管理システム１３０
は２つの独立したＧＰＲ（汎用レジスタ）更新ロジツク
１４４、１４６を含んでいる。第１の更新ロジツク１４
４は、ＭＤＲＡＬ１３６からＤＲＡＬ１３２へ、マスク
されたコピーをするために接続されている。マスクされ
たコピー機能は、ミリコード終了（ＭＥＮＤ）インスト
ラクシヨンの検知に応答して、ミリ・モード検出ロジツ
ク１２０によつて開始される。第２のＧＰＲ更新ロジツ
ク１４６は終了レジスタ割り当てリスト（ＣＲＡＬ）１
３４に対してミリコード終了レジスタ割り当てリスト（
ＭＣＲＡＬ）１３８のマスク・コピーを遂行するために
接続されている。第２のＧＰＲ更新ロジツク１３４のマ
スクされたコピー機能は、ミリコード終了（ＭＥＮＤ）
インストラクシヨンの終了に応答して、終了ロジツク１
２２によつて開始される。

【００４４】ＧＰＲ更新ロジツク１４４、１４６の各々
は、ミリ・レジスタの内容が対応する汎用レジスタ（Ｇ
ＰＲ）に転送されることを表示するためにミリコード・
モードに付加的に設定されている（実行ユニツトによる
ミリコード化されたマスク操作インストラクシヨンの実
行を通じて）１６ビツトのマスク（汎用レジスタ１個当
り１つのマスク）を含んでいる。汎用レジスタ・マスク
（ＧＰＲマスク）１４７を使用し、第１の汎用レジスタ
更新ロジツク１４４を介して、ＭＤＲＡＬ１３６からＤ
ＲＡＬ１３２へ、マスクされた更新が行なわれている例
が、図５に示されている。図５から明らかなように、ミ
リコード終了（ＭＥＮＤ）インストラクシヨンが検出ロ
ジツク１２０によつて検出された時に、ＧＰＲマスク１
４７中の「１」によつて指定されたＧＰＲの位置だけが
、対応するＭＤＲＡＬ１３６からＤＲＡＬ１３２の物理
レジスタ識別子にロードされる。第２のＧＰＲ更新ロジ
ツク・マスクは、ミリコード終了（ＭＥＮＤ）インスト
ラクシヨンの終了に応答して、ＭＣＲＡＬ１３８及びＣ
ＲＡＬ１３４に関して同じように動作する。

【００４５】システム３９０モードにおいてインストラ
クシヨンが処理されている時に、デコーダ１１０は、各
インストラクシヨンによつて読み取られ、または修正さ
れる論理レジスタの組を決定するために、順番にインス
トラクシヨンを検査する。各論理レジスタを修正するた
めに、新しい物理レジスタが「フリー・スタツク」１４
０から選択され、そして、デコード・レジスタ割り当て
リスト（ＤＲＡＬ）１３２が、物理レジスタの割り当て
を反映するために更新され、論理レジスタの結果を受け
取る。各レジスタを読み取るために、ＤＲＡＬ１３２は
、どの物理レジスタがインストラクシヨンによつて特定
されたレジスタ番号に対応するかを決定するためにアク
セスされる。このようにして、汎用レジスタ（ＧＰＲ）
を使用する各インストラクシヨンは、そのＧＰＲを修正
するための最も最近のインストラクシヨンによつて割り
当てられた物理レジスタを見い出すために、ＤＲＡＬ１
３２によつて管理される。割り当てられた物理レジスタ
の識別子はインストラクシヨンと共にハードウエア実行
ユニツト１１２に送られる。

【００４６】３９０モードからミリコード・モードへ変
更され、そして、３９０モードへ再度戻る変更は、図３
及び図４を参照して以下に説明する。開始点において、
プロセツサは３９０インストラクシヨンをデコードし、
終了したものと仮定する。

【００４７】デコードされているシステム３９０がミリ
コードによつて遂行されるべきことを、ミリ・モード検
出ロジツク１２０が検知した時に、ミリ・モードが活性
化される（ブロツク３０２）。この検知に応答して、ミ
リ・モード検出ロジツク１２０は、デコーダ１１０、イ
ンストラクシヨン取り出し制御ロジツク１０７及びレジ
スタ管理システム１３０に信号を送る。ミリ・モード検
出ロジツク１２０からのミリ・モード検知信号に応答し
て、デコーダ１１０は３９０モードのデコードを一時停
止し、レジスタ管理システム１３０はデコード・レジス
タ割り当てリスト（ＤＲＡＬ）１３２を凍結し、次に、
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６の中にデコード・レジスタ割り当てリス
ト（ＤＲＡＬ）１３２の内容をコピーし、ミリ・モード
検出ロジツク１２０はミリコード・アレイのエントリ・
ポイントのアドレスを発生し（これは、Ｉ−取り出し制
御ロジツク１０７へ通過する）、インストラクシヨン取
り出し制御ロジツク１０７は、キヤツシユ１０４からの
インストラクシヨンの取り出しを、ミリコード・アレイ
１０８からの取り出しに切り換える。また、コピーした
後、レジスタ管理システム１３０はミリコード・デコー
ド・レジスタ割り当てリスト（ＭＤＲＡＬ）１３６に切
換え、レジスタ割り当てが記録されているリストとして
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６を活性化する（ブロツク３０４）。

【００４８】エントリ・ポイント・アドレス（ミリ・モ
ード検出ロジツク１２０によつて発生される）は、ミリ
コード・アレイ１０８をアドレスするためにＩ−取り出
し制御ロジツク１０７によつて使用され、そして、最初
のミリ・インストラクシヨンがミリコード・アレイ１０
８から取り出される（ブロツク３０６）。取り出された
ミリ・インストラクシヨンは（インストラクシヨン・バ
ツフア１０５を通つて）「インストラクシヨン・レジス
タ」１０６に送られ、インストラクシヨン・レジスタ１
０６において、デコーダ１１０はそれらのミリ・インス
トラクシヨンをデコードし、そして、適当なハードウエ
ア実行ユニツト１１２において実行するために、それら
のミリ・インストラクシヨンのスケジユール（実行予定
表）を作る（ブロツク３０８）。

【００４９】プロセツサがミリ・モードに入る時、プロ
セツサは、ミリ・モードに入らせるインストラクシヨン
を実行する前に、既にパイプライン中にあるシステム３
９０モードのインストラクシヨンを実行し（ブロツク３
１０）、終了する（ブロツク３１２）。プロセツサが３
９０モードのインストラクシヨンの実行を終了した時、
プロセツサは、終了された３９０モードのインストラク
シヨン用の物理レジスタの割り当てを、終了レジスタ割
り当てリスト（ＣＲＡＬ）１３４中の該当する論理レジ
スタの位置に更新し、そして、前に割り当てられた物理
レジスタを「フリー・スタツク」１４０に返還する。こ
れと同時に、プロセツサは、ミリ・インストラクシヨン
をデコードし（ブロツク３０８）、そして、ミリ・モー
ドにエントリを生じるシステム３９０の機能を遂行する
ミリ・インストラクシヨンを実行する（ブロツク３１４
）。

【００５０】ミリ・モードへエントリを生じるインスト
ラクシヨンの直前の或る時点において（この時点はブロ
ツク３１６におけるテストにおいて検出される）、シス
テム３９０モードのインストラクシヨンの実行は、終了
ハードウエア１２２によつて終了される。システム３９
０のインストラクシヨンが終了された後にのみ、プロセ
ツサはミリ・インストラクシヨンの終了を始めることが
できる（ブロツク３１８）。従つて、システム３９０モ
ードのインストラクシヨンの終了後、プロセツサは、ミ
リ・インストラクシヨンのデコード及び実行を続行し、
そして、ミリ・インストラクシヨンを終了する。

【００５１】ミリ・モードにおける最初のミリ・インス
トラクシヨンの終了が終了ロジツク１２２によつて検出
された時、終了ロジツク１２２は、最後の３９０モード
のインストラクシヨンの終了の状態を反映するために、
終了レジスタ割り当てリスト（ＣＲＡＬ）１３４を凍結
させる。次に、終了ロジツク１２２は、終了レジスタ割
り当てリスト（ＣＲＡＬ）１３４の内容によつて、ミリ
コード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１３
８を初期化（ＣＲＡＬの内容をＭＣＲＡＬ中にコピーす
ることによつて）するために、レジスタ管理システム（
ＲＭＳ）１３０に信号を送り、そして、ミリ・インスト
ラクシヨンの終了に続いて、ミリコード終了レジスタ割
り当てリスト（ＭＣＲＡＬ）１３８を更新する（ブロツ
ク３２０）。

【００５２】３９０モードからミリ・モードへの転換が
終了した後（パイプライン中の最後の３９０インストラ
クシヨンは既に完了している）、プロセツサは以下の動
作を遂行する。．　　ミリインストラクシヨンはデコー
ドされ、そして、実行される（ＭＤＲＡＬを更新する）
。．　　ミリ・インストラクシヨンは実行され、そして
、終了される（ＭＣＲＡＬを更新する）。

【００５３】ミリ・インストラクシヨンが終了すると、
ミリコード終了レジスタ割り当てリスト（ＭＣＲＡＬ）
１３８中のミリコード・ビツト（ＭＣＢ）は「フリー・
スタツク」１４０へのレジスタ識別子の転送を制御する
ために使用される。

【００５４】レジスタ識別子は、通常、インストラクシ
ヨンが終了した時に終了レジスタ割り当てリスト（ＣＲ
ＡＬ）１３４によつて「フリー・スタツク」１４０に返
還され、そして、物理レジスタ及び論理レジスタ間のマ
ツピングが変更される。最初のミリ・インストラクシヨ
ンが終了した時、ミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８の初期状態は、ＣＲＡＬ１３４
と同じにセツトされている（ブロツク３２０）。ミリコ
ード終了（ＭＥＮＤ）インストラクシヨンが終了するま
で、終了レジスタ割り当てリスト（ＣＲＡＬ）のマツピ
ングが保存され、その後にのみ、終了レジスタ割り当て
リスト（ＣＲＡＬ）１３４は、ＧＰＲ更新ロジツク１４
６と、終了レジスタ割り当てリスト（ＣＲＡＬ）１３４
の修正により更新された「フリー・スタツク」１４０と
に従つて変更される。ミリ・インストラクシヨンが終了
すると、ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）１３８が更新されて、ミリ・モードの物理レジ
スタ及び論理レジスタ間のマツピングが変更される（ブ
ロツク３２２）。

【００５５】どのようにしてミリコード終了レジスタ割
り当てリスト（ＭＣＲＡＬ）１３８が管理されるかを以
下に説明する。若し、ミリコード終了レジスタ割り当て
リスト（ＭＣＲＡＬ）１３８がその片割れ、つまり、終
了レジスタ割り当てリスト（ＣＲＡＬ）１３４と同じに
動作されたならば、終了したミリ・インストラクシヨン
はミリコード終了レジスタ割り当てリスト（ＭＣＲＡＬ
）１３８を更新し、そして、「フリー・スタツク」１４
０に古い内容を返還する。然しながら、これは、ミリコ
ード終了レジスタ割り当てリスト（ＭＣＲＡＬ）が終了
レジスタ割り当てリスト（ＣＲＡＬ）の状態に初期化さ
れており、システムによつて再使用されるためにＣＲＡ
Ｌ識別子を返還されるので、終了レジスタ割り当てリス
ト（ＣＲＡＬ）のマツピングにも影響する。従つて、正
しいマツピングは保存されない。

【００５６】若し、ミリコード終了レジスタ割り当てリ
スト（ＭＣＲＡＬ）１３８が、ＭＥＮＤの完了まで「フ
リー・スタツク」１４０に返還しない識別子を更新した
ならば、幾つかのレジスタ識別子は永久に失なわれる。 例えば、若し、２つのミリ・インストラクシヨンが、Ｍ
ＥＮＤの終了前に同じレジスタを修正したとすれば、最
初の修正を受け取るために割り当てられたレジスタ識別
子は、その論理レジスタへの第２の修正を行なつたイン
ストラクシヨンが終了したときに、「フリー・スタツク
」に返還されねばならない。

【００５７】ミリコード・ビツト（ＭＣＢ）２０４は、
ミリコード終了（ＭＥＮＤ）の前に、「フリー・スタツ
ク」１４０の更新を制御するためにミリコード終了レジ
スタ割り当てリスト（ＭＣＲＡＬ）１３８に加えられる
。（各ＭＣＲＡＬのエントリ中にある）ミリコード・ビ
ツトは、ミリ・ルーチンにおける最初のミリ・インスト
ラクシヨンが完了した時に、ゼロに初期化される（ステ
ツプ３２０）。ミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８が、ミリ・インストラクシヨンの
終了によつて更新された時、ミリコード・ビツト（ＭＣ
Ｂ）が検査される（ブロツク３２２）。若し、ミリコー
ド・ビツト（ＭＣＢ）が０ならば、「フリー・スタツク
」１４０には更新は行なわれず、ミリコード・ビツト（
ＭＣＢ）は１にセツトされる。若し、ミリコード終了レ
ジスタ割り当てリスト（ＭＣＲＡＬ）の更新が行なわれ
た時にミリコード・ビツト（ＭＣＢ）が１ならば、「フ
リー・スタツク」１４０は、ミリコード終了レジスタ割
り当てリスト１３８の古い内容によつて更新される。こ
のようにして、終了レジスタ割り当てリスト（ＣＲＡＬ
）１３８は、ミリコードだけに用いられたＭＥＮＤ及び
レジスタが「フリー・スタツク」に返還されるまで、保
存される。

【００５８】ＧＰＲ更新ロジツク１４６を通つてＣＲＡ
Ｌ１３４にセツトされず、かつ、ミリコード・ビツト（
ＭＣＢ）が１の値を持つているすべてのＭＣＲＡＬ１３
８のエントリは、ミリ・ルーチンによつてのみ必要とさ
れる識別子だから、ミリコード終了（ＭＥＮＤ）時に、
これらのＭＣＲＡＬ１３８のエントリは、「フリー・ス
タツク」１４０に送られる。

【００５９】必要に応じて、検出ロジツク１２０がミリ
コード終了（ＭＥＮＤ）のミリ・インストラクシヨンを
検知する（ブロツク３２２及び４０２）。ＭＥＮＤイン
スラクシヨン及びミリ・モードから３９０モードへの転
換の処理は図４に示されている。

【００６０】ミリ・モード検出ロジツク１２０がミリコ
ード終了（ＭＥＮＤ）のミリ・インストラクシヨンを検
出した時、ミリ・モード検出ロジツクは、プロセツサに
よるミリコード・アレイ１０８からのミリ・インストラ
クシヨンの取り出しを止めさせる。更に、ＭＥＮＤが検
出された時、ミリ・モード検出ロジツク１２０はデコー
ダを３９０モードに置き、そして、プロセツサに３９０
モードのインストラクシヨンの取り出しを開始させる。 若し、汎用レジスタ（ＧＰＲ）がミリコード化された機
能（「ＧＰＲマスク」によつて表示される）によつて更
新されなければならないならば、ＧＰＲに対応するデコ
ード・レジスタ割り当てリスト（ＤＲＡＬ）１３２の内
容が、ＧＰＲマスクに対応するミリコード・デコード・
レジスタ割り当てリスト（ＭＤＲＡＬ）１３６の内容か
らセツトされる。次に、レジスタ管理システム１３０は
、レジスタの割り当てを記録するためにＭＤＲＡＬ１３
６からＤＲＡＬ１３２に切り換わる（ブロツク４０６）
。次に、デコーダ１１０は３９０インストラクシヨンの
デコードを開始する（ブロツク４０８）。

【００６１】ミリコードから３９０モードのコードへの
転換が終了された後、プロセツサは次の動作を並行して
遂行する。．　　３９０モードのインストラクシヨンが
デコードされ、そして実行され、これにより、デコード
・レジスタ割り当てリスト（ＤＲＡＬ）を更新する（ブ
ロツク４０８、４１０）。．　　既にパイプライン中に
あるミリ・インストラクシヨンは実行され、終了され、
これにより、ミリコード終了レジスタ割り当てリスト（
ＭＣＲＡＬ）を更新する（ブロツク４１２、４１４）。

【００６２】ミリコード終了（ＭＥＮＤ）のミリ・イン
ストラクシヨンの終了はプロセツサ終了ロジツクに、３
９０インストラクシヨンの終了を開始させ（ＧＰＲマス
クで表示される）、ＧＰＲマスクに対応する終了レジス
タ割り当てリスト（ＣＲＡＬ）１３４の内容は、ＧＰＲ
マスクに対応するミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８の内容からセツトされる（ブロ
ツク４１８）。次に、終了ロジツク１２２は、３９０イ
ンストラクシヨンの終了を開始し（ブロツク４２０）、
これにより、終了レジスタ割り当てリスト（ＣＲＡＬ）
１３４を更新する。

【００６３】プロセツサがミリ・モードに入ることがで
きる他の方法は、割り込みに対する応答である。終了ロ
ジツクが割り込みを検出した時、割り込み優先ロジツク
１２８は、割り込みがサービスされねばならないことを
決定し、インストラクシヨン取り出し制御１０８に信号
を送る。この信号はデコーダにミリ・モードを開始させ
る。割り込み状態の検知は、次の割り込みポイントにお
けるシステム３９０モードのインストラクシヨンの実行
をプロセツサに中止させる。また、割り込み優先ロジツ
ク１２８は、ミリコード・アレイをアドレスするために
用いられるエントリ・ポイントのアドレスを発生するた
めに、ミリ・モード検出ロジツク１２０によつて使用さ
れる制御入力を発生する。エントリ・ポイントのアドレ
スはミリコード・アレイ１０８をアドレスするのに用い
られ、そして、これらミリ・インストラクシヨンはミリ
コード・アレイ１０８から取り出される。これらのミリ
・インストラクシヨンはインストラクシヨン・レジスタ
１０６に送られ、インストラクシヨン・レジスタ１０６
において、デコーダ１１０はそれらのミリ・インストラ
クシヨンをデコードし、そして、該当するハードウエア
実行ユニツト１１２において、それらのミリ・インスト
ラクシヨンの実行の準備をする。

【００６４】プロセツサは、割り込みのためのミリ・ル
ーチンにおいて、ミリ・インストラクシヨンのデコード
、実行及び終了を遂行する。必要がある場合に、デコー
ダ１１０はミリコード「終了」（ＭＥＮＤ）のミリ・イ
ンストラクシヨンを検知する。これは、デコーダ１１０
にミリ・モードのデコードを停止させる。

【００６５】サービスを必要とする他の割り込みがある
か否かに従つて、デコーダ・ハードウエアは、割り込み
処理を再度行なうか、キヤツシユ・メモリ１０４からの
システム３９０インストラクシヨンをデコードするため
に戻るかのいずれかの動作を行なう。

【００６６】３９０インストラクシヨンをデコードする
時に、デコード・レジスタ割り当てリスト（ＤＲＡＬ）
１３２が更新され、そして、３９０インストラクシヨン
が終了した時に、終了レジスタ割り当てリスト（ＣＲＡ
Ｌ）１３４が更新される。同様に、ミリ・インストラク
シヨンをデコードする時、ミリコード・デコード・レジ
スタ割り当てリスト（ＭＤＲＡＬ）１３６が更新され、
そして、ミリ・インストラクシヨンが終了した時に、ミ
リコード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１
３８が更新される。ミリコードによりインストラクシヨ
ンを通すということ、つまり、ミリコード・モードに入
つた時、ミリコード・モードのステツプの部分は、ＤＲ
ＡＬ１３２の内容をＭＤＲＡＬ１３６にコピーする段階
を含んでいる（他の実施例は、通常、ＭＤＲＡＬにＤＲ
ＡＬを追跡させるが、この場合には、ＤＲＡＬからＭＤ
ＲＡＬへのコピー動作は必要ない）。デコーダ１１０は
、論理レジスタに対する物理レジスタの関係を記録する
ために、使用しているミリコード・デコード・レジスタ
割り当てリスト（ＭＤＲＡＬ）１３６に切り換わる。 デコーダ１１０がＭＤＲＡＬに切り換わつた後、ＤＲＡ
Ｌ１３２は凍結され、従つて、ミリ・モードに入る直前
にレジスタの割り当てを反映する。パイプライン中の意
図された前の３９０インストラクシヨンのすべてが終了
した後、終了レジスタ割り当てリスト（ＣＲＡＬ）１３
４もこの状態を反映する。ＭＥＮＤインストラクシヨン
をデコードする時に、３９０インストラクシヨンのスト
リームによつて次に使用するためのデコード・レジスタ
割り当てリスト（ＤＲＡＬ）１３２を選択的に更新する
ために、ＧＰＲマスク１４７が用いられる。

【００６７】同様の動作が終了ロジツク１２２にも行な
われる。ミリコード・インストラクシヨンがミリ・モー
ドにおいて終了したことが決定された後、終了ロジツク
１２２はミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）に切り換わり、終了レジスタ割り当てリスト（
ＣＲＡＬ）１３８の更新を停止する（事実上、終了レジ
スタ割り当てリスト（ＣＲＡＬ）１３４の内容を凍結す
る）。ＭＥＮＤインストラクシヨンが終了した後、次の
３９０の使用のための終了レジスタ割り当てリスト（Ｃ
ＲＡＬ）１３４を選択的に更新するために、ＧＰＲマス
ク１４７が用いられる。

【００６８】ミリコードに利用可能な物理レジスタの数
はレジスタ・アレイにおける合計数よりも小さい１６で
ある（レジスタ・アレイは、例えば、合計１２８個の物
理レジスタを含むことができる）。これは、ミリ・ルー
チンが終了して、ミリコード・モードが終了される（Ｍ
ＥＮＤインストラクシヨンの実行によつて）まで、元の
ＧＰＲを表示する物理的なレジスタが保存されるためで
ある。このことは、ミリ・ルーチンは破壊されていない
から、ミリ・ルーチンは、元のＧＰＲの値にアクセスす
ることを意味する。

【００６９】このタイプのマシンにおける重要な機能は
、パイプライン制御を迅速にリセツトすることである（
パイプライン・リセツト）。パイプライン・リセツトは
、まだ終了していないインストラクシヨンに関連したプ
ロセツサ中のすべての動作を取り消す動作である。パイ
プライン・リセツトの間で、アーキテクチヤ化された機
能に対する永久的な修正を行なわないすべてのプロセツ
サは取り消され、そして、ある既知のポイントにおいて
、実行が再開される。これは、例えば、間欠的なハード
ウエアの故障とか、共有されたストレージに関する複数
のプロセツサ動作のある種の表示などのシステムの故障
を生じる種々の状態から回復するのに有用である。

【００７０】マシンの状態は、インストラクシヨンの終
了時において観測された機能の状態によつて決定される
。インストラクシヨンの終了時のみにおいて、アーキテ
クチヤ化された機能が取り消し不能に修正される。従つ
て、パイプラインをリセツトする処理は、終了制御の状
態を反映するためにデコード制御をリセツトすることと
、最も最近に終了したインストラクシヨンの直後のイン
ストラクシヨンからのデコードを再開始することとを含
んでいる。この説明に関係する機能は、レジスタのロケ
ーシヨン、デコード・レジスタ割り当てリスト（ＤＲＡ
Ｌ）１３２、ミリコード・デコード・レジスタ割り当て
リスト（ＭＤＲＡＬ）１３６、終了レジスタ割り当てリ
スト（ＣＲＡＬ）１３４及びミリコード終了レジスタ割
り当てリスト（ＭＣＲＡＬ）１３８を制御することに直
接含まれている機能である。

【００７１】どのような理由であろうとも、パイプライ
ンがリセツトされることが決定された時、ＤＲＡＬ１３
２及びＭＤＲＡＬ１３６は、終了レジスタ割り当てリス
ト（ＣＲＡＬ）１３４及びミリコード終了レジスタ割り
当てリスト（ＭＣＲＡＬ）１３８の状態を反映するよう
に修正される必要がある。「デコード及び終了」がマシ
ンの同じ状態を反映していることをリセツト状態が示唆
するので、ＣＲＡＬ１３４及びＭＣＲＡＬ１３８は、無
修正に留まる。

【００７２】これらの機能の修正が表１に要約されてい
る。考慮されなければならない状態が以下に示されてい
る。パイプライン中の種々の段階を記載するのに用いら
れる記号は、ｘｙｚであり、この場合、ｘは「デコーダ
」の状態であり、ｙは中間パイプラインの状態であり、
ｚは「インストラククシヨン終了」ロジツクの状態であ
る。各状態は３９０状態（３）、ミリ・モード状態（Ｍ
）、または、「無関係（ｄｏｎ＾ｔ　ｃａｒｅ）」状態
（Ｘ）にある。

【００７３】１．　　３９０モードにおけるデコーダ、
３９０モードにおける終了（３Ｘ３）。 ２．　　ミリ・モードにおけるデコーダ、３９０モード
における終了（ＭＸ３）。 ３．　　ミリ・モードにおけるデコーダ、ミリ・モード
における終了（ＭＸＭ）。 ４．　　３９０モードにおけるデコーダ、ミリ・モード
における終了（３ＸＭ）。

【００７４】３Ｍ３のような他のバリエーシヨン（３９
０モードにおけるデコーダ、パイプライン中のミリ・モ
ード・インストラクシヨン、３９０モードにおける終了
）は、修正される機能が「デコード」または「終了」に
おいてのみ存在するので、考慮する必要はない。考慮さ
れるものは、終了領域中のレジスタの状態だけであり、
そして、これはＣＲＡＬ中のミリコード・ビツト（ＭＣ
Ｂ）の保持によつてカバーされる。

【００７５】パイプラインのリセツトの時に、デコード
・レジスタ割り当てリスト（ＤＲＡＬ）１３２及びミリ
コード・デコード・レジスタ割り当てリスト（ＭＤＲＡ
Ｌ）１３６は、デコード／終了の３９０インストラクシ
ヨンか、または、デコード／終了のミリ・インストラク
シヨンかに従つて異なつて修正される。例えば、表１に
示されたように、ＭＤＲＡＬ１３２は、３９０インスト
ラクシヨンをデコードし、そして終了する動作（３Ｘ３
）にある場合には、ＣＲＡＬ１３４にリセツトされ、そ
して、ミリコードのインストラクシヨンをデコードし、
終了する動作（ＭＸＭ）にある場合には、ＭＣＲＡＬ１
３６にリセツトされる。事実、若し、ＤＲＡＬリセツト
行の「無関係」（「Ｘ」で表示される）及びＣＲＡＬ行
の「＝」をＭＣＲＡＬで置き換えるならば、以下の関係
があてはまる。即ち、ＤＲＡＬ１３２及びＭＤＲＡＬ１
３６は終了ロジツク１２２中の「活動的な」ＣＲＡＬに
よつて修正され（３９０に対してはＣＲＡＬ、ミリ・モ
ードに対してはＭＣＲＡＬ）、そして、ＣＲＡＬ及びＭ
ＣＲＡＬは無変化に留まる。

【００７６】使用中にあるが、ＣＲＡＬ／ＭＣＲＡＬに
未だ反映されていないレジスタは、パイプライン・リセ
ツトの間に「フリー・スタツク」１４０に戻されなけれ
ばならない。この機能は、通常、ミリコード・モードで
はないパイプライン・リセツト機能の一部として終了ロ
ジツク１２２によつて遂行される。

【００７７】 　　　　　　　　　　　　　　　　表１パイプライン・
リセツ トによつて修正される　　　　　　３Ｘ３　　　　　　
３Ｘ３　　　　　　ＭＸＭ　　　　　　３ＸＭべき機能 　　ＤＲＡＬ　　　　　　　　　　　　　　ＣＲＡＬ　
　　　ＣＲＡＬ　　　　　　　　Ｘ　　　　　　　　　
　Ｘ　　ＭＤＲＡＬ　　　　　　　　　　　　ＣＲＡＬ
　　　　ＣＲＡＬ　　　　ＭＣＲＡＬ　　　ＭＣＲＡＬ
　　ＣＲＡＬ　　　　　　　　　　　　　　　　＝　　
　　　　　　　　＝　　　　　　　　　　　　Ｘ　　　
　　　　　　　Ｘ　　ＭＣＲＡＬ　　　　　　　　　　
　　　　＝　　　　　　　　　　＝　　　　　　　　　
　　　＝　　　　　　　　　　＝

【００７８】本発明は
ミリコード・ルーチンの開始及び終了の両方において、
３９０インストラクシヨンとともにミリコード・インス
トラクシヨンを重複実行することが可能である。この重
複は、システム全体の性能を向上する。また、本発明は
、ミリコードへの転換の間、ミリコード内の転換、及び
ミリコードからの転換の間において、プロセツサのアー
キテクチヤ化された状態を保存するための機構を与える
。本発明は、ミリコードからの転換、ミリコードへの転
換、または、ミリコード内の転換の間で、パイプライン
のリトライ機構を与える。また、本発明は３９０モード
のパイプライン・リトライ機構を与える。

【００７９】ｂ．レジスタ・オペランド・レジスタミリ
・ルーチンは、システム３９０インストラクシヨンのオ
ペランドを呼び出すために、汎用レジスタ（ＧＰＲ）へ
の読み取り及び書き込みのアクセスと、システム３９０
のＧＰＲへのミリ・ルーチンの実行の結果を転送するア
クセスとをしなければならない。割り込み可能インスト
ラクシヨンの特殊な場合は或る種の制御の問題と、性能
に関する問題とを生じる。割り込み可能なインストラク
シヨンは、周期的に一時停止（動作の単位の終りにおい
て）しなければならず、若し、処理を待つている継続中
の割り込みがあれば、その実行を停止しなければならな
い。

【００８０】割り込み可能インストラクシヨンがミリコ
ードによつて処理されることが生じたマシンにおいて、
動作の単位はミリ・ルーチン内のループを構成する。こ
のループは、動作の単位の終了を反映するために、シス
テム３９０の機能を適正に更新させる。次に、ループは
、それが割り込み可能なポイントであることを表示する
修飾子を持つ「ミリコード終了（ＭＥＮＤ）」インスト
ラクシヨンを発生する。若し、継続中の割り込みがあれ
ば、インストラクシヨンを遂行するミリ・ルーチンは、
終了され、そして、割り込みは処理され、若し、継続中
の割り込みがなければ、ミリ・ルーチンは他の動作単位
を通じて続行される。

【００８１】図１の実施例を参照して説明すると、シス
テム３９０のレジスタを更新する機構は、ミリ・レジス
タとＧＰＲとの間で１対１に対応するマスク（ＧＰＲ更
新ロジツク１４４、１４６の中にある）である。若し、
マスク中のビツトが１ならば、そのマスクに対応するＧ
ＰＲは、そのマスクに対応するミリ・レジスタから更新
される。システム３９０インストラクシヨンが、常に一
定のＧＰＲ（例えば、ＧＰＲ２）を更新する時、これは
、良好に働く。ミリコード中にエントリを生じるシステ
ム３９０インストラクシヨンが更新するＧＰＲを特定し
た時に、何が行なわれねばならないかを考えてみる。 第１に、インストラクシヨンのテキストはマスク・ビツ
トを構成するために検査されねばならない。これは、直
接的に行なわれるが、長時間を必要とする。第２に、ル
ープ内において、「実行」インストラクシヨンは、対応
するミリ・レジスタ中にデータを入れるために、「ロー
ド・レジスタ」の主体と共に使用されなければならない
。これが、基本的な制御問題を生じる「ロード・レジス
タ」の「実行」である。

【００８２】「ロード・レジスタ」の「実行」の効果は
、インストラクシヨンが特定したＧＰＲに対応するミリ
・レジスタへデータを移動することである。ＧＰＲが正
しく更新されている限りは、このことに問題はないが、
しかし、割り込み可能インストラクシヨンが続けられる
ことを、条件付きＭＥＮＤが見い出した時には、「ロー
ド・レジスタ」の「実行」はミリ・レジスタ中を巡つて
データを移動させ、そして、コーダは、どのレジスタが
修正されるのかを知ることができないから、ミリ・ルー
チン中のループは、絶望的な妥協をせざるを得ない。ル
ープを制御するものとして、不幸にも目標のレジスタが
見い出された時には、不適当な実行が行なわれる。これ
が上述の制御問題である。

【００８３】本発明は、上述の制御問題及び性能問題が
最小限に留められるか、または除去できることを見い出
している。従つて、図６の実施例において、レジスタ管
理システム６３０は、ミリコードにエントリを生じるシ
ステム３９０インストラクシヨンによつて参照されるす
べてのＧＰＲを記憶するために、デコーダ・ハードウエ
アにより初期化されるレジスタの組（レジスタ・オペラ
ンド・レジスタ）を備えている。レジスタ・オペランド
・レジスタ（ＲＯＲ）を参照する独特のミリ・モード・
インストラクシヨンがある。

【００８４】レジスタ・オペランド・レジスタ（ＲＯＲ
）を設けることは、常に高速度なパイプライン・リセツ
トが可能となるように、ミリ・レジスタからＧＰＲを隔
離している間で、ミリ・ルーチンによつてＧＰＲの内容
及びＧＰＲの値を呼び出させる。

【００８５】図６はレジスタ・オペランド・レジスタ６
０２と、関連したサポート機能とを含むレジスタ管理シ
ステム６３０の機能を説明するためのブロツク図である
。図６のレジスタ管理システム（ＲＭＳ）６３０は、レ
ジスタ管理システム１３０の代りに、図１のＲＭＳと関
連して使用される。図１に示された参照番号と同じ参照
番号を持つＲＭＳ６３０中の素子は、図１の素子と同じ
素子を示している。レジスタ割り当てリスト１３２乃至
１３８、「フリー・スタツク」１４０及びＧＰＲ更新ロ
ジツク１４４、１４６は、図１の実施例に示されている
レジスタ管理システム１３０と同じように相互接続され
ている。

【００８６】図１の実施例に示した素子に加えて、図６
のＲＭＳ６３０は以下の素子を含んでいる。 ．　　レジスタ・オペランド・レジスタ（ＲＯＲ）６０
２。 ．　　デコーダ１１０からソースＲＯＲ識別子を受け取
るために接続され、そして、ＲＯＲ６０２へ識別子を与
えるために接続されたＥＸＴＶ制御ロジツク６０４。 ．　　デコーダ１０１からシンク（ｓｉｎｋ）ＲＯＲ識
別子を受け取るために接続され、そして、ＲＯＲへ識別
子を与えるために接続されたＭＳＥＴ制御ロジツク６０
６。 ．　　ＲＯＲ６０２からレジスタ識別子を受け取るため
に接続されたデコードＲＯＲ割り当てリスト（ＤＲＲＡ
Ｌ）６０８。 ．　　ミリ・インストラクシヨンの終了時間のＲＯＲの
値を追跡するために、終了ロジツク１２２と、ＤＲＲＡ
Ｌ６０８とに接続されている終了ＲＯＲ割り当てリスト
（ＣＲＲＡＬ）６１０。 ．　　ＤＲＲＡＬ６０８及びＤＲＡＬ１３２の間と、Ｃ
ＲＲＡＬ６１０及びＣＲＡＬ１３４の間で夫々マスクさ
れたコピーを行なうための明示したＧＰＲ更新ロジツク
６１２及び６１４。 ．　　ＭＳＥＴ　　ＧＰＲマスク６１５。

【００８７】「レジスタ・オペランド・レジスタ」（Ｒ
ＯＲ）６０２はＧＰＲを識別するのに夫々のレジスタが
十分な幅を持つているレジスタの組である。（ＲＯＲが
ＧＰＲを識別し、ＲＯＲがＧＰＲの内容のコピーを保持
し、あるいは、ＲＯＲが割り当てられた物理レジスタの
物理レジスタ識別子を保持し、そして、ＤＲＡＬと同じ
ような物理／論理レジスタ翻訳テーブルを含んでいるよ
うな他の実施方法がある。）ここで説明する実施例にお
いて、ＲＯＲはＧＰＲを識別する。

【００８８】ミリコードによつて遂行されるシステム３
９０インストラクシヨンによつて特定されるすべてのＧ
ＰＲを識別するために十分なＲＯＲがなければならない
。ミリコードで実行されるシステム３９０インストラク
シヨンのためには、４ビツトの幅を持つ６個のＲＯＲが
あれば十分である。システム３９０に対して、ＲＯＲは
、ミリコード中にエントリさせるシステム３９０インス
トラクシヨンのフオーマツトに従つて、異なつた初期化
が行なわれる。

【００８９】ＲＯＲ６０２は、ミリコードで実行される
３９０インストラクシヨンが検出された時、初期化され
る（デコーダ１１０によつて）。ＲＯＲは、３９０イン
ストラクシヨンの明示したレジスタ・オペランドへのア
クセスを獲得するためにミリ・ルーチンによつて使用さ
れる。

【００９０】下記の表２は、どのようにしてＲＯＲが初
期化されるかを示している。

【００９１】 　　　　　　　　　　表２ ＲＯＲ＃　　　　　　ＲＲ，ＲＲＥ　　　　　　ＲＸ　
　　　　　ＲＳ　　　　　　ＳＩ　　　　　　Ｓ　　　
　　　ＳＳ，ＳＳＥ　　　　　　ＳＳ３　０　　　　　
　　　　Ｒ１　　　　　　　　　Ｒ１　　　　　　Ｒ１
　　　　　　Ｂ２　　　　　　Ｂ１　　　　　Ｂ１　　
　　　　　　　　Ｒ１　１　　　　　　　　　Ｒ２　　
　　　　　　　Ｘ２　　　　　　Ｒ３　　　　　　ｎ／
ｕ　　　　　ｎ／ｕ　　　　Ｒ１　　　　　　　　　　
Ｒ３　２　　　　　　　　　Ｒ２＋１　　　　　　　Ｂ
２　　　　　　Ｂ２　　　　　　ｎ／ｕ　　　　　ｎ／
ｕ　　　　Ｂ２　　　　　　　　　　Ｂ２　３　　　　
　　　　　Ｒ１＋１　　　　　　　ｎ／ｕ　　　　　Ｒ
３＋１　　　　ｎ／ｕ　　　　　ｎ／ｕ　　　　ｎ／ｕ
　　　　　　　　　Ｒ３＋１　４　　　　　　　　　ｎ
／ｕ　　　　　　　　ｎ／ｕ　　　　　Ｂ２＋１　　　
　ｎ／ｕ　　　　　ｎ／ｕ　　　　ｎ／ｕ　　　　　　
　　　Ｂ１　５　　　　　　　　　ｎ／ｕ　　　　　　
　　ｎ／ｕ　　　　　Ｒ１＋１　　　　ｎ／ｕ　　　　
　ｎ／ｕ　　　　ｎ／ｕ　　　　　　　　　Ｒ１＋１ 　　　　ＳＳ３はＳＳフオーマツトのインストラクシヨ
ンを参照する。この場合、Ｒ１及びＲ３はビツト８：１
５において特定される。

【００９２】表２の最上部の欄を横方向に沿つて記載さ
れた、ＲＲ、ＲＲＥ、ＲＸ、ＳＩ、Ｓ、ＳＳ、ＳＳＥ及
びＳＳ３は、公知のＩＢＭシステム３７０及び３９０イ
ンストラクシヨン・タイプのフオーマツトであつて、Ｉ
ＢＭ社から入手することのできる「ＩＢＭ　Ｅｎｔｅｒ
ｐｒｉｓｅ　Ｓｙｓｔｅｍｓ　Ａｒｃｈｉｔｅｃｔｕｒ
ｅ／３９０　Ｐｒｉｎｃｉｐｌｅｓ　ｏｆ　Ｏｐｅｒａ
ｔｉｏｎ」と題する刊行物（刊行物番号ＳＡ２２−７２
０１−０）にこの詳細が記載されている。Ｒ１、Ｒ２、
Ｒ３、Ｂ１、Ｂ２及びＸ２は、充当するインストラクシ
ヨン・フオーマツト内のレジスタ識別フイールドである
。記号「ｎ／ｕ」は、そのインストラクシヨン・フオー
マツトに対して使用されない（デコーダによつてロード
されない）ことを示している。

【００９３】例えば、比較及び交換インストラクシヨン
は、ＲＳフオーマツトであり、特に、ＣＳ　　Ｒ１、Ｒ
３、Ｄ２（Ｂ２）フオーマツトが適する。特定の比較及
び交換インストラクシヨンは以下のインストラクシヨン
であると仮定する。 ＢＡ５７８０００（１６進数） 上述の１６進数値において、ＢＡはオペレーシヨン（Ｏ
Ｐ）コード、Ｒ１＝ＧＰＲ５、Ｒ３＝ＧＰＲ７及びＢ２
＝ＧＰＲ８である。デコーダがこのインストラクシヨン
に遭遇すると、デコーダは、そのインストラクシヨンが
ＲＳフオーマツトであると認識する。従つて、表２に従
つて、デコーダは以下のようにＲＯＲをロードする。 ＲＯＲ０＝５ ＲＯＲ１＝７ ＲＯＲ２＝８ ＲＯＲ３＝８ ＲＯＲ４＝９ ＲＯＲ５＝６

【００９４】明示した３９０インストラクシヨン・レジ
スタ・オペランドにアクセスを獲得するのに用いられる
２つの基本的なミリ・インストラクシヨンがある。これ
らのミリ・インストラクシヨンはＥＸＴＶ（ＲＯＲを通
る引き出し）と、ＭＳＥＴ（ＲＯＲを通るセツト）であ
る。

【００９５】ＥＸＴＶは、ミリ・ルーチンが明示したレ
ジスタ・オペランドを読み取りたいと望んだ時に用いら
れる。ＥＸＴＶのオペランドはミリ・レジスタ（シンク
）及びＲＯＲ（ソース）である。コーダは、どのＲＯＲ
を使用するかを決定するために表２（上掲）を使用する
。

【００９６】ＥＸＴＶ制御ロジツク６０４はデコーダ１
１０からＥＸＴＶソース（ＲＯＲ識別子）を受け取るた
めに接続されている。デコーダ１１０からの制御信号に
応答して、ＥＸＴＶ制御ロジツク６０４はＥＸＴＶイン
ストラクシヨンによつて識別されたＲＯＲ位置から論理
レジスタ識別子を読み出す。ＲＯＲからの論理レジスタ
識別子はＤＲＡＬ１３２に与えられ、ＤＲＡＬ１３２に
おいて、論理レジスタ識別子は物理レジスタ識別子から
読み取るのに用いられる。その物理レジスタ識別子はロ
ード・レジスタ・タイプのインストラクシヨン（ハード
ウエア実行ユニツトの１つによつて実行される）のため
のソースとして使用される。ＥＸＴＶインストラクシヨ
ンのための物理シンク・レジスタ（このレジスタは特定
されたソースの物理レジスタの内容を受け取る）が、「
フリー・スタツク」１４０により与えられる。

【００９７】ミリ・ルーチンが３９０インストラクシヨ
ンの明示したレジスタ・オペランドを更新することが必
要である時、ＭＳＥＴミリ・インストラクシヨンが用い
られる。このソース・オペランドはミリ・レジスタであ
り、そのシンク・オペランドはＲＯＲ識別子によつて指
示される。

【００９８】ＭＳＥＴ制御ロジツク６０６は、デコーダ
１１０からＭＳＥＴインストラクシヨンのシンク（ＲＯ
Ｒ識別子）を受け取るために接続されている。デコーダ
１０１からの制御信号に応答して、ＭＳＥＴ制御ロジツ
ク６０６は指定されたＲＯＲ位置からの論理レジスタ識
別子を読み出す。次に、論理レジスタ識別子は、ＤＲＲ
ＡＬ６０８の位置を指定するＭＳＥＴ汎用レジスタ更新
ロジツク・マスク６１５中の対応するビツトをセツトす
るために使用される。ロード・レジスタ・タイプのイン
ストラクシヨンは、ミリ・レジスタであるソースと、フ
リー・スタツクからのレジスタであるシンクとによつて
実行するためにスケジユーリングされる。フリー・スタ
ツクからのレジスタの物理レジスタ識別子は、たつた今
ＲＯＲから読み出された位置のＤＲＲＡＬ６０８に書き
込まれる。

【００９９】デコードＲＯＲ割り当てリスト（ＤＲＲＡ
Ｌ）６０８は、ミリ・ルーチンがＲＯＲ６０２を通つて
明示的に名付けられたＧＰＲを更新する時に、臨時的な
ストレージとして使用される。（明示したレジスタ参照
子は、レジスタに名付けられたミリコードを呼び出した
３９０インストラクシヨンを意味し、明示ないレジスタ
参照子は、インストラクシヨンによつて名付けられて「
いない」一定のＧＰＲを常に修正する３９０インストラ
クシヨンを意味する。）ＤＲＲＡＬ６０８はＤＲＡＬ１
３２と同じ構造（アーキテクチヤ化された各論理レジス
タに対応するＤＲＲＡＬ中の１つのスロツト／位置があ
る）を持つている。終了ＲＯＲ割り当てリスト（ＣＲＲ
ＡＬ）６１０は、ＣＲＲＡＬ中にストアされたレジスタ
の割り当てが終了時間を参照することを除いて、ＤＲＲ
ＡＬ６０８の構造と同じ構造を持つている。パイプライ
ン・リセツトが生じた時、ＣＲＲＡＬ６１０の内容がＤ
ＲＲＡＬ６０８中にコピーすることができるように、Ｃ
ＲＲＡＬはＤＲＲＡＬに接続されている。

【０１００】例えば、ＤＲＲＡＬ６０８及びＣＲＲＡＬ
６１０は、以下のようにして、ＭＳＥＴインストラクシ
ヨンによつて処理することができる。ＭＳＥＴ　　１，
１０これは、第１番目のＲＯＲが参照するＧＰＲ中に置
かれる情報を、ミリ・レジスタ１０が持つていることを
意味する（第１番目のＲＯＲは論理レジスタ識別子を含
んでいる）。

【０１０１】第１番目のＲＯＲがＧＰＲ７に位置付けら
れたものと仮定する。ＭＳＥＴがデコードされた時、利
用可能な物理レジスタは「フリー・スタツク」から取り
出され、そして、その識別子がＤＲＲＡＬのスロツト７
中に書き込まれる。これと同時に、ＧＰＲ７に対応する
明示したＧＰＲマスク・ビツトが１にセツトされる。次
に、ロード・レジスタの動作は実行するためにスケジユ
ーリングされる。実行された時、ロード・レジスタの動
作は、ＭＤＲＡＬのスロツト１０（ソース）において識
別された物理レジスタの内容を、ＭＤＲＡＬのスロツト
７（シンク）において識別された物理レジスタへコピー
する。ＭＳＥＴインストラクシヨンが終了した時、ＤＲ
ＲＡＬのスロツト７中の物理レジスタ識別子もまた、Ｃ
ＲＲＡＬのスロツト中に書き込まれる。若し、パイプラ
インがリセツトされねばならなければ、上述と同じよう
に、ＤＲＲＡＬ６０８をＣＲＲＡＬ６１０が更新するこ
とができる（ＣＲＡＬ１３４がＤＲＡＬ１３２にコピー
され、そして、ＭＣＲＡＬ１３８がＭＤＲＡＬ１３６に
コピーされるのと同じように）。

【０１０２】ミリコードがデコードされた時、ＤＲＲＡ
Ｌ６０８に行なわれたすべての変更（ＭＳＥＴミリ・イ
ンストラクシヨンの実行によつて）は、「ＧＰＲ更新ロ
ジツク」を介してＤＲＡＬ１３２にコピーされる。この
実施例において、ＤＲＲＡＬのスロツト７中の物理レジ
スタ識別子はＤＲＡＬのスロツト７の中にコピーされる
。ＭＥＮＤが終了された時、ＧＰＲ更新ロジツク６１４
を通して、ＣＲＲＡＬ６１０中の変更をコピーすること
によつて、同じ変更がＣＲＡＬ１３４に対して行なわれ
る。

【０１０３】明示した更新ロジツク６１２の対が、明示
しないＧＰＲ更新ロジツク１４４、１４６によつて用い
られるものから、離隔したレジスタ・マスクをアクセス
することを除けば、明示したＧＰＲ更新ロジツク６１２
、６１４は、明示しないＧＰＲ更新ロジツク１４４、１
４６と同じである。

【０１０４】明示しないレジスタの更新のために、異な
つた方法が使用される。この実施例において、コーダは
、どのＧＰＲが更新されるかを知つている。コーダは対
応するミリ・レジスタ中の正しい情報を残すよう配列す
る。ミリ・インストラクシヨン（ＯＲＭＩ）がマスクを
セツトするために発生され（図５の５０２を参照）、こ
のマスクのビツトは、ＧＰＲのピツトに１対１に対応し
ている。従つて、若し、ＧＰＲ４が変更されるならば、
その情報は、ＭＥＮＤ時間において、ＭＲ４中に残され
る。ＯＲＭＩインストラクシヨンはＧＰＲマスクのビツ
ト４をセツトする。

【０１０５】ＭＥＮＤデコードにおいて、ＧＰＲがそれ
らのマスク・ビツトをセツトする度に、対応するＭＤＲ
ＡＬ１３６のスロツトは、明示しないＧＰＲ更新ロジツ
ク１４４によつてＤＲＡＬ１３２にコピーされる。これ
は、３９０インストラクシヨンのデコードが次のサイク
ルで遂行できるように、ＤＲＡＬ１３２を更新する。Ｍ
ＥＮＤの終了において、ＧＰＲがＯＲＭＩインストラク
シヨンによつてそれらのマスク・ビツトをセツトする度
に、対応するＭＣＲＡＬのスロツトは、ＧＰＲ更新ロジ
ツク１４６によつてＣＲＡＬ１３４にコピーされる。

【０１０６】ｃ．ドレイン・インストラクシヨン・パイ
プライン システムの柔軟性と効率とを強化するために、図１及び
図６のシステムは、パイプラインをドレイン（排出）さ
せるためのミリ・インストラクシヨンを含んでいる。 「ドレイン・インストラクシヨン・パイプライン（ＤＩ
Ｐ）」と呼ばれるこのミリ・インストラクシヨンは、（
１）パイプライン・ドレインを何時にするか、（２）ど
のタイプのパイプライン・ドレインを遂行させるかに関
するコーダによつて広い選択性を可能にしている。ＤＩ
Ｐインストラクシヨンは、選択すべき状態が発生するま
で、コーダが、システムによるデコード動作を保留させ
ることを可能にする。

【０１０７】システム３７０／システム３９０の環境に
おいて、ＤＩＰインストラクシヨンは、ＲＲＥフオーマ
ツトを持つていることが望ましい。図７に細部が示され
ているＤＩＰインストラクシヨン７０２は、オプシヨン
の数から選ばせるためにコーダを活性化する４ビツトの
Ｓ１フイールドを含んでいる。これらのオプシヨンは、
図８の表（８０２）に示されており、以下に詳細に説明
する。

【０１０８】Ｓ１フイールドが００１０にセツトされた
時、例外は生じない点に、すべてのストア要求が到達し
たことを、キヤツシユ１０４が表示するまで、デコード
動作は保留されるが、しかし、実際のストアは完了して
いない。デコーダ１１０はストレージ・システム１０２
からの信号を監視する。すべてのストアの事前テストが
成功裡に終了したことを表示するために、キヤツシユ１
０４がデコーダ１１０に信号を送つた時、デコード動作
は回復する。

【０１０９】Ｓ１フイールドが０１００にセツトされた
時、あらかじめ意図されたすべてのミリコード・インス
トラクシヨンが終了するまで、デコード動作は保留され
る。デコーダ１１０は、終了ロジツクが意図された前の
すべてのミリ・インストラクシヨンを完了したことを表
示する終了ロジツク１２２からの信号を監視する。

【０１１０】Ｓ１フイールドが０１１０にセツトされた
時、あらかじめ意図されたすべての「動作の単位」から
のあらかじめ意図されたすべてのストア（直列化）が終
了するまで、デコード動作は保留される。動作の単位は
、割り込み可能でないすべてのインストラクシヨン、ま
たは割り込み可能インストラクシヨンの定義されたすべ
ての部分である（この詳細は、上述のＩＢＭの刊行物に
記載されている）。デコーダ１１０はキヤツシユ１０４
からの状態信号を監視する。前の動作単位からのすべて
のストアが完了したことを表示するデコーダ１１０へ、
キヤツシユ１０４が信号を送つた時、デコード動作は復
旧する。

【０１１１】Ｓ１フイールドが１０００にセツトされた
時、あらかじめ意図されたすべてのマクロインストラク
シヨン（システム３９０のインストラクシヨン）が終了
するまで、デコード動作は保留される。デコーダ１１０
は、終了ロジツクが、あらかじめ意図されたすべての３
９０インストラクシヨンを終了したことを表示する終了
ロジツク１２２からの信号を監視する。

【０１１２】Ｓ１フイールドが１０１０にセツトされた
時、次のＭＥＮＤインストラクシヨンのデコードの直後
で開始するデコード動作が保留される。ＤＩＰインスト
ラクシヨンが終了した時（終了ロジツク１２２からデコ
ーダ１１０への信号によつて表示される）、システムは
、システム３９０インストラクシヨンを保持しているす
べてのインストラクシヨン・バツフアを無効にし、そし
て、次に続くシステム３９０インストラクシヨンを取り
出す。次のシステム３９０インストラクシヨンが取り出
されるアドレス位置をミリ・インストラクシヨンが変更
した時、このＤＩＰインストラクシヨンが使用され（例
えば、ミリ・ルーチンがＩＢＭ３９０制御レジスタ１、
または制御レジスタ１３を変更した時、アドレス翻訳は
、制御レジスタ０において制御するか、または、ＰＳＷ
アドレス位置の内容が制御する）、そして、このＤＩＰ
インストラクシヨンは、この変更を生じたミリ・インス
トラクシヨンに直接続いて挿入される。

【０１１３】Ｓ１フイールドが１１００にセツトされた
時、あらかじめ意図されたすべてのインストラクシヨン
が終了するまで、デコード動作は保留される。デコーダ
１１０は、終了ロジツクがすべてのインストラクシヨン
を終了したことを表示する終了ロジツク１２２からの信
号を監視する。

【０１１４】Ｓ１フイールドが１１１０にセツトされた
時、次のＭＥＮＤインストラクシヨンのデコードの直後
に開始するデコード動作が保留される。ＤＩＰインスト
ラクシヨンが終了した時、取り出し動作が再開される。 このＤＩＰインストラクシヨンは、次のシステム３９０
インストラクシヨンが取り出されるインストラクシヨン
・アドレスを、ミリ・インストラクシヨンが変更した時
か、または、プロセツサのインストラクシヨンを取り出
す能力（例えば、取り出し保護の付勢、または滅勢によ
る能力）に影響する制御レジスタ、或はプログラム・イ
ベント・レコーダ（ｐｒｏｇｒａｍ　ｅｖｅｎｔ　ｒｅ
ｃｏｒｄｅｒ−ＰＥＲ）を、ＤＩＰインストラクシヨン
が、変更する場合、（例えばミリ・ルーチンがＩＢＭシ
ステム３７０／３９０制御レジスタ０、９、１０、また
は１１を変更する時）ＤＩＰインストラクシヨンが使用
され、そして、変更を生じるミリ・インストラクシヨン
に直接続けて挿入される。

【０１１５】ＤＩＰ１１１０も、ＤＩＰ１０１０のいず
れもがミリ・ルーチンに遭遇されなければ、システム３
９０インストラクシヨンの取り出し動作は、ＭＥＮＤが
デコードされると直ぐに再開される。

【０１１６】上述されていないＳ１フイールドの値は、
使用されないか、あるいは、特殊のアーキテクチヤ、ま
たはデザインに基づく機能のような他のドレイン事態の
ために使用される。

【０１１７】上述した理論は、通常のマイクロコード、
または割り込み可能なタイプの実行モードを持つマシン
に使用できるばかりでなく、明白な直列化、またはドレ
イン・パイプライン・インストラクシヨンを必要とする
任意の他のシステムに使用することができる。

【０１１８】ｄ．本発明の特徴と利点上述したミリ・モ
ードのシステムは種々の利点を持つている。

【０１１９】上述したシステムは、ＣＩＳＣコンピユー
タの二重アーキテクチヤ（ｄｕａｌ　ａｒｃｈｉｔｅｃ
ｔｕｒｅ）を実施するための有効な方法を与える。この
理由は、デコーダ、少なくとも幾つかの実行ユニツト、
そして、終了ハードウエアが、ユーザの可視的なアーキ
テクチヤ（例えば、システム３９０）及びプライベート
のミリコード・アーキテクチヤの両方について認識され
得るということである。好ましい実施例においては、ミ
リコード・アーキテクチヤを生成するミリ・インストラ
クシヨンによつてシステム３９０アーキテクチヤは増大
する。このことは、ミリコード・アーキテクチヤが多く
の既存のインストラクシヨン（例えば「ロード」）を再
びアーキテクチヤ化する必要はないということを意味す
る。全く違つたアーキテクチヤをミリコード・アーキテ
クチヤとして実施することができる訳である。

【０１２０】また、本発明はミリ・ルーチンの開始及び
終了の両方の時点において、ミリコード・インストラク
シヨンとシステム３９０インストラクシヨンとを重複し
て実行させることができる。この重複した実行は、シス
テム全体の性能を、より向上させる。また、本発明のシ
ステムは、ミリ・モード内でのシステム３９０モードか
らミリ・モードへの転換の間と、ミリ・モードからシス
テム３９０モードへの転換の間とで、プロセツサのアー
キテクチヤ化された状態を維持する機構を与える。また
、本発明のシステムは、ミリ・モードにおいて、あるい
は、ミリ・モードへの転換、またはミリ・モードからの
転換の間で、パイプラインのリトライ機構を与える。

【０１２１】本発明のシステムは二重のアーキテクチヤ
の間での効果的な通信を与える。ミリコード・ルーチン
は情報を得るためにシステム３９０の機能にアクセスす
ることができ、そして、これらのシステム３９０の機能
（例えば、汎用レジスタ（ＧＰＲ）、アクセス・レジス
タ（ＡＲ）、浮動小数点レジスタ（ＦＰＲ）、制御レジ
スタ（ＣＲ）、プログラム状態ワード（ＰＳＷ）及びス
トレージなど）の中に数値を入れることができるので、
システム３９０アーキテクチヤとミリコード・アーキテ
クチヤとの間の通信が達成される。

【０１２２】本発明のシステムは、分離したミリコード
のアーキテクチヤ化された機能を含ませるように拡大す
ることができる。換言すれば、ミリコードのアーキテク
チヤはそれ自身の機能（例えば、システム３９０の機能
ではない機能）を与えることができる。

【０１２３】本発明のシステムは３９０インストラクシ
ヨンをミリコードに自動的に切り換えることができるよ
うに修正することができる。デコーダが使用する幾つか
のテーブルを変更することによつて、ミリコードにおい
て実行されるハードウエア中で遂行されるように、イン
ストラクシヨンを始めから定義することが可能である。 機能を遂行するミリ・ルーチンは、デコーダが使用する
エントリ・ポイントにおいて、ミリコード・アレイ中に
ロードされなければならない。若し、ミリコード・アレ
イ中にそのルーチンが存在すれば、そのルーチンは自動
的に行なうことができる。

【０１２４】また、ＲＯＲを設けたことは、幾つかの利
点を与える。

【０１２５】ＲＯＲは、他の付加的な手段や、前に記載
した手段の付加的な実行時間を導入することなく、ミリ
コード・ルーチンによつて管理的に修正され、検知され
るシステム３９０インストラクシヨンによつて特定され
たＧＰＲを可能にする。

【０１２６】ＲＯＲ機構はミリ・ルーチンによつてアク
セスされる「アクセス・レジスタ」及び「浮動小数点レ
ジスタ」も同様に適用することができる。

【０１２７】コーダはシステム３９０インストラクシヨ
ンのテキストを検査することなく、システム３９０のＧ
ＰＲによつて特定されたオペランドをミリ・レジスタに
ロードすることができる。「実行」インストラクシヨン
は、その性質上性能が良くないとして知られている。 「実行」はインストラクシヨンを修正するが、このため
には、そのインストラクシヨンが処理される前に結果が
取り出され、修正され、デコードされねばならない。こ
れは、パイプラインを分裂させる。オペランドを特定さ
れたＧＰＲにアクセスすることは、ミリコードにおいて
共通に行なわれる。従つて多数のミリ・モードのルーチ
ンは少数のインストラクシヨンで書き込むことができ、
そして、それらのインストラクシヨンは、より効率よく
実行される。

【０１２８】上述のことに加えて、インストラクシヨン
が特定したＧＰＲに書き込む割り込み可能インストラク
シヨンの場合において、保存し、復元する完全なミリ・
レジスタの内容は、動作の単位を遂行するループ中に回
避される。保存し、復元するレジスタのオーバーヘツド
は多額である。

【０１２９】ＲＯＲによつてミリコードのプログラマは
、より理解し易いコードで書き込むことができる。 「ミリ・レジスタｘの中にレジスタ・オペランド３を入
れよ」を意味するミリ・モードのインストラクシヨンを
発生することは、従来のプログラミングよりも遥かに明
らかである。

【０１３０】ＲＯＲはＧＰＲの修正を反転することがで
きる。ＧＰＲの修正は、ミリ・モードの終了まで遅延さ
れる。従つてＭＳＥＴのミリ・インストラクシヨンの影
響は、ＭＥＮＤインストラクシヨンの終了まで反転され
る。

【０１３１】

【発明の効果】本発明により異なるアーキテクチヤを有
するインストラクシヨンを１つの実行ユニツトで実施し
、かつインストラクシヨンのパイプライン中に同時に供
給することが可能となる。

【図面の簡単な説明】

【図１】ミリコード・レジスタ管理機能を有するコンピ
ユータ・システムのブロツク図である。

【図２】図１のミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）における各エントリのフオーマツトを示
す図である。

【図３】図１のコンピユータ・システムにおいて、シス
テム３９０のモードからミリ・モードへ転換する処理を
説明するための流れ図である。

【図４】図１のコンピユータ・システムにおいて、シス
テム３９０のモードからミリ・モードへ転換する処理を
説明するための流れ図である。

【図５】汎用レジスタ（ＧＰＲ）更新ロジツクの汎用レ
ジスタ・マスクが、どのようにして図１のミリコード・
デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）及び
デコード・レジスタ割り当てリスト（ＤＲＡＬ）と対話
するかを説明するための図である。

【図６】レジスタ・オペランド・レジスタを有するレジ
スタ管理システムのブロツク図である。

【図７】ドレイン・パイプライン・インストラクシヨン
（ＤＩＰ）のフオーマツトを示す図である。

【図８】図７のインストラクシヨンのＳ１フイールドの
種々の値に応答して、図１のコンピユータ・システムに
よつて遂行される機能を説明するための表である。

【符号の説明】

１０２　　システム・ストレージ（主メモリ）１０４　
　キヤツシユ・メモリ １０５　　インストラクシヨン・バツフア１０６　　イ
ンストラクシヨン・レジスタ１０７　　インストラクシ
ヨン取り出しロジツク１０８　　ミリコード・アレイ １１０　　デコーダ １１２　　実行エレメント １１４　　インストラクシヨン実行の専用ユニツト１１
６　　ローカル・ワーキング・ストレージ１１８　　レ
ジスタ・プール １２０　　ミリ・モード検出ロジツク １２２　　終了ロジツク １２４　　プログラム・ステータス・ワード１２６　　
ミリ・プログラム・ステータス・ワード１２８　　割り
込み優先ロジツク １３０、６３０　　レジスタ管理システム１３２　　デ
コード・レジスタ割り当てリスト（ＤＲＡＬ） １３４　　終了レジスタ割り当てリスト（ＣＲＡＬ）１
３６　　ミリコード・デコード・レジスタ割り当てリス
ト（ＭＤＲＡＬ） １３８　　ミリコード終了レジスタ割り当てリスト（Ｍ
ＣＲＡＬ） １４０　　フリー・スタツク １４２　　バツクアツプ・レジスタ割り当てリスト（Ｂ
ＲＡＬ） １４４、１４６　　汎用レジスタ更新ロジツク１４７　
　汎用レジスタ・マスク ６０２　　レジスタ・オペランド・レジスタ（ＲＯＲ）
６０４　　ＥＸＴＶ制御ロジツク ６０６　　ＭＳＥＴ制御ロジツク

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　（ａ）　　翻訳実行を意図する少なく
   とも１つのインストラクシヨンを含む第１のタイプのイ
   ンストラクシヨンをストアするための第１の記憶手段と
   、（ｂ）　　上記少なくとも１つのインストラクシヨン
   の翻訳実行のためだけに用いられるよう指定された第３
   のタイプのインストラクシヨン、上記第１のタイプのイ
   ンストラクシヨンのサブセツト、及び上記翻訳実行を終
   了することを意図する少なくとも１つのインストラクシ
   ヨン、を含む第２のタイプのインストラクシヨンをスト
   アするための第２の記憶手段と、（ｃ）　　デコーダ・
   セクシヨン及び実行ユニツトを含むインストラクシヨン
   ・パイプラインであつて、（ｉ）　　上記デコーダ・セ
   クシヨンは、翻訳実行を意図する上記少なくとも１つの
   インストラクシヨンを上記第１の記憶手段から取り出し
   たことを検知し、該検知に応答して、上記第２の記憶手
   段から上記第２のタイプのインストラクシヨンの取り出
   しを開始するためのモード検出手段を含み、そして、該
   モード検出手段は、上記翻訳実行を終了することを意図
   する上記少なくとも１つのインストラクシヨンを上記第
   ２の記憶手段から取り出したことを検知し、該検知に応
   答して、上記第１の記憶手段から上記第１のタイプのイ
   ンストラクシヨンの取り出しを開始するための手段と、
   上記モード検出手段に接続されたデコーダとを含み、（
   ｉｉ）　　上記実行ユニツトは第１のタイプ及び第３の
   タイプのインストラクシヨンを実行するための手段を含
   む、インストラクシヨン・パイプラインと、（ｄ）　　
   上記実行ユニツトに接続され、上記第１のタイプのイン
   ストラクシヨン及び上記第２のタイプのインストラクシ
   ヨンによつて共通に使用するための複数個の物理レジス
   タを含むレジスタ・プールと、（ｅ）　　上記デコーダ
   、上記レジスタ・プール及び上記実行ユニツトに接続さ
   れ、第１のタイプ及び第３のタイプのインストラクシヨ
   ンの各々による上記物理レジスタの使用を追跡するため
   のレジスタ管理手段とを備えることにより、上記第１の
   タイプ及び第３のタイプのインストラクシヨンは１つの
   実行ユニツトによつて実行することができ、かつ、イン
   ストラクシヨンのパイプライン中に同時に与えることが
   できるコンピユータ。
2. 【請求項２】　　上記第２の記憶手段は上記第１のタイ
   プのインストラクシヨンによつてアドレスできないこと
   を特徴とする請求項１に記載のコンピユータ。
3. 【請求項３】　　実行するための上記手段は、上記第１
   のタイプのインストラクシヨンを実行するためのマクロ
   実行手段と、上記第３のタイプのインストラクシヨンを
   実行するためのミリ実行手段と、上記第２のタイプのイ
   ンストラクシヨンの実行の結果を臨時にストアするため
   のローカル・ワーキング・ストレージとを含むことを特
   徴とする請求項１に記載のコンピユータ。
4. 【請求項４】　　上記レジスタ管理手段は、上記第１の
   タイプのインストラクシヨンによつて参照された論理レ
   ジスタと、上記レジスタ・プール中の上記物理レジスタ
   との間の対応を追跡するためのデコード・レジスタ割り
   当てリスト（ＤＲＡＬ）手段と、上記第２のタイプのイ
   ンストラクシヨンによつて使用された論理ミリ・レジス
   タと、上記レジスタ・プール中の上記物理レジスタとの
   間の対応を追跡するためのミリ・デコード・レジスタ割
   り当てリスト（ＭＤＲＡＬ）手段と、上記モード検出手
   段、上記ＤＲＡＬ手段及び上記ＭＤＲＡＬ手段に接続さ
   れ、上記モード検出手段によつてなされた、翻訳実行を
   意図する上記インストラクシヨンの検出に応答して、上
   記ＭＤＲＡＬ手段から上記ＤＲＡＬ手段へ、マスクされ
   たコピーを遂行するための更新手段とを含むことを特徴
   とする請求項１に記載のコンピユータ。
5. 【請求項５】　　上記レジスタ管理システムは、上記デ
   コーダに接続され、上記第１のタイプのインストラクシ
   ヨンの少なくとも１つによつて与えられる論理レジスタ
   識別子をストアするためのレジスタ・オペランド・レジ
   スタと、上記デコーダ及び上記実行ユニツトに接続され
   、上記第１のタイプのインストラクシヨンによつて用い
   られた汎用レジスタと、上記レジスタ・プール中の物理
   レジスタとの間の対応を追跡するためのデコード・レジ
   スタ割り当てリスト（ＤＲＡＬ）手段と、上記第２のタ
   イプのインストラクシヨンによつて識別されたミリ・レ
   ジスタと、上記レジスタ・プール中の物理レジスタとの
   間の対応を追跡するためのデコード・レジスタ・オペラ
   ンド・レジスタ割り当てリスト（ＤＲＲＡＬ）手段と、
   上記実行ユニツト、上記ＤＲＡＬ手段及び上記ＤＲＲＡ
   Ｌ手段に接続され、上記実行ユニツトによつて実行され
   たロード・タイプのインストラクシヨンに応答して、上
   記ＤＤＲＡＬ手段から上記ＤＲＡＬ手段に、マスクされ
   たコピーを行なうための更新手段とを含むことを特徴と
   する請求項１に記載のコンピユータ。
6. 【請求項６】　　少なくとも２つの異なつたアーキテク
   チヤのインストラクシヨンを処理することができる実行
   ユニツトを持つコンピユータ・システムにおいて、アー
   キテクチヤの間でインストラクシヨンの結果を通信する
   方法であつて、第１のアーキテクチヤを持つ第１のイン
   ストラクシヨンをデコードするステツプと、上記第１の
   インストラクシヨンによつて特定された少なくとも１つ
   の論理レジスタの結果を受け取るために、共通のレジス
   タ・プールから物理レジスタを割り当てる第１の割り当
   てを遂行するステツプと、第１のテーブルの中に上記第
   １の割り当ての結果をストアするステツプと、上記第１
   のインストラクシヨンの実行をスケジユーリングするス
   テツプと、上記第１のインストラクシヨンが実行されて
   いる間に、第２のアーキテクチヤを有する第２のインス
   トラクシヨンをデコードするステツプと、上記第２のイ
   ンストラクシヨンによつて特定された少なくとも１つの
   論理レジスタの結果を受け取るために、上記共通のレジ
   スタ・プールから物理レジスタを割り当てる第２の割り
   当てを遂行するステツプと、第２のテーブル中に上記第
   ２の割り当ての結果をストアするステツプと、上記第２
   のインストラクシヨンの実行をスケジユーリングするス
   テツプと、上記第１のインストラクシヨンを終了するス
   テツプと、上記第１のインストラクシヨンの上記終了の
   後に、第３のテーブル中に上記第１の割り当ての結果を
   ストアして、上記第２のインストラクシヨンを終了する
   ステツプと、上記第２のインストラクシヨンが終了した
   後、第４のテーブル中に上記第２の割り当ての結果をス
   トアして、上記第３のテーブルの中に上記第４のテーブ
   ルのマスクされたコピーを行なうステツプとからなるイ
   ンストラクシヨンの結果を通信する方法。