JPH04329643A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04329643A JPH04329643A JP3100695A JP10069591A JPH04329643A JP H04329643 A JPH04329643 A JP H04329643A JP 3100695 A JP3100695 A JP 3100695A JP 10069591 A JP10069591 A JP 10069591A JP H04329643 A JPH04329643 A JP H04329643A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- window
- gate electrode
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、電界効果トランジスタ
ー特に半絶縁性GaAs基板上に形成されたショットキ
ー接合を有する電界効果トランジスター(以下、MES
FETと記す。)の製造方法に関する。[Field of Industrial Application] The present invention relates to field effect transistors, particularly field effect transistors (hereinafter referred to as MES) having a Schottky junction formed on a semi-insulating GaAs substrate.
It is written as FET. ).
【0002】0002
【従来の技術】半絶縁性GaAs基板上に活性層と低抵
抗層を堆積した基板を用いたMESFETは、10GH
z以上の高周波でも高い利得と低いノイズ値を示し、衛
星通信等の主力素子として用いられている。一般に、M
ESFETのノイズ値を低減するには相互コンダクタン
スの向上及びゲート・ソース間容量(以下、Cgsと記
す。)の低減が必要である。その両方を実現するのにも
っとも有効な方法としてゲート長の短縮が挙げられる。
一般に相互コンダクタンスはゲート長に反比例し、Cg
sはゲート長に比例するためである。[Prior Art] A MESFET using a semi-insulating GaAs substrate on which an active layer and a low resistance layer are deposited has a 10GH
It exhibits high gain and low noise even at high frequencies above z, and is used as a main element in satellite communications and other applications. In general, M
In order to reduce the noise value of an ESFET, it is necessary to improve mutual conductance and reduce gate-source capacitance (hereinafter referred to as Cgs). The most effective way to achieve both is to shorten the gate length. Generally, the transconductance is inversely proportional to the gate length, and Cg
This is because s is proportional to the gate length.
【0003】図3は従来の半導体装置の製造方法を示す
工程断面図である。図3(a)はGaAs半導体基板1
に絶縁膜としてSiN膜2を堆積する工程である。図3
(b)では、通常のフォトプロセス及びドライエッチン
グの方法を用いてオーミック電極形成部のSiN膜2に
オーミック形成用窓3を開け、GaAs半導体基板1の
一部を露出させる。図3(c)では、ソース電極4及び
ドレイン電極5を形成する。図3(d)はゲート電極形
成部のSiN膜2にゲート電極形成用窓6を開ける工程
である。図3(e)は、ゲート電極7を形成する工程で
ある。この後、配線を行ってMESFETを完成する。FIG. 3 is a process cross-sectional view showing a conventional method for manufacturing a semiconductor device. FIG. 3(a) shows a GaAs semiconductor substrate 1
In this step, a SiN film 2 is deposited as an insulating film. Figure 3
In (b), an ohmic formation window 3 is opened in the SiN film 2 at the ohmic electrode formation part using a normal photo process and dry etching method, and a part of the GaAs semiconductor substrate 1 is exposed. In FIG. 3(c), a source electrode 4 and a drain electrode 5 are formed. FIG. 3D shows a step of opening a gate electrode forming window 6 in the SiN film 2 in the gate electrode forming area. FIG. 3(e) shows a step of forming the gate electrode 7. After this, wiring is performed to complete the MESFET.
【0004】以上のような従来の半導体装置の製造方法
では、フォトプロセスを用いて絶縁膜にゲート電極形成
窓を開ける際、光源からの光に加えてオーミック電極表
面で反射した光の干渉により、ゲート電極形成用窓が本
来の寸法―マスクサイズ―よりも大きくなり、また寸法
にばらつきが生じる。そのためゲート長が増大し、ノイ
ズ値の低減及び高い歩留まりを実現することができなか
った。In the conventional semiconductor device manufacturing method as described above, when a gate electrode formation window is opened in an insulating film using a photo process, interference of light reflected from the ohmic electrode surface in addition to the light from the light source causes The window for forming the gate electrode becomes larger than its original dimension (mask size), and the dimensions also vary. As a result, the gate length increases, making it impossible to reduce the noise value and achieve high yield.
【0005】[0005]
【発明が解決しようとする課題】図3に示した従来の半
導体装置の製造方法ではゲート電極形成用窓を、寸法ど
おりに形成することができず、極めてゲート長の短い半
導体装置を歩留まり良く製造することができなかった。[Problems to be Solved by the Invention] In the conventional semiconductor device manufacturing method shown in FIG. 3, it is not possible to form a window for forming a gate electrode according to the dimensions, and it is difficult to manufacture a semiconductor device with an extremely short gate length with a high yield. I couldn't.
【0006】本発明は、かかる点に艦みてなされたもの
で、極めてゲート長の短い半導体装置を歩留まり良く製
造する方法の提供をその目的としている。The present invention has been made in view of this point, and its object is to provide a method for manufacturing a semiconductor device with an extremely short gate length at a high yield.
【0007】[0007]
【課題を解決するための手段】本発明は上記課題を解決
するため、半導体基板上に絶縁膜を堆積する工程と、前
記絶縁膜のゲート電極形成部に第一開口部を設けて前記
半導体基板の一部分を露出させる工程と、前記絶縁膜の
オーミック電極形成部に第二開口部を設けて前記半導体
基板の一部分を露出させる工程と、前記第二開口部にオ
ーミック電極を形成する工程と、前記第一開口部にゲー
ト電極を形成する工程をこの順に行う半導体装置の製造
方法とするものである。[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention includes a step of depositing an insulating film on a semiconductor substrate, and a step of depositing an insulating film on a semiconductor substrate, and providing a first opening in a gate electrode forming portion of the insulating film. a step of exposing a portion of the semiconductor substrate by providing a second opening in the ohmic electrode forming portion of the insulating film; a step of forming an ohmic electrode in the second opening; This is a method of manufacturing a semiconductor device in which the steps of forming a gate electrode in the first opening are performed in this order.
【0008】[0008]
【作用】本発明は上記した構成により、電界効果トラン
ジスターにおいて絶縁膜にフォトプロセスを用いてゲー
ト電極形成窓を開けた後でオーミック電極を形成するた
め、窓開け時のフォトプロセスにおいてオーミック電極
表面からの反射光による干渉を受けない。そのためゲー
ト長が極めて小さいゲートを精度良く形成することがで
き、相互コンダクタンスの増大及びCgsの低減を実現
し、極めてノイズ値の低い素子を歩留まり良く製造する
ことが可能となる。[Operation] With the above-described configuration, the present invention forms an ohmic electrode after opening a gate electrode formation window in an insulating film using a photo process in a field effect transistor. No interference from reflected light. Therefore, a gate having an extremely small gate length can be formed with high precision, increasing mutual conductance and reducing Cgs, and making it possible to manufacture devices with extremely low noise values with high yield.
【0009】[0009]
【実施例】図1は本発明の第1の実施例の半導体装置の
製造方法の工程断面図である。図1において図3と等価
な部分については同一の参照番号を付して示すものとす
る。図1(a)は、GaAs半導体基板1に絶縁膜とし
てSiN膜2を堆積する工程である。図1(b)は、通
常のフォトプロセス及びドライエッチングの方法を用い
てSiN膜2にゲート電極形成用窓6を開け、GaAs
半導体基板1の一部分を露出させる工程である。図1(
c)は、SiN膜2にオーミック電極形成用窓を開けて
GaAs半導体基板の一部分を露出させた後、ソース電
極4及びドレイン電極5を形成する工程である。図1(
d)は、ゲート電極形成用窓6にゲート電極7を形成す
る工程である。この後、配線を行ってMESFETを完
成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a process cross-sectional view of a method for manufacturing a semiconductor device according to a first embodiment of the present invention. Portions in FIG. 1 that are equivalent to those in FIG. 3 are designated by the same reference numerals. FIG. 1A shows a step of depositing a SiN film 2 as an insulating film on a GaAs semiconductor substrate 1. As shown in FIG. In FIG. 1(b), a window 6 for forming a gate electrode is opened in the SiN film 2 using a normal photo process and dry etching method, and a window 6 for forming a gate electrode is opened in a GaAs film.
This is a step of exposing a portion of the semiconductor substrate 1. Figure 1 (
c) is a step in which a window for forming an ohmic electrode is opened in the SiN film 2 to expose a portion of the GaAs semiconductor substrate, and then a source electrode 4 and a drain electrode 5 are formed. Figure 1 (
d) is a step of forming the gate electrode 7 in the gate electrode forming window 6. After this, wiring is performed to complete the MESFET.
【0010】図1に示した本発明の半導体装置の製造方
法では、SiN膜などの絶縁膜にフォトプロセスを用い
てゲート電極形成用窓を開ける時点では、オーミック電
極がまだ形成されていない。そのため、従来問題となっ
たオーミック電極表面からの反射光による干渉を受ける
ことなくフォトプロセスを行えるので、ゲート電極形成
用窓を極めて小さく、精度良く形成することができる。
従来の製造方法ではゲート長0.5μmのマスクを用い
ても実際には約0.55μmになっていたが、本発明の
製造方法を用いることにより、マスクサイズどおり0.
5μmにすることが可能となった。In the method of manufacturing a semiconductor device of the present invention shown in FIG. 1, an ohmic electrode has not yet been formed at the time when a window for forming a gate electrode is opened in an insulating film such as a SiN film using a photo process. Therefore, photoprocessing can be performed without interference from light reflected from the surface of the ohmic electrode, which has been a problem in the past, so that the window for forming the gate electrode can be formed extremely small and with high precision. In the conventional manufacturing method, even if a mask with a gate length of 0.5 μm is used, the actual gate length is about 0.55 μm, but by using the manufacturing method of the present invention, the gate length can be adjusted to 0.5 μm, which is the same as the mask size.
It became possible to reduce the thickness to 5 μm.
【0011】また、図2は本発明の第2の実施例の半導
体装置の製造方法の工程断面図である。図2において図
1及び図3と等価な部分については同一の参照番号を付
して示すものとする。図2(a)は、GaAs半導体基
板1に絶縁膜としてSiN膜2を堆積する工程である。
図2(b)は、通常のフォトプロセス及びドライエッチ
ングの方法を用いてSiN膜2にゲート電極形成用窓6
及びオーミック電極形成用窓3を同時に開けてGaAs
半導体基板の一部分を露出させる工程である。図2(c
)は、ソース電極4及びドレイン電極5を形成する工程
である。図2(d)は、ゲート電極7を形成する工程で
ある。この後、配線を行ってMESFETを完成する。Further, FIG. 2 is a process cross-sectional view of a method for manufacturing a semiconductor device according to a second embodiment of the present invention. In FIG. 2, parts equivalent to those in FIGS. 1 and 3 are designated by the same reference numerals. FIG. 2A shows a step of depositing a SiN film 2 as an insulating film on a GaAs semiconductor substrate 1. As shown in FIG. FIG. 2(b) shows a window 6 for forming a gate electrode on the SiN film 2 using a normal photo process and dry etching method.
and ohmic electrode forming window 3 are opened at the same time.
This is a process of exposing a portion of the semiconductor substrate. Figure 2(c)
) is a step of forming the source electrode 4 and the drain electrode 5. FIG. 2(d) shows a step of forming the gate electrode 7. After this, wiring is performed to complete the MESFET.
【0012】図2に示した本発明の半導体装置の製造方
法では、SiN膜などの絶縁膜にフォトプロセスを用い
てゲート電極形成用窓を開ける時点では、オーミック電
極がまだ形成されていない。そのため、従来問題となっ
たオーミック電極表面からの反射光による干渉を受ける
ことなくフォトプロセスを行えるので、ゲート電極形成
用窓を極めて小さく、精度良く形成することができる。
さらにゲート電極形成用窓及びオーミック電極形成用窓
を同時に形成することにより、工程数の低減が図れる。In the method of manufacturing a semiconductor device of the present invention shown in FIG. 2, an ohmic electrode has not yet been formed at the time when a window for forming a gate electrode is opened in an insulating film such as a SiN film using a photo process. Therefore, photoprocessing can be performed without interference from light reflected from the surface of the ohmic electrode, which has been a problem in the past, so that the window for forming the gate electrode can be formed extremely small and with high precision. Furthermore, by forming the gate electrode forming window and the ohmic electrode forming window at the same time, the number of steps can be reduced.
【0013】[0013]
【発明の効果】以上述べてきたように、本発明により次
の効果がもたらされる。[Effects of the Invention] As described above, the present invention provides the following effects.
【0014】1)電界効果トランジスターにおいて、絶
縁膜にフォトプロセスを用いてゲート電極形成窓を開け
た後でオーミック電極を形成するため、窓開け時のフォ
トプロセスにおいてオーミック電極表面からの反射光に
よる干渉を受けず、ゲート長が極めて小さいゲートを精
度良く形成することができ、相互コンダクタンスの増大
及びCgsの低減を実現し、極めてノイズ値の低い素子
を歩留まり良く製造することが可能となる。1) In a field effect transistor, an ohmic electrode is formed after a gate electrode formation window is opened in an insulating film using a photo process, so interference due to reflected light from the surface of the ohmic electrode occurs during the photo process when opening the window. It is possible to form a gate with an extremely small gate length with high precision without causing any noise, and it is possible to increase mutual conductance and reduce Cgs, and to manufacture devices with extremely low noise values with high yield.
【0015】2)電界効果トランジスターにおいて、絶
縁膜にフォトプロセスを用いてゲート電極形成窓を開け
た後でオーミック電極を形成するため、窓開け時のフォ
トプロセスにおいてオーミック電極表面からの反射光に
よる干渉を受けず、ゲート長が極めて小さいゲートを精
度良く形成することができ、相互コンダクタンスの増大
及びCgsの低減を実現し、極めてノイズ値の低い素子
を歩留まり良く製造することが可能となる。さらに、ゲ
ート電極形成用窓及びオーミック電極形成用窓を同時に
形成することにより、工程数の低減が図れる。2) In a field effect transistor, an ohmic electrode is formed after a gate electrode formation window is opened in the insulating film using a photo process, so interference due to reflected light from the surface of the ohmic electrode occurs during the photo process when opening the window. It is possible to form a gate with an extremely small gate length with high precision without causing any noise, and it is possible to increase mutual conductance and reduce Cgs, and to manufacture devices with extremely low noise values with high yield. Furthermore, by forming the gate electrode forming window and the ohmic electrode forming window at the same time, the number of steps can be reduced.
【図1】本発明の第1の実施例による半導体装置の製造
方法を示す工程断面図である。FIG. 1 is a process cross-sectional view showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例による半導体装置の製造
方法を示す工程断面図である。FIG. 2 is a process cross-sectional view showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図3】従来の半導体装置の製造方法を示す工程断面図
である。FIG. 3 is a process cross-sectional view showing a conventional method for manufacturing a semiconductor device.
1 GaAs半導体基板 2 SiN膜 3 オーミック電極形成用窓 4 ソース電極 5 ドレイン電極 6 ゲート電極形成用窓 7 ゲート電極 1 GaAs semiconductor substrate 2 SiN film 3 Window for ohmic electrode formation 4 Source electrode 5 Drain electrode 6 Window for gate electrode formation 7 Gate electrode
Claims (2)
と、前記絶縁膜のゲート電極形成部に第一開口部を設け
て前記半導体基板の一部分を露出させる工程と、前記絶
縁膜のオーミック電極形成部に第二開口部を設けて前記
半導体基板の一部分を露出させる工程と、前記第二開口
部にオーミック電極を形成する工程と、前記第一開口部
にゲート電極を形成する工程をこの順に行うことを特徴
とする半導体装置の製造方法。1. A step of depositing an insulating film on a semiconductor substrate, a step of providing a first opening in a gate electrode forming portion of the insulating film to expose a part of the semiconductor substrate, and depositing an ohmic electrode of the insulating film. A step of providing a second opening in the formation part to expose a part of the semiconductor substrate, a step of forming an ohmic electrode in the second opening, and a step of forming a gate electrode in the first opening are performed in this order. 1. A method of manufacturing a semiconductor device, characterized in that:
程と、前記絶縁膜のゲート電極形成部及びオーミック電
極形成部同時に開口部を設けて前記半導体基板の一部分
を露出させる工程と、オーミック電極を形成する工程と
、ゲート電極を形成する工程とを備えたことを特徴とす
る半導体装置の製造方法。2. A step of depositing an insulating film on a semiconductor substrate, a step of simultaneously providing an opening in the gate electrode forming portion and an ohmic electrode forming portion of the insulating film to expose a portion of the semiconductor substrate, and depositing an ohmic electrode on the semiconductor substrate. 1. A method of manufacturing a semiconductor device, comprising: a step of forming a gate electrode; and a step of forming a gate electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100695A JPH04329643A (en) | 1991-05-02 | 1991-05-02 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100695A JPH04329643A (en) | 1991-05-02 | 1991-05-02 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329643A true JPH04329643A (en) | 1992-11-18 |
Family
ID=14280867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100695A Pending JPH04329643A (en) | 1991-05-02 | 1991-05-02 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329643A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109971A (en) * | 2001-09-28 | 2003-04-11 | Honda Motor Co Ltd | Method for manufacturing semiconductor device |
-
1991
- 1991-05-02 JP JP3100695A patent/JPH04329643A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109971A (en) * | 2001-09-28 | 2003-04-11 | Honda Motor Co Ltd | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03185739A (en) | Self-aligning t gate hemt | |
| JPH07107905B2 (en) | Method for manufacturing semiconductor device | |
| JP3077524B2 (en) | Method for manufacturing semiconductor device | |
| US5776805A (en) | Method for manufacturing MESFET | |
| JPH04329643A (en) | Manufacture of semiconductor device | |
| JPS61248570A (en) | Mesfet device and manufacture thereof | |
| JPH0323643A (en) | Semiconductor device and manufacture thereof | |
| JPS5838945B2 (en) | Method for manufacturing a short-barrier field effect transistor | |
| JP2714026B2 (en) | Method for forming electrode for semiconductor device | |
| JPH0713982B2 (en) | Method of manufacturing Schottky field effect transistor | |
| JP2825284B2 (en) | Method for manufacturing semiconductor device | |
| JPH02273939A (en) | Manufacture of field effect type semiconductor device | |
| JPH0684950A (en) | Manufacture of field effect transistor | |
| JP2788273B2 (en) | Method for forming electrode for semiconductor device | |
| JP2906856B2 (en) | Method for manufacturing field effect transistor | |
| JP2868771B2 (en) | Method of forming alignment mark for electron beam exposure | |
| JPS60120574A (en) | Manufacture of field effect transistor | |
| JPH0845962A (en) | Method for manufacturing semiconductor device | |
| JPH0362017B2 (en) | ||
| JPH02266535A (en) | Manufacture of field-effect semiconductor device | |
| JPS59224177A (en) | Method for manufacturing field effect transistors | |
| JPH05175243A (en) | Method for manufacturing semiconductor device | |
| JPH04206839A (en) | Semiconductor device and its manufacture | |
| JPH0327536A (en) | Manufacture of field effect transistor | |
| JPH05275455A (en) | Semiconductor device and its manufacture |