JPH04329643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04329643A JPH04329643A JP3100695A JP10069591A JPH04329643A JP H04329643 A JPH04329643 A JP H04329643A JP 3100695 A JP3100695 A JP 3100695A JP 10069591 A JP10069591 A JP 10069591A JP H04329643 A JPH04329643 A JP H04329643A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- window
- gate electrode
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
ー特に半絶縁性ＧａＡｓ基板上に形成されたショットキ
ー接合を有する電界効果トランジスター（以下、ＭＥＳ
ＦＥＴと記す。）の製造方法に関する。
ー特に半絶縁性ＧａＡｓ基板上に形成されたショットキ
ー接合を有する電界効果トランジスター（以下、ＭＥＳ
ＦＥＴと記す。）の製造方法に関する。
【０００２】
【従来の技術】半絶縁性ＧａＡｓ基板上に活性層と低抵
抗層を堆積した基板を用いたＭＥＳＦＥＴは、１０ＧＨ
ｚ以上の高周波でも高い利得と低いノイズ値を示し、衛
星通信等の主力素子として用いられている。一般に、Ｍ
ＥＳＦＥＴのノイズ値を低減するには相互コンダクタン
スの向上及びゲート・ソース間容量（以下、Ｃｇｓと記
す。）の低減が必要である。その両方を実現するのにも
っとも有効な方法としてゲート長の短縮が挙げられる。 一般に相互コンダクタンスはゲート長に反比例し、Ｃｇ
ｓはゲート長に比例するためである。
抗層を堆積した基板を用いたＭＥＳＦＥＴは、１０ＧＨ
ｚ以上の高周波でも高い利得と低いノイズ値を示し、衛
星通信等の主力素子として用いられている。一般に、Ｍ
ＥＳＦＥＴのノイズ値を低減するには相互コンダクタン
スの向上及びゲート・ソース間容量（以下、Ｃｇｓと記
す。）の低減が必要である。その両方を実現するのにも
っとも有効な方法としてゲート長の短縮が挙げられる。 一般に相互コンダクタンスはゲート長に反比例し、Ｃｇ
ｓはゲート長に比例するためである。
【０００３】図３は従来の半導体装置の製造方法を示す
工程断面図である。図３（ａ）はＧａＡｓ半導体基板１
に絶縁膜としてＳｉＮ膜２を堆積する工程である。図３
（ｂ）では、通常のフォトプロセス及びドライエッチン
グの方法を用いてオーミック電極形成部のＳｉＮ膜２に
オーミック形成用窓３を開け、ＧａＡｓ半導体基板１の
一部を露出させる。図３（ｃ）では、ソース電極４及び
ドレイン電極５を形成する。図３（ｄ）はゲート電極形
成部のＳｉＮ膜２にゲート電極形成用窓６を開ける工程
である。図３（ｅ）は、ゲート電極７を形成する工程で
ある。この後、配線を行ってＭＥＳＦＥＴを完成する。
工程断面図である。図３（ａ）はＧａＡｓ半導体基板１
に絶縁膜としてＳｉＮ膜２を堆積する工程である。図３
（ｂ）では、通常のフォトプロセス及びドライエッチン
グの方法を用いてオーミック電極形成部のＳｉＮ膜２に
オーミック形成用窓３を開け、ＧａＡｓ半導体基板１の
一部を露出させる。図３（ｃ）では、ソース電極４及び
ドレイン電極５を形成する。図３（ｄ）はゲート電極形
成部のＳｉＮ膜２にゲート電極形成用窓６を開ける工程
である。図３（ｅ）は、ゲート電極７を形成する工程で
ある。この後、配線を行ってＭＥＳＦＥＴを完成する。
【０００４】以上のような従来の半導体装置の製造方法
では、フォトプロセスを用いて絶縁膜にゲート電極形成
窓を開ける際、光源からの光に加えてオーミック電極表
面で反射した光の干渉により、ゲート電極形成用窓が本
来の寸法―マスクサイズ―よりも大きくなり、また寸法
にばらつきが生じる。そのためゲート長が増大し、ノイ
ズ値の低減及び高い歩留まりを実現することができなか
った。
では、フォトプロセスを用いて絶縁膜にゲート電極形成
窓を開ける際、光源からの光に加えてオーミック電極表
面で反射した光の干渉により、ゲート電極形成用窓が本
来の寸法―マスクサイズ―よりも大きくなり、また寸法
にばらつきが生じる。そのためゲート長が増大し、ノイ
ズ値の低減及び高い歩留まりを実現することができなか
った。
【０００５】
【発明が解決しようとする課題】図３に示した従来の半
導体装置の製造方法ではゲート電極形成用窓を、寸法ど
おりに形成することができず、極めてゲート長の短い半
導体装置を歩留まり良く製造することができなかった。
導体装置の製造方法ではゲート電極形成用窓を、寸法ど
おりに形成することができず、極めてゲート長の短い半
導体装置を歩留まり良く製造することができなかった。
【０００６】本発明は、かかる点に艦みてなされたもの
で、極めてゲート長の短い半導体装置を歩留まり良く製
造する方法の提供をその目的としている。
で、極めてゲート長の短い半導体装置を歩留まり良く製
造する方法の提供をその目的としている。
【０００７】
【課題を解決するための手段】本発明は上記課題を解決
するため、半導体基板上に絶縁膜を堆積する工程と、前
記絶縁膜のゲート電極形成部に第一開口部を設けて前記
半導体基板の一部分を露出させる工程と、前記絶縁膜の
オーミック電極形成部に第二開口部を設けて前記半導体
基板の一部分を露出させる工程と、前記第二開口部にオ
ーミック電極を形成する工程と、前記第一開口部にゲー
ト電極を形成する工程をこの順に行う半導体装置の製造
方法とするものである。
するため、半導体基板上に絶縁膜を堆積する工程と、前
記絶縁膜のゲート電極形成部に第一開口部を設けて前記
半導体基板の一部分を露出させる工程と、前記絶縁膜の
オーミック電極形成部に第二開口部を設けて前記半導体
基板の一部分を露出させる工程と、前記第二開口部にオ
ーミック電極を形成する工程と、前記第一開口部にゲー
ト電極を形成する工程をこの順に行う半導体装置の製造
方法とするものである。
【０００８】
【作用】本発明は上記した構成により、電界効果トラン
ジスターにおいて絶縁膜にフォトプロセスを用いてゲー
ト電極形成窓を開けた後でオーミック電極を形成するた
め、窓開け時のフォトプロセスにおいてオーミック電極
表面からの反射光による干渉を受けない。そのためゲー
ト長が極めて小さいゲートを精度良く形成することがで
き、相互コンダクタンスの増大及びＣｇｓの低減を実現
し、極めてノイズ値の低い素子を歩留まり良く製造する
ことが可能となる。
ジスターにおいて絶縁膜にフォトプロセスを用いてゲー
ト電極形成窓を開けた後でオーミック電極を形成するた
め、窓開け時のフォトプロセスにおいてオーミック電極
表面からの反射光による干渉を受けない。そのためゲー
ト長が極めて小さいゲートを精度良く形成することがで
き、相互コンダクタンスの増大及びＣｇｓの低減を実現
し、極めてノイズ値の低い素子を歩留まり良く製造する
ことが可能となる。
【０００９】
【実施例】図１は本発明の第１の実施例の半導体装置の
製造方法の工程断面図である。図１において図３と等価
な部分については同一の参照番号を付して示すものとす
る。図１（ａ）は、ＧａＡｓ半導体基板１に絶縁膜とし
てＳｉＮ膜２を堆積する工程である。図１（ｂ）は、通
常のフォトプロセス及びドライエッチングの方法を用い
てＳｉＮ膜２にゲート電極形成用窓６を開け、ＧａＡｓ
半導体基板１の一部分を露出させる工程である。図１（
ｃ）は、ＳｉＮ膜２にオーミック電極形成用窓を開けて
ＧａＡｓ半導体基板の一部分を露出させた後、ソース電
極４及びドレイン電極５を形成する工程である。図１（
ｄ）は、ゲート電極形成用窓６にゲート電極７を形成す
る工程である。この後、配線を行ってＭＥＳＦＥＴを完
成する。
製造方法の工程断面図である。図１において図３と等価
な部分については同一の参照番号を付して示すものとす
る。図１（ａ）は、ＧａＡｓ半導体基板１に絶縁膜とし
てＳｉＮ膜２を堆積する工程である。図１（ｂ）は、通
常のフォトプロセス及びドライエッチングの方法を用い
てＳｉＮ膜２にゲート電極形成用窓６を開け、ＧａＡｓ
半導体基板１の一部分を露出させる工程である。図１（
ｃ）は、ＳｉＮ膜２にオーミック電極形成用窓を開けて
ＧａＡｓ半導体基板の一部分を露出させた後、ソース電
極４及びドレイン電極５を形成する工程である。図１（
ｄ）は、ゲート電極形成用窓６にゲート電極７を形成す
る工程である。この後、配線を行ってＭＥＳＦＥＴを完
成する。
【００１０】図１に示した本発明の半導体装置の製造方
法では、ＳｉＮ膜などの絶縁膜にフォトプロセスを用い
てゲート電極形成用窓を開ける時点では、オーミック電
極がまだ形成されていない。そのため、従来問題となっ
たオーミック電極表面からの反射光による干渉を受ける
ことなくフォトプロセスを行えるので、ゲート電極形成
用窓を極めて小さく、精度良く形成することができる。 従来の製造方法ではゲート長０．５μｍのマスクを用い
ても実際には約０．５５μｍになっていたが、本発明の
製造方法を用いることにより、マスクサイズどおり０．
５μｍにすることが可能となった。
法では、ＳｉＮ膜などの絶縁膜にフォトプロセスを用い
てゲート電極形成用窓を開ける時点では、オーミック電
極がまだ形成されていない。そのため、従来問題となっ
たオーミック電極表面からの反射光による干渉を受ける
ことなくフォトプロセスを行えるので、ゲート電極形成
用窓を極めて小さく、精度良く形成することができる。 従来の製造方法ではゲート長０．５μｍのマスクを用い
ても実際には約０．５５μｍになっていたが、本発明の
製造方法を用いることにより、マスクサイズどおり０．
５μｍにすることが可能となった。
【００１１】また、図２は本発明の第２の実施例の半導
体装置の製造方法の工程断面図である。図２において図
１及び図３と等価な部分については同一の参照番号を付
して示すものとする。図２（ａ）は、ＧａＡｓ半導体基
板１に絶縁膜としてＳｉＮ膜２を堆積する工程である。 図２（ｂ）は、通常のフォトプロセス及びドライエッチ
ングの方法を用いてＳｉＮ膜２にゲート電極形成用窓６
及びオーミック電極形成用窓３を同時に開けてＧａＡｓ
半導体基板の一部分を露出させる工程である。図２（ｃ
）は、ソース電極４及びドレイン電極５を形成する工程
である。図２（ｄ）は、ゲート電極７を形成する工程で
ある。この後、配線を行ってＭＥＳＦＥＴを完成する。
体装置の製造方法の工程断面図である。図２において図
１及び図３と等価な部分については同一の参照番号を付
して示すものとする。図２（ａ）は、ＧａＡｓ半導体基
板１に絶縁膜としてＳｉＮ膜２を堆積する工程である。 図２（ｂ）は、通常のフォトプロセス及びドライエッチ
ングの方法を用いてＳｉＮ膜２にゲート電極形成用窓６
及びオーミック電極形成用窓３を同時に開けてＧａＡｓ
半導体基板の一部分を露出させる工程である。図２（ｃ
）は、ソース電極４及びドレイン電極５を形成する工程
である。図２（ｄ）は、ゲート電極７を形成する工程で
ある。この後、配線を行ってＭＥＳＦＥＴを完成する。
【００１２】図２に示した本発明の半導体装置の製造方
法では、ＳｉＮ膜などの絶縁膜にフォトプロセスを用い
てゲート電極形成用窓を開ける時点では、オーミック電
極がまだ形成されていない。そのため、従来問題となっ
たオーミック電極表面からの反射光による干渉を受ける
ことなくフォトプロセスを行えるので、ゲート電極形成
用窓を極めて小さく、精度良く形成することができる。 さらにゲート電極形成用窓及びオーミック電極形成用窓
を同時に形成することにより、工程数の低減が図れる。
法では、ＳｉＮ膜などの絶縁膜にフォトプロセスを用い
てゲート電極形成用窓を開ける時点では、オーミック電
極がまだ形成されていない。そのため、従来問題となっ
たオーミック電極表面からの反射光による干渉を受ける
ことなくフォトプロセスを行えるので、ゲート電極形成
用窓を極めて小さく、精度良く形成することができる。 さらにゲート電極形成用窓及びオーミック電極形成用窓
を同時に形成することにより、工程数の低減が図れる。
【００１３】
【発明の効果】以上述べてきたように、本発明により次
の効果がもたらされる。
の効果がもたらされる。
【００１４】１）電界効果トランジスターにおいて、絶
縁膜にフォトプロセスを用いてゲート電極形成窓を開け
た後でオーミック電極を形成するため、窓開け時のフォ
トプロセスにおいてオーミック電極表面からの反射光に
よる干渉を受けず、ゲート長が極めて小さいゲートを精
度良く形成することができ、相互コンダクタンスの増大
及びＣｇｓの低減を実現し、極めてノイズ値の低い素子
を歩留まり良く製造することが可能となる。
縁膜にフォトプロセスを用いてゲート電極形成窓を開け
た後でオーミック電極を形成するため、窓開け時のフォ
トプロセスにおいてオーミック電極表面からの反射光に
よる干渉を受けず、ゲート長が極めて小さいゲートを精
度良く形成することができ、相互コンダクタンスの増大
及びＣｇｓの低減を実現し、極めてノイズ値の低い素子
を歩留まり良く製造することが可能となる。
【００１５】２）電界効果トランジスターにおいて、絶
縁膜にフォトプロセスを用いてゲート電極形成窓を開け
た後でオーミック電極を形成するため、窓開け時のフォ
トプロセスにおいてオーミック電極表面からの反射光に
よる干渉を受けず、ゲート長が極めて小さいゲートを精
度良く形成することができ、相互コンダクタンスの増大
及びＣｇｓの低減を実現し、極めてノイズ値の低い素子
を歩留まり良く製造することが可能となる。さらに、ゲ
ート電極形成用窓及びオーミック電極形成用窓を同時に
形成することにより、工程数の低減が図れる。
縁膜にフォトプロセスを用いてゲート電極形成窓を開け
た後でオーミック電極を形成するため、窓開け時のフォ
トプロセスにおいてオーミック電極表面からの反射光に
よる干渉を受けず、ゲート長が極めて小さいゲートを精
度良く形成することができ、相互コンダクタンスの増大
及びＣｇｓの低減を実現し、極めてノイズ値の低い素子
を歩留まり良く製造することが可能となる。さらに、ゲ
ート電極形成用窓及びオーミック電極形成用窓を同時に
形成することにより、工程数の低減が図れる。
【図１】本発明の第１の実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図２】本発明の第２の実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図３】従来の半導体装置の製造方法を示す工程断面図
である。
である。
１ ＧａＡｓ半導体基板
２ ＳｉＮ膜
３ オーミック電極形成用窓
４ ソース電極
５ ドレイン電極
６ ゲート電極形成用窓
７ ゲート電極
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を堆積する工程
と、前記絶縁膜のゲート電極形成部に第一開口部を設け
て前記半導体基板の一部分を露出させる工程と、前記絶
縁膜のオーミック電極形成部に第二開口部を設けて前記
半導体基板の一部分を露出させる工程と、前記第二開口
部にオーミック電極を形成する工程と、前記第一開口部
にゲート電極を形成する工程をこの順に行うことを特徴
とする半導体装置の製造方法。 - 【請求項２】 半導体基板上にに絶縁膜を堆積する工
程と、前記絶縁膜のゲート電極形成部及びオーミック電
極形成部同時に開口部を設けて前記半導体基板の一部分
を露出させる工程と、オーミック電極を形成する工程と
、ゲート電極を形成する工程とを備えたことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100695A JPH04329643A (ja) | 1991-05-02 | 1991-05-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100695A JPH04329643A (ja) | 1991-05-02 | 1991-05-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329643A true JPH04329643A (ja) | 1992-11-18 |
Family
ID=14280867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100695A Pending JPH04329643A (ja) | 1991-05-02 | 1991-05-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109971A (ja) * | 2001-09-28 | 2003-04-11 | Honda Motor Co Ltd | 半導体装置の製造方法 |
-
1991
- 1991-05-02 JP JP3100695A patent/JPH04329643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109971A (ja) * | 2001-09-28 | 2003-04-11 | Honda Motor Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03185739A (ja) | 自己整列ｔゲートｈｅｍｔ | |
| JPH07107905B2 (ja) | 半導体素子の製造方法 | |
| JP3077524B2 (ja) | 半導体装置の製造方法 | |
| US5776805A (en) | Method for manufacturing MESFET | |
| JPH04329643A (ja) | 半導体装置の製造方法 | |
| JPS61248570A (ja) | Ｍｅｓｆｅｔ装置およびその製造方法 | |
| JPH0323643A (ja) | 半導体装置およびその製造方法 | |
| JPS5838945B2 (ja) | シヨット障壁型電界効果トランジスタの製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH0713982B2 (ja) | ショットキー型電界効果トランジスタの製造方法 | |
| JP2825284B2 (ja) | 半導体装置の製造方法 | |
| JPH02273939A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2788273B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2868771B2 (ja) | 電子ビーム露光用位置合せマークの形成方法 | |
| JPS60120574A (ja) | 電界効果形トランジスタの製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH0362017B2 (ja) | ||
| JPH02266535A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS59224177A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05175243A (ja) | 半導体装置の製造方法 | |
| JPH04206839A (ja) | 半導体装置及びその製造方法 | |
| JPH0327536A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 |