JPH04329662A - 半導体装置とその製造方法及び実装方法 - Google Patents
半導体装置とその製造方法及び実装方法Info
- Publication number
- JPH04329662A JPH04329662A JP3100089A JP10008991A JPH04329662A JP H04329662 A JPH04329662 A JP H04329662A JP 3100089 A JP3100089 A JP 3100089A JP 10008991 A JP10008991 A JP 10008991A JP H04329662 A JPH04329662 A JP H04329662A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- semiconductor
- tape carrier
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置とその製造方
法及び実装方法に関する。詳しくは、メモリー型半導体
装置の様に、同一基板に同一機能の半導体チップを実装
する場合の、ＴＡＢ（テープオートメイテッドボンディ
ング）を利用した高密度実装の半導体装置に関する。
法及び実装方法に関する。詳しくは、メモリー型半導体
装置の様に、同一基板に同一機能の半導体チップを実装
する場合の、ＴＡＢ（テープオートメイテッドボンディ
ング）を利用した高密度実装の半導体装置に関する。
【０００２】
【従来の技術】ＤＲＡＭ等のメモリー型半導体装置を、
同一基板に複数個実装する場合、従来はＴＡＢやワイヤ
・ボンディングにより ＤＩＰ， ＺＩＰ， ＳＯＪ，
ＴＳＯＰ等のパッケージに搭載した後、またはＴＡＢ
によりテープキャリアに搭載した後、基板に実装する等
の方法が取られて来た。
同一基板に複数個実装する場合、従来はＴＡＢやワイヤ
・ボンディングにより ＤＩＰ， ＺＩＰ， ＳＯＪ，
ＴＳＯＰ等のパッケージに搭載した後、またはＴＡＢ
によりテープキャリアに搭載した後、基板に実装する等
の方法が取られて来た。
【０００３】
【発明が解決しようとする課題】上記従来の実装方法に
おいて、ＺＩＰの様な形態を除くパッケージ又はテープ
キャリアの場合、半導体チップの表面が実装時に基板と
平行になるため、平面内での実装密度は、半導体チップ
表面の面積と、半導体チップ１個に対応した、パッケー
ジ又はテープキャリアの面積（半導体チップ表面と同方
向）により制約される。
おいて、ＺＩＰの様な形態を除くパッケージ又はテープ
キャリアの場合、半導体チップの表面が実装時に基板と
平行になるため、平面内での実装密度は、半導体チップ
表面の面積と、半導体チップ１個に対応した、パッケー
ジ又はテープキャリアの面積（半導体チップ表面と同方
向）により制約される。
【０００４】従って、同一基板内にｎ個の半導体チップ
を実装するためには、半導体チップ表面の面積を含む、
パッケージ又はテープキャリア表面の面積のｎ倍以上の
面積が必要となる。例えば図９（ａ）はｎ個のＳＯＪ型
パッケージ１−１〜１−ｎを基板２に実装した場合であ
り、この場合はパッケージ１個の面積のｎ倍以上の面積
が必要となる。
を実装するためには、半導体チップ表面の面積を含む、
パッケージ又はテープキャリア表面の面積のｎ倍以上の
面積が必要となる。例えば図９（ａ）はｎ個のＳＯＪ型
パッケージ１−１〜１−ｎを基板２に実装した場合であ
り、この場合はパッケージ１個の面積のｎ倍以上の面積
が必要となる。
【０００５】また、ＺＩＰの様な形態の場合、半導体チ
ップの表面は実装時に基板と垂直になるため、平面内で
の実装密度は、半導体チップ側面の面積と、半導体チッ
プ１個に対応したパッケージの面積（半導体チップ側面
と同方向、即ち厚さ方向）により制約される。テープキ
ャリア方式では単体で半導体チップの表面を実装時に基
板と垂直にはできないため、ＺＩＰの様な形態はパッケ
ージ方式のみとなるため、半導体チップ１個に対応した
チップの表面又は裏面を覆う樹脂の厚さが平面内での実
装密度の制約となる。
ップの表面は実装時に基板と垂直になるため、平面内で
の実装密度は、半導体チップ側面の面積と、半導体チッ
プ１個に対応したパッケージの面積（半導体チップ側面
と同方向、即ち厚さ方向）により制約される。テープキ
ャリア方式では単体で半導体チップの表面を実装時に基
板と垂直にはできないため、ＺＩＰの様な形態はパッケ
ージ方式のみとなるため、半導体チップ１個に対応した
チップの表面又は裏面を覆う樹脂の厚さが平面内での実
装密度の制約となる。
【０００６】従って、図９（ｂ）に示すように、同一基
板２内にｎ個の半導体チップを実装するためには、半導
体チップ側面の面積を含むパッケージ３（図はＺＩＰ
型）の側面の面積のｎ倍以上の面積が必要となる。
板２内にｎ個の半導体チップを実装するためには、半導
体チップ側面の面積を含むパッケージ３（図はＺＩＰ
型）の側面の面積のｎ倍以上の面積が必要となる。
【０００７】上述のように従来の半導体装置及び実装方
法では実装密度の高密度化ができないという問題があっ
た。本発明は、同一基板上に同一機能の複数の半導体チ
ップを重複して実装する場合の実装密度を高密度化でき
る半導体装置とその製造方法及び実装方法を実現しよう
とする。
法では実装密度の高密度化ができないという問題があっ
た。本発明は、同一基板上に同一機能の複数の半導体チ
ップを重複して実装する場合の実装密度を高密度化でき
る半導体装置とその製造方法及び実装方法を実現しよう
とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置に於
いては、同一プリント基板上に同一機能を有する複数の
半導体チップを重複して実装する半導体装置であって、
２個以上の偶数個の同一機能の半導体チップ１０をＴＡ
Ｂボンディングによりテープキャリア１１に搭載して成
ることを特徴とする。
いては、同一プリント基板上に同一機能を有する複数の
半導体チップを重複して実装する半導体装置であって、
２個以上の偶数個の同一機能の半導体チップ１０をＴＡ
Ｂボンディングによりテープキャリア１１に搭載して成
ることを特徴とする。
【０００９】また、それに加えて、半導体装置を構成す
る半導体チップ１０が、隣り合う半導体チップ１０と、
互いの表面、または裏面が向かい合う様に、テープキャ
リア１１の少なくとも１箇所が折り曲げられていること
を特徴とする。また、それに加えて、半導体装置の端部
のリード１３が最近傍の半導体チップ１０の表面または
裏面に対して９０°〜 １００°に折り曲げられている
ことを特徴とする。また、それに加えて、半導体装置の
端部のリード端子部１３ａ以外が絶縁体の容器１７に挿
入されていることを特徴とする。
る半導体チップ１０が、隣り合う半導体チップ１０と、
互いの表面、または裏面が向かい合う様に、テープキャ
リア１１の少なくとも１箇所が折り曲げられていること
を特徴とする。また、それに加えて、半導体装置の端部
のリード１３が最近傍の半導体チップ１０の表面または
裏面に対して９０°〜 １００°に折り曲げられている
ことを特徴とする。また、それに加えて、半導体装置の
端部のリード端子部１３ａ以外が絶縁体の容器１７に挿
入されていることを特徴とする。
【００１０】また本発明の半導体装置の製造方法におい
ては、半導体装置の端部のリード端子部１３ａ以外が絶
縁体の容器１７に挿入された半導体装置において、該容
器１７中を樹脂１８のポッティングにより封止すること
を特徴とする。
ては、半導体装置の端部のリード端子部１３ａ以外が絶
縁体の容器１７に挿入された半導体装置において、該容
器１７中を樹脂１８のポッティングにより封止すること
を特徴とする。
【００１１】また、本発明の半導体装置の実装方法に於
いては、テープキャリア１１に搭載された２個以上の偶
数個の同一機能の半導体チップ１０により構成された半
導体装置１６を、実装基板１４に実装することを特徴と
する。また、それに加えて、半導体装置の端部のリード
端子部１３ａを、ＴＡＢ技術によるボンディング、また
はフロー、リフロー実装により実装基板１４に実装する
ことを特徴とする。
いては、テープキャリア１１に搭載された２個以上の偶
数個の同一機能の半導体チップ１０により構成された半
導体装置１６を、実装基板１４に実装することを特徴と
する。また、それに加えて、半導体装置の端部のリード
端子部１３ａを、ＴＡＢ技術によるボンディング、また
はフロー、リフロー実装により実装基板１４に実装する
ことを特徴とする。
【００１２】また、半導体装置の端部のリード１３が最
近傍の半導体チップ１０の表面または裏面に対して９０
°〜 １００°に折り曲げられた半導体装置の、端部の
リード端子部１３ａをＴＡＢ技術によるボンディング、
又はフロー、リフロー実装により実装基板１４に実装す
ることを特徴とする。
近傍の半導体チップ１０の表面または裏面に対して９０
°〜 １００°に折り曲げられた半導体装置の、端部の
リード端子部１３ａをＴＡＢ技術によるボンディング、
又はフロー、リフロー実装により実装基板１４に実装す
ることを特徴とする。
【００１３】また、それに加えて、半導体装置のリード
端子部１３ａ以外に、絶縁体の容器１７を装着すること
を特徴とする。また、それに加えて、半導体装置のリー
ド端子部１３ａ以外に、上面に孔２２のあいた絶縁体の
容器１７を装着することを特徴とする。また、それに加
えて、絶縁体の容器１７の中を、容器上面の孔２２から
樹脂１８のポッティングにより封止することを特徴とす
る。この構成を採ることにより、同一基板上に同一機能
の複数の半導体チップを重複して実装する場合の実装密
度を高密度化できる半導体装置とその製造方法及び実装
方法が得られる。
端子部１３ａ以外に、絶縁体の容器１７を装着すること
を特徴とする。また、それに加えて、半導体装置のリー
ド端子部１３ａ以外に、上面に孔２２のあいた絶縁体の
容器１７を装着することを特徴とする。また、それに加
えて、絶縁体の容器１７の中を、容器上面の孔２２から
樹脂１８のポッティングにより封止することを特徴とす
る。この構成を採ることにより、同一基板上に同一機能
の複数の半導体チップを重複して実装する場合の実装密
度を高密度化できる半導体装置とその製造方法及び実装
方法が得られる。
【００１４】
【作用】図１は本発明の原理説明図であり、（ａ）は（
ｂ）図のＺ矢視図、（ｂ）は（ａ）図のｂ−ｂ線におけ
る断面図である。本発明は同図に示すように、複数個（
図は２個）の同一機能を有する半導体チップ１０−１，
１０−２をＴＡＢ技術によりテープキャリア１１に搭載
し、半導体チップの電極１２とテープキャリアのリード
１３とをボンディングし、さらに２つの半導体チップ１
０−１，１０−２が、その裏面同士が向い合う様にテー
プキャリア１１を折り曲げ、さらに該テープキャリア１
１の両端でリード１３を半導体チップに対して９０°〜
１００°に折り曲げている。
ｂ）図のＺ矢視図、（ｂ）は（ａ）図のｂ−ｂ線におけ
る断面図である。本発明は同図に示すように、複数個（
図は２個）の同一機能を有する半導体チップ１０−１，
１０−２をＴＡＢ技術によりテープキャリア１１に搭載
し、半導体チップの電極１２とテープキャリアのリード
１３とをボンディングし、さらに２つの半導体チップ１
０−１，１０−２が、その裏面同士が向い合う様にテー
プキャリア１１を折り曲げ、さらに該テープキャリア１
１の両端でリード１３を半導体チップに対して９０°〜
１００°に折り曲げている。
【００１５】このように構成することにより、半導体チ
ップ１０−１，１０−２が搭載基板１４に垂直となる様
に搭載することが可能となり、実装面積を小さくするこ
とができる。
ップ１０−１，１０−２が搭載基板１４に垂直となる様
に搭載することが可能となり、実装面積を小さくするこ
とができる。
【００１６】
【実施例】図２は本発明の第１の実施例を示す図である
。本実施例は同図に示すように、同一機能を有する２個
以上の偶数個の半導体チップ１０−１〜１０−ｎが予め
窓１１ａを窓あけされたテープキャリア１１に搭載され
、その電極１２とテープキャリア１１のリード１３とが
ボンディングされ、さらに半導体チップ１０−１〜１０
−ｎがその半数ずつ裏面が向い合うようにテープキャリ
ア１１が２つに折り曲げられ、且つリード１３の両端が
互いに外向きとなるように、且つ半導体チップの表面（
又は裏面）に対して９０°〜 １００°に折曲され端子
部１３ａを形成している。
。本実施例は同図に示すように、同一機能を有する２個
以上の偶数個の半導体チップ１０−１〜１０−ｎが予め
窓１１ａを窓あけされたテープキャリア１１に搭載され
、その電極１２とテープキャリア１１のリード１３とが
ボンディングされ、さらに半導体チップ１０−１〜１０
−ｎがその半数ずつ裏面が向い合うようにテープキャリ
ア１１が２つに折り曲げられ、且つリード１３の両端が
互いに外向きとなるように、且つ半導体チップの表面（
又は裏面）に対して９０°〜 １００°に折曲され端子
部１３ａを形成している。
【００１７】このように構成された本実施例は、図２の
如く、リード１３の端子部１３ａを実装基板１４のパッ
ド１５にＴＡＢ技術によるボンディング、あるいは半田
によるフロー又はリフローにより接合し、実装基板１４
に実装することができる。
如く、リード１３の端子部１３ａを実装基板１４のパッ
ド１５にＴＡＢ技術によるボンディング、あるいは半田
によるフロー又はリフローにより接合し、実装基板１４
に実装することができる。
【００１８】本実施例によれば全べての半導体チップ１
０−１〜１０−ｎが実装基板１４に対して垂直であり、
且つ垂直上方に２列に配置されているため、その実装面
積は極めて小面積となる。
０−１〜１０−ｎが実装基板１４に対して垂直であり、
且つ垂直上方に２列に配置されているため、その実装面
積は極めて小面積となる。
【００１９】図３は本発明の第２の実施例を示す図であ
る。本実施例は同図に示すように、同一機能を有する２
個以上の偶数個の半導体チップ１０−１〜１０−ｎが予
め窓１１ａを窓あけされたテープキャリア１１に搭載さ
れ、、その電極１２とテープキャリア１１のリード１３
とがボンディングされ、さらにそれぞれ隣接する半導体
チップが表面同士又は裏面同士が向い合う様にテープキ
ャリア１１が折り曲げられ、さらにリード１３の両端部
が９０°〜 １００°に折曲され端子部１３ａとなって
いる。
る。本実施例は同図に示すように、同一機能を有する２
個以上の偶数個の半導体チップ１０−１〜１０−ｎが予
め窓１１ａを窓あけされたテープキャリア１１に搭載さ
れ、、その電極１２とテープキャリア１１のリード１３
とがボンディングされ、さらにそれぞれ隣接する半導体
チップが表面同士又は裏面同士が向い合う様にテープキ
ャリア１１が折り曲げられ、さらにリード１３の両端部
が９０°〜 １００°に折曲され端子部１３ａとなって
いる。
【００２０】このように構成された本実施例は図３の如
くリード１３の端子部１３ａを実装基板１４のパッド１
５にＴＡＢ技術によるボンディング、あるいは半田によ
るフロー又はリフローにより接合し、実装基板１４に実
装することができる。本実施例によれば全べての半導体
チップ１０−１〜１０−ｎが実装基板１４に対して垂直
となるように搭載可能であるため、実装面積を小さくす
ることができる。
くリード１３の端子部１３ａを実装基板１４のパッド１
５にＴＡＢ技術によるボンディング、あるいは半田によ
るフロー又はリフローにより接合し、実装基板１４に実
装することができる。本実施例によれば全べての半導体
チップ１０−１〜１０−ｎが実装基板１４に対して垂直
となるように搭載可能であるため、実装面積を小さくす
ることができる。
【００２１】図４は本発明の第３の実施例を示す図であ
る。本実施例は、同図に示すように、図３で説明した第
２の実施例の半導体装置１６を絶縁体の容器１７の中に
入れ、樹脂１８で封止したものである。このように構成
された本実施例は、前実施例と同様な効果を有する。
る。本実施例は、同図に示すように、図３で説明した第
２の実施例の半導体装置１６を絶縁体の容器１７の中に
入れ、樹脂１８で封止したものである。このように構成
された本実施例は、前実施例と同様な効果を有する。
【００２２】次に図５により本発明の半導体装置の製造
方法及び実装方法の実施例を説明する。本実施例の製造
方法は、先ず（ａ）図に示すようにテープキャリア１１
を用意する。このテープキャリア１１は両側にパーフォ
レーション１９を有する長尺のフィルムに半導体チップ
を搭載するための窓２０と、その中間の窓２１とが形成
され、さらにテープの長手方向に平行な複数条のリード
１３が形成されている。
方法及び実装方法の実施例を説明する。本実施例の製造
方法は、先ず（ａ）図に示すようにテープキャリア１１
を用意する。このテープキャリア１１は両側にパーフォ
レーション１９を有する長尺のフィルムに半導体チップ
を搭載するための窓２０と、その中間の窓２１とが形成
され、さらにテープの長手方向に平行な複数条のリード
１３が形成されている。
【００２３】次に（ｂ）図に示すように複数の電極１２
がほぼ１列に配設された複数の同一機能を有する半導体
チップ１０−１〜１０−ｎを、（ｃ）図の如くその電極
配列方向がテープキャリア１１の長手方向に対し垂直に
なるようにして該テープキャリア１１に搭載し、その電
極１２とテープキャリア１１のリード１３とをボンディ
ングする。
がほぼ１列に配設された複数の同一機能を有する半導体
チップ１０−１〜１０−ｎを、（ｃ）図の如くその電極
配列方向がテープキャリア１１の長手方向に対し垂直に
なるようにして該テープキャリア１１に搭載し、その電
極１２とテープキャリア１１のリード１３とをボンディ
ングする。
【００２４】次いで、同図に示すように所要数の偶数個
の半導体チップを残してキャリアテープ１１をイ−イ線
及びロ−ロ線から切断する。この場合の切断は隣り合う
半導体チップの中間から切断する。
の半導体チップを残してキャリアテープ１１をイ−イ線
及びロ−ロ線から切断する。この場合の切断は隣り合う
半導体チップの中間から切断する。
【００２５】次に（ｄ）図に示すように隣り合う半導体
チップが互いの表面、または裏面が向かい合う様にテー
プキャリア１１を折り曲げ、さらにリード１３の両端の
０．５〜１．０ｍｍ程度を最近傍の半導体チップの表面
又は裏面に対して９０°〜 １００°に折り曲げて端子
部１３ａを形成する。
チップが互いの表面、または裏面が向かい合う様にテー
プキャリア１１を折り曲げ、さらにリード１３の両端の
０．５〜１．０ｍｍ程度を最近傍の半導体チップの表面
又は裏面に対して９０°〜 １００°に折り曲げて端子
部１３ａを形成する。
【００２６】次に（ｅ）図に示すように端子部１３ａ以
外の部分を絶縁体の容器１７に挿入し、隙間を樹脂１８
のポッティング等で封止する。
外の部分を絶縁体の容器１７に挿入し、隙間を樹脂１８
のポッティング等で封止する。
【００２７】このように作成された半導体装置は（ｆ）
図の如く、その端子部１３ａを実装基板１４のパッド１
５に、ＴＡＢボンディングまたはフロー、リフローによ
り接合され、実装基板１４に搭載されるのである。
図の如く、その端子部１３ａを実装基板１４のパッド１
５に、ＴＡＢボンディングまたはフロー、リフローによ
り接合され、実装基板１４に搭載されるのである。
【００２８】図６は本発明の半導体装置の製造方法及び
実装方法の他の実施例を説明するための図である。本実
施例は、前実施例の図５における（ａ）から（ｄ）まで
の工程は同様であり、異なるところは（ｅ）と（ｆ）の
工程を逆にしたことである。即ち図６（ｅ）においては
テープキャリア１１を折り曲げたものを実装基板１４に
搭載し、次いで（ｆ）図に示すように底部に孔２２を有
する絶縁容器１７をかぶせ、孔２２から樹脂１８をポッ
ティングして封止するのである。
実装方法の他の実施例を説明するための図である。本実
施例は、前実施例の図５における（ａ）から（ｄ）まで
の工程は同様であり、異なるところは（ｅ）と（ｆ）の
工程を逆にしたことである。即ち図６（ｅ）においては
テープキャリア１１を折り曲げたものを実装基板１４に
搭載し、次いで（ｆ）図に示すように底部に孔２２を有
する絶縁容器１７をかぶせ、孔２２から樹脂１８をポッ
ティングして封止するのである。
【００２９】なおこのほか工程順序を変えることも可能
である。例えば、キャリアテープ１１の切断工程と半導
体チップの搭載工程、あるいは、キャリアテープ１１の
折り曲げ工程とリードの端子部１３ａの形成工程の順序
を変えることができる。
である。例えば、キャリアテープ１１の切断工程と半導
体チップの搭載工程、あるいは、キャリアテープ１１の
折り曲げ工程とリードの端子部１３ａの形成工程の順序
を変えることができる。
【００３０】また、本発明の半導体装置は、必要に応じ
て図７に示すような形態をとることができる。同図（ａ
）はテープキャリアの折り曲げに変化を持たせたもの、
同図（ｂ）は半導体チップ１０をテープキャリア１１に
２列に搭載したもの、同図（ｃ）及び（ｄ）は半導体チ
ップ１０の電極１２を２列に分けて配置したものである
。
て図７に示すような形態をとることができる。同図（ａ
）はテープキャリアの折り曲げに変化を持たせたもの、
同図（ｂ）は半導体チップ１０をテープキャリア１１に
２列に搭載したもの、同図（ｃ）及び（ｄ）は半導体チ
ップ１０の電極１２を２列に分けて配置したものである
。
【００３１】以上の各実施例の半導体装置は内部又は外
部のチップセレクト信号により所望のチップを選択駆動
することができる。なお外部からチップを選択する場合
は、図８に示すようにテープキャリア１１の折り曲げ部
のチップセレクト用のリードを切断し、各チップ１０毎
に実装基板１４のチップセレクト用パッド１５ａに接続
することにより、外部から所望のチップを選択すること
ができる。
部のチップセレクト信号により所望のチップを選択駆動
することができる。なお外部からチップを選択する場合
は、図８に示すようにテープキャリア１１の折り曲げ部
のチップセレクト用のリードを切断し、各チップ１０毎
に実装基板１４のチップセレクト用パッド１５ａに接続
することにより、外部から所望のチップを選択すること
ができる。
【００３２】また以上の各実施例では、各半導体チップ
を同一機能のものとして説明したが、同一機能とは限ら
ず、工程上製造が可能であり、電気回路上、機能できる
構成であれば本発明の半導体装置を構成することができ
る。
を同一機能のものとして説明したが、同一機能とは限ら
ず、工程上製造が可能であり、電気回路上、機能できる
構成であれば本発明の半導体装置を構成することができ
る。
【００３３】
【発明の効果】本発明に依れば、複数の半導体チップを
実装基板に対して垂直に実装できるため、高密度な実装
が可能となる。
実装基板に対して垂直に実装できるため、高密度な実装
が可能となる。
【図１】本発明の原理説明図であり、（ａ）は（ｂ）図
のＺ矢視図、（ｂ）は（ａ）図のｂ−ｂ線における断面
図である。
のＺ矢視図、（ｂ）は（ａ）図のｂ−ｂ線における断面
図である。
【図２】本発明の半導体装置の第１の実施例を示す図で
ある。
ある。
【図３】本発明の半導体装置の第２の実施例を示す図で
ある。
ある。
【図４】本発明の半導体装置の第３の実施例を示す図で
ある。
ある。
【図５】本発明の半導体装置の製造方法及び実装方法の
実施例を説明するための図である。
実施例を説明するための図である。
【図６】本発明の半導体装置の製造方法及び実装方法の
他の実施例を説明するための図である。
他の実施例を説明するための図である。
【図７】本発明の変形例を示す図である。
【図８】外部からチップセレクト信号を伝達する場合の
配線を示す図である。
配線を示す図である。
【図９】発明が解決しようとする課題を説明するための
図である。
図である。
１０，１０−１〜１０−ｎ…半導体チップ１１…テープ
キャリア １２…電極 １３…リード １４…実装基板 １５…パッド １６…半導体装置 １７…絶縁容器 １８…樹脂 ２０，２１…窓 ２２…孔
キャリア １２…電極 １３…リード １４…実装基板 １５…パッド １６…半導体装置 １７…絶縁容器 １８…樹脂 ２０，２１…窓 ２２…孔
Claims (11)
- 【請求項１】 同一プリント基板上に同一機能を有す
る複数の半導体チップを重複して実装する半導体装置で
あって、２個以上の偶数個の同一機能の半導体チップ（
１０）をＴＡＢボンディングによりテープキャリア（１
１）に搭載して成ることを特徴とする半導体装置。 - 【請求項２】 半導体装置を構成する半導体チップ（
１０）が、隣り合う半導体チップ（１０）と、互いの表
面、または裏面が向かい合う様に、テープキャリア（１
１）の少なくとも１箇所が折り曲げられていることを特
徴とする請求項１の半導体装置。 - 【請求項３】 半導体装置の端部のリード（１３）が
、最近傍の半導体チップ（１０） の表面または裏面に
対して、９０°〜 １００°に折り曲げられていること
を特徴とする請求項２の半導体装置。 - 【請求項４】 半導体装置の端部のリード端子部（１
３ａ）以外が絶縁体の容器（１７）に挿入されているこ
とを特徴とする請求項３の半導体装置。 - 【請求項５】 請求項４の半導体装置において、半導
体装置の端部のリード端子部（１３ａ）以外を挿入した
絶縁体の容器（１７）中を樹脂（１８）のポッティング
により封止することを特徴とした半導体装置の製造方法
。 - 【請求項６】 テープキャリア（１１）に搭載された
２個以上の偶数個の同一機能の半導体チップ（１０）に
より構成された半導体装置（１６）を、実装基板（１４
）に実装することを特徴とする半導体装置の実装方法。 - 【請求項７】 半導体装置の端部のリード端子部（１
３ａ）を、ＴＡＢ技術によるボンディング、またはフロ
ー、リフロー実装により実装基板（１４）に実装するこ
とを特徴とする請求項６の半導体装置の実装方法。 - 【請求項８】 請求項３の半導体装置の端部のリード
端子部（１３ａ）を、ＴＡＢ技術によるボンディング、
又はフロー、リフロー実装により実装基板（１４）に実
装することを特徴とする半導体装置の実装方法。 - 【請求項９】 請求項８の半導体装置の実装方法にお
いて、半導体装置のリード端子部（１３ａ）以外に、絶
縁体の容器（１７）を装着することを特徴とする半導体
装置の実装方法。 - 【請求項１０】 請求項８の半導体装置の実装方法に
おいて、半導体装置のリード端子部（１３ａ）以外に、
上面に孔（２２）のあいた絶縁体の容器（１７）を装着
することを特徴とする半導体装置の実装方法。 - 【請求項１１】 請求項１０の半導体装置の実装方法
において、絶縁体の容器（１７）の中を、容器上面の孔
（２２）から樹脂（１８）のポッティングにより封止す
ることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100089A JPH04329662A (ja) | 1991-05-01 | 1991-05-01 | 半導体装置とその製造方法及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100089A JPH04329662A (ja) | 1991-05-01 | 1991-05-01 | 半導体装置とその製造方法及び実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329662A true JPH04329662A (ja) | 1992-11-18 |
Family
ID=14264698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100089A Withdrawn JPH04329662A (ja) | 1991-05-01 | 1991-05-01 | 半導体装置とその製造方法及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172418B1 (en) | 1998-06-24 | 2001-01-09 | Nec Corporation | Semiconductor device and method for fabricating the same |
| JP2007103554A (ja) * | 2005-10-03 | 2007-04-19 | Rohm Co Ltd | ハイブリッド集積回路装置とその製造方法 |
-
1991
- 1991-05-01 JP JP3100089A patent/JPH04329662A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172418B1 (en) | 1998-06-24 | 2001-01-09 | Nec Corporation | Semiconductor device and method for fabricating the same |
| JP2007103554A (ja) * | 2005-10-03 | 2007-04-19 | Rohm Co Ltd | ハイブリッド集積回路装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| US6002167A (en) | Semiconductor device having lead on chip structure | |
| US6461897B2 (en) | Multichip module having a stacked chip arrangement | |
| US5864175A (en) | Wrap-resistant ultra-thin integrated circuit package fabrication method | |
| US6380616B1 (en) | Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JPH02501873A (ja) | 高密度電子パッケージ及びその製造方法 | |
| JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
| JP2005150670A (ja) | 半導体モジュールの製造方法及びそれに用いられる印刷回路基板 | |
| US6380624B1 (en) | Stacked integrated circuit structure | |
| US5295045A (en) | Plastic-molded-type semiconductor device and producing method therefor | |
| JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US7777308B2 (en) | Integrated circuit packages including sinuous lead frames | |
| JP5259369B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04329662A (ja) | 半導体装置とその製造方法及び実装方法 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59107551A (ja) | 半導体装置 | |
| KR970007848B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JPH0677392A (ja) | 半導体装置とその製造方法 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JPH06216492A (ja) | 電子装置 | |
| JP2706699B2 (ja) | 半導体モジュール | |
| JPH0517709B2 (ja) | ||
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |