JPH0432977A - Plotting device and image display system - Google Patents
Plotting device and image display systemInfo
- Publication number
- JPH0432977A JPH0432977A JP2132926A JP13292690A JPH0432977A JP H0432977 A JPH0432977 A JP H0432977A JP 2132926 A JP2132926 A JP 2132926A JP 13292690 A JP13292690 A JP 13292690A JP H0432977 A JPH0432977 A JP H0432977A
- Authority
- JP
- Japan
- Prior art keywords
- picking
- drawing device
- instruction
- clipping
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
[概要コ
描画命令を実行して画像用メモリに対して描画を行う描
画装置に関し、
ピッキング又はクリッピングを検出した後に、再度、ピ
ッキング又はクリッピング検出動作に移行する必要があ
る場合に、これらピッキング又はクリッピング検出動作
への移行を容易に行うことができるようにすることを目
的とし、
ピッキング又はクリッピングを検出する手段と、該手段
によるピッキング又はクリッピングの検出に応答して描
画動作を一時停止状態とする手段とを設けて構成する。[Detailed Description of the Invention] [Summary] Regarding a drawing device that executes a drawing command to draw on an image memory, after detecting picking or clipping, it is necessary to shift to picking or clipping detection operation again. The object of the present invention is to provide a means for detecting picking or clipping, and a drawing operation in response to detection of picking or clipping by the means. and a means for temporarily stopping the operation.
[産業上の利用分野]
本発明は、描画命令を実行して画像用メモリに対して描
画を行う描画装置、及び、このような描画装置を使用し
て構成される画像表示システムに関する。[Field of Industrial Application] The present invention relates to a drawing device that executes a drawing command to draw on an image memory, and an image display system configured using such a drawing device.
[従来の技術]
従来、画像表示システムとして、第7図にその要部を示
すようなものが提案されている。[Prior Art] Conventionally, an image display system, the main part of which is shown in FIG. 7, has been proposed.
図中、1は中央処理装置(CPU)、2は命令用メモリ
、3は描画装置、4は画像用メモリ、5はシリアル・パ
ラレル変換器、6はCRTであり、かかる画像表示シス
テムにおいては、描画命令は命令用メモリ2に格納され
ると共に描画装置3によって実行され、画像用メモリ4
及びシリアル・パラレル変換器5を介してCRT6に表
示される。In the figure, 1 is a central processing unit (CPU), 2 is an instruction memory, 3 is a drawing device, 4 is an image memory, 5 is a serial/parallel converter, and 6 is a CRT. In this image display system, The drawing command is stored in the instruction memory 2 and executed by the drawing device 3, and is stored in the image memory 4.
and is displayed on the CRT 6 via the serial/parallel converter 5.
また、かかる画像表示システムは、ピッキング機能、即
ち、CRT6上に既に表示されている画像(線、円、矩
形などの図形プリミティブを組み合わせて描かれている
画像)中にある図形プリミティブの1つをユーザがマウ
スなどで指定してピックアップする機能を有している。In addition, such an image display system has a picking function, that is, one of the graphic primitives in the image already displayed on the CRT 6 (an image drawn by combining graphic primitives such as lines, circles, rectangles, etc.). It has a function that the user can specify and pick up using a mouse or the like.
第8図は、かかるピッキングを説明するための図である
。図中、7.8はCRT6上に描画された直線、9はカ
ーソルであり、ピッキングモードが設定されると、マウ
ス等によって指定されたポイント、即ち、カーソル9の
中心を基準として所定の広さの領域(破線Xで囲まれた
領域)がピッキング領域10として設定され、このピッ
キング領域10内に線分が描かれている図形プリミティ
ブ(この例の場合は直線7)がピッキングの対象とされ
る。FIG. 8 is a diagram for explaining such picking. In the figure, 7.8 is a straight line drawn on the CRT 6, 9 is a cursor, and when the picking mode is set, a predetermined width is set based on the point specified by the mouse, that is, the center of the cursor 9. The area (the area surrounded by the broken line .
この場合、描画装置3は、座標計算のみを行い、画像用
メモリ4に対する描画は行わないモードとされた上で、
命令用メモリ2に格納されている命令を先頭アドレスか
ら順次、実行し、ピッキング領域10に線分が描かれる
図形プリミティブの命令を実行したとき、これを検出し
、その内部に設けられているステータスフラグをセット
し、CPU1に割り込みをかけるなどして、ピッキング
を検出した旨をCPU1に伝え、その後、そのまま次の
命令処理に移行するように制御されていた。In this case, the drawing device 3 is set to a mode in which it only performs coordinate calculations and does not perform drawing on the image memory 4, and then
When the instructions stored in the instruction memory 2 are executed sequentially from the first address and the instruction of a graphic primitive whose line segment is drawn in the picking area 10 is executed, this is detected and the status provided inside the instruction is detected. Control was such that a flag was set and an interrupt was issued to the CPU 1 to notify the CPU 1 that picking had been detected, and then the process directly proceeded to the next instruction.
[発明が解決しようとする課題]
しかしながら、描画装置3が命令フェッチを自分で行う
描画装置や、大容量のバッファを持ち、命令を先入れし
ておくことができる描画装置である場合には、CPUI
がピッキング検出された命令を調べる前に、次の命令に
移行してしまい、ピッキングの検出された命令を確認で
きないという問題点があった。[Problems to be Solved by the Invention] However, if the drawing device 3 is a drawing device that fetches instructions by itself or a drawing device that has a large capacity buffer and can preload instructions, C.P.U.I.
There is a problem in that the instruction moves to the next instruction before checking the instruction in which picking has been detected, and the instruction in which picking has been detected cannot be confirmed.
そこで、このような場合、描画装置3の構成上、ピッキ
ングを検出した命令以降は処理を中止(終了)させると
いう方法が考えられる。この方法によれば、第8図例の
ような場合、CPUIはピッキングされた命令を確認す
ることができる。Therefore, in such a case, due to the configuration of the drawing device 3, a method may be considered in which the processing is stopped (ended) after the command that detects picking. According to this method, in a case like the example in FIG. 8, the CPUI can confirm the picked instruction.
しかしながら、かかる方法を採用すると、例えば、第9
図に示すように、円11につきピッキングを実行しよう
とする場合において、ピッキング領域10内に他の図形
プリミティブ、例えば、直線7が含まれており、かつ、
命令用メモリ2に格納されている命令リストには、円1
1よりも直線7を描画する命令の方が先のアドレスとし
て格納されている場合、不都合が発生してしまう。即ち
、かかる場合には、まず、直線7がピッキングの対象と
して検出され、これがCPUIによって調べちれるが、
直線7はピッキングの対象ではないので、CPUIは、
描画装置3を再起動させ、描画装置3においてピッキン
グの対象である図形(円11)を検出させなければなら
ず、ここに、描画装置3の再起動に際し、繁雑な処理を
実行しなければならないという問題点が生じてしまう。However, if such a method is adopted, for example,
As shown in the figure, when picking is to be performed for a circle 11, other graphic primitives, such as a straight line 7, are included in the picking area 10, and
The command list stored in the command memory 2 contains 1 yen.
If the command to draw the straight line 7 is stored as an earlier address than the command to draw the straight line 7, an inconvenience will occur. That is, in such a case, the straight line 7 is first detected as a picking target, and this is examined by the CPU, but
Since straight line 7 is not subject to picking, the CPU
It is necessary to restart the drawing device 3 and have the drawing device 3 detect the figure (circle 11) to be picked, and when restarting the drawing device 3, complicated processing must be executed. A problem arises.
第10図は、かかる問題点をより詳しく説明するための
フローチャートであり、CPU1及び描画装置3の動作
を示している。FIG. 10 is a flowchart for explaining this problem in more detail, and shows the operations of the CPU 1 and the drawing device 3.
まず、ピッキングモードが設定されると、命令用メモリ
2に格納されている命令リストの先頭アドレスがアドレ
スカウンタに設定され、描画装置3が起動される。描画
装置3は、命令用メモリ2から命令をフェッチし、これ
を実行する。但し、この場合、座標計算のみを行い、画
像用メモリ4に対する描画は行わないモードにされる。First, when the picking mode is set, the first address of the command list stored in the command memory 2 is set in the address counter, and the drawing device 3 is activated. The drawing device 3 fetches an instruction from the instruction memory 2 and executes it. However, in this case, the mode is set such that only coordinate calculation is performed and no drawing is performed on the image memory 4.
ここに、描画装置3は、ピッキングを検出すると、即ち
、ピッキング領域内に線分を描く命令を実行すると、そ
の内部に設けられたステータスレジスタのピッキングフ
ラグをセットし、CPUIに割り込みをかける等して、
ピッキングを検出した旨をCPUIに伝え、その後の処
理を終了する。Here, when the drawing device 3 detects picking, that is, executes an instruction to draw a line segment in the picking area, it sets a picking flag in a status register provided therein and interrupts the CPUI. hand,
It notifies the CPUI that picking has been detected, and the subsequent processing ends.
CPUIは、描画装置3内のステータスレジスタやカレ
ントコマンドレジスタをリードし、ピックしたい命令か
否かを判断し、ピックしたい命令であれば、検出処理を
終了する。他方、ピックしたい命令でない場合には、描
画装置3に先入れされている命令の数を調べ、アドレス
カウンタをリードし、描画装置3を再起動させる場合の
アドレスを計算し、そのアドレスをアドレスカウンタに
設定して描画装置3を再起動させる。The CPU reads the status register and current command register in the drawing device 3, determines whether or not it is an instruction to be picked, and if it is an instruction to be picked, ends the detection process. On the other hand, if the instruction is not the one you want to pick, check the number of instructions pre-loaded into the drawing device 3, read the address counter, calculate the address for restarting the drawing device 3, and read that address into the address counter. , and restart the drawing device 3.
このように、第7図従来例の画像描画システムにおいて
は、ピッキングを検出する場合、描画袋f3を再起動さ
せなければならない場合があり、このため、繁雑な処理
を必要としていた。かかる繁雑な処理は、クリッピング
モードにおいて、クリッピングの対象となる図形を描く
命令を検出する場合にも必要とされる場合がある。As described above, in the conventional image drawing system shown in FIG. 7, when picking is detected, the drawing bag f3 may have to be restarted, which requires complicated processing. Such complicated processing may also be required in the clipping mode when detecting an instruction to draw a figure to be clipped.
本発明は、かかる点に鑑み、ピッキング又はクリッピン
グを検出した後に、再びピッキング又はクリッピング検
出動作に移行する必要がある場合に、これらピッキング
又はクリッピング検出動作への移行を容易に行うことが
できるようにした描画装置及び画像表示システムを提供
することを目的とする。In view of this, the present invention provides a system that allows the transition to the picking or clipping detection operation to be easily performed when it is necessary to transition to the picking or clipping detection operation again after detecting picking or clipping. The purpose of the present invention is to provide a drawing device and an image display system.
[課題を解決するための手段]
本発明による描画装置は、描画命令を実行して画像用メ
モリに対して描画を行う描画装置を改良するものであっ
て、ピッキング又はクリッピングを検出する手段と、こ
の手段によるピッキング又はクリッピングの検出に応答
して描画動作を一時停止状態(以下、ポーズ状態という
)にする手段とを具備して構成される。[Means for Solving the Problems] A drawing device according to the present invention improves a drawing device that executes a drawing command to draw on an image memory, and includes means for detecting picking or clipping; and means for temporarily stopping the drawing operation (hereinafter referred to as a pause state) in response to detection of picking or clipping by this means.
また、本発明による画像表示システムは、中央処理装置
と、この中央処理装置から供給される描画命令を格納す
る命令用メモリと、描画命令を実行して画像用メモリに
対して描画を行う本発明による描画装置と、画像用メモ
リに描画された画像を表示する表示装置とを具備して構
成される。Further, the image display system according to the present invention includes a central processing unit, a command memory that stores drawing commands supplied from the central processing unit, and a command memory that executes the drawing command and performs drawing on the image memory. and a display device that displays images drawn in an image memory.
[作用]
本発明の描画装置は、ピッキング又はクリッピングを検
出したとき、ポーズ状態となるように構成されている。[Operation] The drawing device of the present invention is configured to enter a pause state when picking or clipping is detected.
このため、本発明の画像表示システムのように本発明の
描画装置を使用して画像表示システムを構成する場合に
は、ピッキング又はクリッピングを検出した後、再びピ
ッキング又はクリッピング検出動作を行う場合に、CP
Uは、描画装置のポーズ状態を解除させれば足り、描画
装置を再起動させる必要がない。したがって、ピッキン
グ又はクリッピングを検出した後に、再びピッキング又
はクリッピング検出動作を行う場合に、これらピッキン
グ又はクリッピング検出動作への移行を容易に行うこと
ができる。Therefore, when configuring an image display system using the drawing device of the present invention like the image display system of the present invention, when picking or clipping is detected and then the picking or clipping detection operation is performed again, C.P.
For U, it is sufficient to release the pose state of the drawing device, and there is no need to restart the drawing device. Therefore, when the picking or clipping detection operation is performed again after detecting picking or clipping, the transition to the picking or clipping detection operation can be easily performed.
[実施例]
以下、第1図〜第6図を参照して、本発明の一実施例に
つき説明する。なお、第1図において、第7図に対応す
る部分には同一符号を付し、その重複説明は省略する。[Example] Hereinafter, an example of the present invention will be described with reference to FIGS. 1 to 6. In FIG. 1, parts corresponding to those in FIG. 7 are given the same reference numerals, and redundant explanation thereof will be omitted.
第1図は本発明の一実施例の要部を示すブロック図であ
り、本実施例においては、描画装置12は、ホストバス
・インタフェース・ユニット13と、命令フェッチ・ユ
ニット14と、描画ユニット15と、グラフィックバス
・インタフェース・ユニット16とを設けて構成されて
いる。なお、この描画装置12は、1チツプとして構成
することができる。FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention. In this embodiment, the drawing device 12 includes a host bus interface unit 13, an instruction fetch unit 14, and a drawing unit 15. and a graphic bus interface unit 16. Note that this drawing device 12 can be configured as one chip.
ここに、ホストバス・インタフェース・ユニット13は
、ホスト(CPU1.命令用メモリ2)とのインタフェ
ースを図るためのユニットであり、第2図に示すように
、ステータスレジスタ17、コントロールレジスタ18
等のレジスタやポーズ(−時停止)信号PAUSEを発
生するポーズ信号発生回路を有している。Here, the host bus interface unit 13 is a unit for interfacing with the host (CPU 1, instruction memory 2), and as shown in FIG.
It has registers such as , and a pause signal generation circuit that generates a pause (stop at negative time) signal PAUSE.
ポーズ信号発生回路は、第3図に示すように、フリップ
フロップ19と、デコーダ20とを設けて構成されてお
り、後述するピッキング検出信号PICKがフリップフ
ロップ19のセット端子Sに供給されると、ポーズ信号
PAUSEを出力し、また、cpuiからデコーダ20
を選択するアドレスと共にデータとして論理「0」及び
書込み指示信号WRITEが供給されると、デコーダ2
0からフリップフロップ19のリセット端子Rに論理「
0」を供給してフリップフロップ19をリセットし、ポ
ーズ信号PAUSEをネゲートするように構成されてい
る。As shown in FIG. 3, the pause signal generation circuit includes a flip-flop 19 and a decoder 20. When a picking detection signal PICK, which will be described later, is supplied to a set terminal S of the flip-flop 19, Outputs a pause signal PAUSE, and also sends a signal from the cpui to the decoder 20.
When a logic "0" and a write instruction signal WRITE are supplied as data together with an address to select the decoder 2, the decoder 2
0 to the reset terminal R of the flip-flop 19.
0'' to reset the flip-flop 19 and negate the pause signal PAUSE.
また、命令フェッチ・ユニット14は、命令をフェッチ
するためのアドレス計算や、フェッチ動作を制御するユ
ニットであり、カレントコマンドレジスタ21や、カレ
ントアドレスレジスタ22等を有している。なお、ポー
ズ信号PAUSEのアサートでポーズするように構成さ
れている。The instruction fetch unit 14 is a unit that calculates addresses for fetching instructions and controls fetch operations, and includes a current command register 21, a current address register 22, and the like. Note that the device is configured to pause upon assertion of the pause signal PAUSE.
また、描画ユニット15は、第5図に示すように、描画
前処理部23と、ラスタ処理部24とを設けて構成され
ている。描画前処理部23は、命令フェッチ・ユニット
14にフェッチされた命令のデコード、即ち、命令フェ
ッチ・ユニット14にフェッチされた命令(三角、円な
どを描く旨のマクロな命令)をラスタ処理部24に必要
な基本命令(直線、点などを描く命令)にデコードする
等、ラスタ処理部24に必要な前処理を行う部分である
。なお、この描画前処理部23は、ピッキング検出信号
PICKのアサートにより命令の処理を中断し、ポーズ
信号PAUSEのアサートにより次の命令待ちの状態と
なるように構成されている。Further, the drawing unit 15 includes a drawing pre-processing section 23 and a raster processing section 24, as shown in FIG. The drawing preprocessing unit 23 decodes the instructions fetched by the instruction fetch unit 14, that is, the instructions fetched by the instruction fetch unit 14 (macro instructions for drawing triangles, circles, etc.) are sent to the raster processing unit 24. This part performs preprocessing necessary for the raster processing unit 24, such as decoding it into basic commands (commands for drawing straight lines, points, etc.) necessary for the raster processing unit 24. Note that the drawing preprocessing section 23 is configured to interrupt instruction processing upon assertion of the picking detection signal PICK, and enter a state of waiting for the next instruction upon assertion of the pause signal PAUSE.
また、ラスタ処理部24は、描画前処理部23から送ら
れてくる基本命令等から直線の補間や、論理演算等、実
際の描画処理を行う部分であり、DDA (digit
al differential analyzer)
部25と、アドレス計算部26と、アクセス制御部27
と、論理演算部28と、ピッキング処理部29とを設け
て構成されている。Furthermore, the raster processing section 24 is a section that performs actual drawing processing such as linear interpolation and logical operations based on basic commands sent from the drawing preprocessing section 23.
al differential analyzer)
unit 25, address calculation unit 26, and access control unit 27
, a logic operation section 28 , and a picking processing section 29 .
ここに、DDA部25は、描画前処理部23から送られ
てくる基本命令や、直線の始点、終点等、各種情報をも
とにして移動情報を計算する部分である。Here, the DDA section 25 is a section that calculates movement information based on basic commands sent from the drawing preprocessing section 23 and various information such as the start point and end point of a straight line.
また、アドレス計算部26は、DDA部25から供給さ
れる移動情報をもとにして次にアクセスするアドレスを
計算したり、アクセス制御部27や論理演算部28等の
制御を行う部分である。なお、ピッキング検出信号PI
CKのアサートにより処理を中断するように構成されて
いる。Further, the address calculation section 26 is a section that calculates the next address to be accessed based on the movement information supplied from the DDA section 25, and controls the access control section 27, the logic operation section 28, and the like. Note that the picking detection signal PI
It is configured to interrupt processing upon assertion of CK.
また、アクセス制御部27は、アドレス計算部26から
供給されるアドレスをグラフィックバス・インタフェー
ス・ユニット16に送り、アクセス要求を行う部分であ
る。Furthermore, the access control section 27 is a section that sends the address supplied from the address calculation section 26 to the graphic bus interface unit 16 and requests access.
また、論理演算部28は、画像用メモリ4から取り込ん
だデータと、内部で作成したデータとを論理演算して画
像用メモリ4に書き込むデータを作成する部分である。Further, the logical operation section 28 is a section that performs logical operations on the data taken in from the image memory 4 and the data created internally to create data to be written into the image memory 4.
また、ピッキング処理部29は、座標計算部30と、ピ
ッキング領域指定レジスタ31と、比較回路32とを設
けて構成されている。ここに、座標計算部30は、DD
A部25から供給される移動情報をもとにして描画する
座標を計算する部分である。また、ピッキング領域指定
レジスタ31は、ピッキング領域を示す座標を格納する
ものである。比較回路32は、座標計算部30から出力
される座標と、ピッキング領域指定レジスタ31に格納
された座標とを比較して、座標計算部30から出力され
た座標がピッキング領域内にある場合、ピッキング検出
信号PICKを出力し、このピッキング検出信号PIC
Kをホストバス・インタフェース・ユニット13、描画
前処理部23及びアドレス計算部26に供給するように
構成されている。Further, the picking processing section 29 includes a coordinate calculation section 30, a picking area designation register 31, and a comparison circuit 32. Here, the coordinate calculation unit 30 calculates DD
This is a part that calculates the coordinates for drawing based on the movement information supplied from the A part 25. Further, the picking area designation register 31 stores coordinates indicating the picking area. The comparison circuit 32 compares the coordinates output from the coordinate calculation unit 30 with the coordinates stored in the picking area designation register 31, and if the coordinates output from the coordinate calculation unit 30 are within the picking area, picking is performed. A detection signal PICK is output, and this picking detection signal PIC
It is configured to supply K to the host bus interface unit 13, the drawing preprocessing section 23, and the address calculation section 26.
また、グラフィックバス・インタフェース・ユニット1
6は、画像用メモリ4やCRT制御回路(図示せず)と
のインタフェースを図るユニットである。Also, graphic bus interface unit 1
6 is a unit for interfacing with the image memory 4 and a CRT control circuit (not shown).
次に、第6図を参照して、ピッキング検出が行われる場
合の動作につき説明する。Next, referring to FIG. 6, the operation when picking detection is performed will be described.
まず、ピッキングモードが設定されると、CPU1は、
命令用メモリ2に格納されている命令リストの先頭アド
レスをアドレスカウンタに設定し、描画装置12を起動
させる。すると、描画装置12は、命令用メモリ2から
命令をフェッチし、これを実行する。但し、この場合、
座標計算のみを行い、画像用メモリ4に対する描画は行
わないモードとされる。First, when the picking mode is set, the CPU 1
The first address of the command list stored in the command memory 2 is set in the address counter, and the drawing device 12 is activated. Then, the drawing device 12 fetches the instruction from the instruction memory 2 and executes it. However, in this case,
The mode is set such that only coordinate calculation is performed and no drawing is performed on the image memory 4.
ここに、ピッキング領域内に線分を描く命令が実行され
ると、即ち、ピッキングが検出されると、ピッキング信
号PICKがアサートされ、ホストバス・インタフェー
ス・ユニット13のステータスレジスタ17のPICK
(ピッキング)フラグ17Aがセットされ、CPUIに
割り込みがかけられ、命令フェッチ・ユニット14、描
画ユニット15はポーズ状態とされる。Here, when an instruction to draw a line segment in the picking area is executed, that is, when picking is detected, the picking signal PICK is asserted, and the PICK of the status register 17 of the host bus interface unit 13 is asserted.
The (picking) flag 17A is set, an interrupt is issued to the CPUI, and the instruction fetch unit 14 and drawing unit 15 are placed in a pause state.
他方、CPUIは、描画装置12からの割り込み、ホス
トバス・インタフェース・ユニット13のステータスレ
ジスタ17(第2図参照)のリードによりピッキングが
検出された旨を知ることができ、また、命令フェッチ・
ユニット14内にある実行中あるいは最後に実行した命
令のコードを保持しているカレントコマンドレジスタ2
1(第4図参照)及びその命令のコードをフェッチした
アドレスを保持しているカレントアドレスレジスタ22
(第4図参照)をリードすることによりピッキングした
命令を知ることができる。ここに、ビックしたい命令か
否かを判断し、ビックしたい命令であれば、処理をアボ
ートすると共に、ホストバス・インタフェース・ユニッ
ト13のコントロールレジスタ18のABRT(アボー
ト)ビット18Aに論理「1」をライトすることにより
、描画装置12に対してもアボートを指示する。逆に、
ピッキング検出した命令がビックしたい命令でない場合
には、CPtJlは、ホストバス・インタフェース・ユ
ニット13のコントロールレジスタ18のPAUS (
ポーズ)ビット18Bに論理「o」を書き込むことによ
り、描画装置12のポーズ状態を解除する。ここに、描
画装置12は、再び、命令用メモリ2から命令をフェッ
チして、これを実行する動作を再開し、前述した動作を
繰り返す。On the other hand, the CPU can know that picking has been detected by receiving an interrupt from the drawing device 12 or by reading the status register 17 (see FIG. 2) of the host bus interface unit 13, and can also know that picking has been detected.
Current command register 2 that holds the code of the currently executing or last executed instruction in unit 14
1 (see Figure 4) and the current address register 22 that holds the address where the code of that instruction was fetched.
The picked instruction can be known by reading (see FIG. 4). At this point, it is determined whether or not the instruction is to be started, and if it is, the processing is aborted and the ABRT (abort) bit 18A of the control register 18 of the host bus interface unit 13 is set to logic "1". By writing, the drawing device 12 is also instructed to abort. vice versa,
If the instruction for which picking is detected is not the instruction to be picked, CPtJl sets PAUS (
Pause) Writing a logic "o" to bit 18B releases the pause state of drawing device 12. Here, the drawing device 12 again fetches the instruction from the instruction memory 2, restarts the operation of executing the instruction, and repeats the above-described operation.
以上のように、本実施例においては、描画装置12は、
ピッキングを検出したとき、ポーズ状態となるように構
成されているので、ピッキングを検出した後、再びピッ
キング検出動作を行う場合に、CPUIは描画装置12
のポーズ状態を解除させれば足り、描画装置12を再起
動させる必要がない。したがって、ピッキングを検出し
た後に、再びピッキング検出動作を行う場合に、この動
作への移行を容易に行うことができる。As described above, in this embodiment, the drawing device 12 is
Since the CPU is configured to enter a pause state when picking is detected, when the picking detection operation is performed again after detecting picking, the CPU
It is sufficient to release the pose state, and there is no need to restart the drawing device 12. Therefore, when the picking detection operation is performed again after picking is detected, the transition to this operation can be easily performed.
なお、上述の実施例においては、ピッキング検出を行う
場合につき述べたが、クリッピング検出を行う場合にお
いて、描画領域外に描画を行う描画命令を検出する場合
にも、適用できるものであり、この場合、ピッキング領
域指定レジスタ31(第5図参照)をクリッピング領域
指定レジスタとして使用し、比較回路32の出力端子に
クリッピング検出信号CLIPを得るようにすれば良い
。In the above embodiment, the case where picking detection is performed is described, but it can also be applied to the case where clipping detection is performed and a drawing command for drawing outside the drawing area is detected, and in this case. , the picking area designation register 31 (see FIG. 5) may be used as a clipping area designation register, and the clipping detection signal CLIP may be obtained at the output terminal of the comparison circuit 32.
[発明の効果コ
以上のように、本発明の描画装置は、ピッキング又はク
リッピングを検出したとき、ポーズ状態となるように構
成されている結果、本発明の画像表示システムのように
、本発明の描画装置を使用して画像表示システムを構成
する場合には、ピッキング又はクリッピングを検出した
後、再びピッキング又はクリッピング検出動作を行う場
合に、CPUは、描画装置のポーズ状態を解除させれば
足り、描画装置を再起動させる必要がないので、ピッキ
ング又はクリッピングを検出した後に、再びピッキング
又はクリッピング検出動作を行う場合に、これらピッキ
ング又はクリッピング検出動作への移行を容易に行うこ
とができる。[Effects of the Invention] As described above, the drawing device of the present invention is configured to enter a pause state when picking or clipping is detected. When configuring an image display system using a drawing device, after detecting picking or clipping, when performing a picking or clipping detection operation again, it is sufficient for the CPU to release the pose state of the drawing device. Since there is no need to restart the drawing device, when the picking or clipping detection operation is performed again after detecting picking or clipping, the transition to the picking or clipping detection operation can be easily performed.
第1区は本発明の一実施例の要部を示すブロック図、
第2図はホストバス・インタフェース・ユニットが有し
ているレジスタの例を示すブロック図、第3図はホスト
バス・インタフェース・ユニットに内蔵されているポー
ズ信号発生回路を示すブロック図、
第4図は命令フェッチ・ユニットが有しているレジスタ
の例を示すブロック図、
第5図は描画ユニットの要部を示すブロック図、第6図
は本発明の一実施例の動作を説明するためのフローチャ
ート、
第7図は従来の画像表示システムの要部を示すブロック
図、
第8図はピッキングを説明するための図、第9図は従来
例が有している問題点を説明するための図、
第10図は従来例が有している問題点を説明するための
フローチャートである。
1・・・CPU
2・・・命令用メモリ
3.12・・・描画装置
4・・・画像用メモリ
5・・・シリアル・パラレル変換器
6・・・CRTThe first section is a block diagram showing a main part of an embodiment of the present invention, FIG. 2 is a block diagram showing an example of registers included in a host bus interface unit, and FIG. 3 is a block diagram showing an example of registers included in a host bus interface unit. A block diagram showing the pause signal generation circuit built into the unit; FIG. 4 is a block diagram showing an example of registers included in the instruction fetch unit; FIG. 5 is a block diagram showing the main parts of the drawing unit; FIG. 6 is a flowchart for explaining the operation of an embodiment of the present invention, FIG. 7 is a block diagram showing main parts of a conventional image display system, FIG. 8 is a diagram for explaining picking, and FIG. 9 is a diagram for explaining picking. The figure is a diagram for explaining the problems that the conventional example has, and FIG. 10 is a flowchart for explaining the problems that the conventional example has. 1...CPU 2...Memory for instructions 3.12...Drawing device 4...Memory for images 5...Serial/parallel converter 6...CRT
Claims (2)
行う描画装置であって、ピッキング又はクリッピングを
検出する手段と、該手段によるピッキング又はクリッピ
ングの検出に応答して描画動作を一時停止状態にする手
段とを具備して構成されていることを特徴とする描画装
置。(1) A drawing device that executes a drawing command to draw on an image memory, which includes means for detecting picking or clipping, and suspending the drawing operation in response to detection of picking or clipping by the means. What is claimed is: 1. A drawing device comprising: means for changing the state.
描画命令を格納する命令用メモリと、前記描画命令を実
行して画像用メモリに対して描画を行う請求項1記載の
描画装置と、前記画像用メモリに描画された画像を表示
する表示装置とを具備して構成されていることを特徴と
する画像表示システム。(2) The drawing device according to claim 1, comprising: a central processing unit; a command memory for storing a drawing command supplied from the central processing unit; and a drawing device for executing the drawing command to draw on an image memory. , and a display device that displays the image drawn in the image memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132926A JPH0432977A (en) | 1990-05-23 | 1990-05-23 | Plotting device and image display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132926A JPH0432977A (en) | 1990-05-23 | 1990-05-23 | Plotting device and image display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0432977A true JPH0432977A (en) | 1992-02-04 |
Family
ID=15092734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2132926A Pending JPH0432977A (en) | 1990-05-23 | 1990-05-23 | Plotting device and image display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432977A (en) |
-
1990
- 1990-05-23 JP JP2132926A patent/JPH0432977A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100309615B1 (en) | High Speed Programmable Logic Controllers (PLC) | |
| US7659904B2 (en) | System and method for processing high priority data elements | |
| JPS62256185A (en) | Apparatus and method for picking and clipping data object selected on video display | |
| US5655114A (en) | System and device for prefetching command and parameters to be processed with least frequent bus access | |
| JP2673897B2 (en) | Graphic display device | |
| KR900004291B1 (en) | A method and apparatus for coordinating exceution of an instruction by a processor | |
| JP2003508864A (en) | Thread-oriented debugging | |
| US5148521A (en) | Pick data queue for pipelined graphics system | |
| JP4240543B2 (en) | Display device | |
| US7735093B2 (en) | Method and apparatus for processing real-time command information | |
| JP2560757B2 (en) | Display data processing device | |
| JPH0447350A (en) | Main storage read/response control | |
| JPH07281924A (en) | Trace device and emulator equipped with the same | |
| JPH0259829A (en) | Microcomputer | |
| JPS59165143A (en) | data processing equipment | |
| CN118035163A (en) | Method, system and storage medium for processing data in real time by GPU | |
| JP2902847B2 (en) | Self-modifying code execution method | |
| JPH02255991A (en) | Picture processor | |
| JP2829051B2 (en) | Character display method | |
| JPH0628268A (en) | Microprocessor I / O access trace method | |
| JPS62288974A (en) | vector processing device | |
| JPH0535499A (en) | Data processing device and data processing method | |
| JPH05334449A (en) | Graphics controller | |
| JPS59189452A (en) | Queue structure for data processor | |
| JPH0628270A (en) | Method and interface for controlling a device |