JPH0432977A - 描画装置及び画像表示システム - Google Patents

描画装置及び画像表示システム

Info

Publication number
JPH0432977A
JPH0432977A JP2132926A JP13292690A JPH0432977A JP H0432977 A JPH0432977 A JP H0432977A JP 2132926 A JP2132926 A JP 2132926A JP 13292690 A JP13292690 A JP 13292690A JP H0432977 A JPH0432977 A JP H0432977A
Authority
JP
Japan
Prior art keywords
picking
drawing device
instruction
clipping
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132926A
Other languages
English (en)
Inventor
Hidetoshi Shimura
志村 英年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Electronics Inc
Original Assignee
Fujitsu Ltd
Fujitsu Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Electronics Inc filed Critical Fujitsu Ltd
Priority to JP2132926A priority Critical patent/JPH0432977A/ja
Publication of JPH0432977A publication Critical patent/JPH0432977A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要コ 描画命令を実行して画像用メモリに対して描画を行う描
画装置に関し、 ピッキング又はクリッピングを検出した後に、再度、ピ
ッキング又はクリッピング検出動作に移行する必要があ
る場合に、これらピッキング又はクリッピング検出動作
への移行を容易に行うことができるようにすることを目
的とし、 ピッキング又はクリッピングを検出する手段と、該手段
によるピッキング又はクリッピングの検出に応答して描
画動作を一時停止状態とする手段とを設けて構成する。
[産業上の利用分野] 本発明は、描画命令を実行して画像用メモリに対して描
画を行う描画装置、及び、このような描画装置を使用し
て構成される画像表示システムに関する。
[従来の技術] 従来、画像表示システムとして、第7図にその要部を示
すようなものが提案されている。
図中、1は中央処理装置(CPU)、2は命令用メモリ
、3は描画装置、4は画像用メモリ、5はシリアル・パ
ラレル変換器、6はCRTであり、かかる画像表示シス
テムにおいては、描画命令は命令用メモリ2に格納され
ると共に描画装置3によって実行され、画像用メモリ4
及びシリアル・パラレル変換器5を介してCRT6に表
示される。
また、かかる画像表示システムは、ピッキング機能、即
ち、CRT6上に既に表示されている画像(線、円、矩
形などの図形プリミティブを組み合わせて描かれている
画像)中にある図形プリミティブの1つをユーザがマウ
スなどで指定してピックアップする機能を有している。
第8図は、かかるピッキングを説明するための図である
。図中、7.8はCRT6上に描画された直線、9はカ
ーソルであり、ピッキングモードが設定されると、マウ
ス等によって指定されたポイント、即ち、カーソル9の
中心を基準として所定の広さの領域(破線Xで囲まれた
領域)がピッキング領域10として設定され、このピッ
キング領域10内に線分が描かれている図形プリミティ
ブ(この例の場合は直線7)がピッキングの対象とされ
る。
この場合、描画装置3は、座標計算のみを行い、画像用
メモリ4に対する描画は行わないモードとされた上で、
命令用メモリ2に格納されている命令を先頭アドレスか
ら順次、実行し、ピッキング領域10に線分が描かれる
図形プリミティブの命令を実行したとき、これを検出し
、その内部に設けられているステータスフラグをセット
し、CPU1に割り込みをかけるなどして、ピッキング
を検出した旨をCPU1に伝え、その後、そのまま次の
命令処理に移行するように制御されていた。
[発明が解決しようとする課題] しかしながら、描画装置3が命令フェッチを自分で行う
描画装置や、大容量のバッファを持ち、命令を先入れし
ておくことができる描画装置である場合には、CPUI
がピッキング検出された命令を調べる前に、次の命令に
移行してしまい、ピッキングの検出された命令を確認で
きないという問題点があった。
そこで、このような場合、描画装置3の構成上、ピッキ
ングを検出した命令以降は処理を中止(終了)させると
いう方法が考えられる。この方法によれば、第8図例の
ような場合、CPUIはピッキングされた命令を確認す
ることができる。
しかしながら、かかる方法を採用すると、例えば、第9
図に示すように、円11につきピッキングを実行しよう
とする場合において、ピッキング領域10内に他の図形
プリミティブ、例えば、直線7が含まれており、かつ、
命令用メモリ2に格納されている命令リストには、円1
1よりも直線7を描画する命令の方が先のアドレスとし
て格納されている場合、不都合が発生してしまう。即ち
、かかる場合には、まず、直線7がピッキングの対象と
して検出され、これがCPUIによって調べちれるが、
直線7はピッキングの対象ではないので、CPUIは、
描画装置3を再起動させ、描画装置3においてピッキン
グの対象である図形(円11)を検出させなければなら
ず、ここに、描画装置3の再起動に際し、繁雑な処理を
実行しなければならないという問題点が生じてしまう。
第10図は、かかる問題点をより詳しく説明するための
フローチャートであり、CPU1及び描画装置3の動作
を示している。
まず、ピッキングモードが設定されると、命令用メモリ
2に格納されている命令リストの先頭アドレスがアドレ
スカウンタに設定され、描画装置3が起動される。描画
装置3は、命令用メモリ2から命令をフェッチし、これ
を実行する。但し、この場合、座標計算のみを行い、画
像用メモリ4に対する描画は行わないモードにされる。
ここに、描画装置3は、ピッキングを検出すると、即ち
、ピッキング領域内に線分を描く命令を実行すると、そ
の内部に設けられたステータスレジスタのピッキングフ
ラグをセットし、CPUIに割り込みをかける等して、
ピッキングを検出した旨をCPUIに伝え、その後の処
理を終了する。
CPUIは、描画装置3内のステータスレジスタやカレ
ントコマンドレジスタをリードし、ピックしたい命令か
否かを判断し、ピックしたい命令であれば、検出処理を
終了する。他方、ピックしたい命令でない場合には、描
画装置3に先入れされている命令の数を調べ、アドレス
カウンタをリードし、描画装置3を再起動させる場合の
アドレスを計算し、そのアドレスをアドレスカウンタに
設定して描画装置3を再起動させる。
このように、第7図従来例の画像描画システムにおいて
は、ピッキングを検出する場合、描画袋f3を再起動さ
せなければならない場合があり、このため、繁雑な処理
を必要としていた。かかる繁雑な処理は、クリッピング
モードにおいて、クリッピングの対象となる図形を描く
命令を検出する場合にも必要とされる場合がある。
本発明は、かかる点に鑑み、ピッキング又はクリッピン
グを検出した後に、再びピッキング又はクリッピング検
出動作に移行する必要がある場合に、これらピッキング
又はクリッピング検出動作への移行を容易に行うことが
できるようにした描画装置及び画像表示システムを提供
することを目的とする。
[課題を解決するための手段] 本発明による描画装置は、描画命令を実行して画像用メ
モリに対して描画を行う描画装置を改良するものであっ
て、ピッキング又はクリッピングを検出する手段と、こ
の手段によるピッキング又はクリッピングの検出に応答
して描画動作を一時停止状態(以下、ポーズ状態という
)にする手段とを具備して構成される。
また、本発明による画像表示システムは、中央処理装置
と、この中央処理装置から供給される描画命令を格納す
る命令用メモリと、描画命令を実行して画像用メモリに
対して描画を行う本発明による描画装置と、画像用メモ
リに描画された画像を表示する表示装置とを具備して構
成される。
[作用] 本発明の描画装置は、ピッキング又はクリッピングを検
出したとき、ポーズ状態となるように構成されている。
このため、本発明の画像表示システムのように本発明の
描画装置を使用して画像表示システムを構成する場合に
は、ピッキング又はクリッピングを検出した後、再びピ
ッキング又はクリッピング検出動作を行う場合に、CP
Uは、描画装置のポーズ状態を解除させれば足り、描画
装置を再起動させる必要がない。したがって、ピッキン
グ又はクリッピングを検出した後に、再びピッキング又
はクリッピング検出動作を行う場合に、これらピッキン
グ又はクリッピング検出動作への移行を容易に行うこと
ができる。
[実施例] 以下、第1図〜第6図を参照して、本発明の一実施例に
つき説明する。なお、第1図において、第7図に対応す
る部分には同一符号を付し、その重複説明は省略する。
第1図は本発明の一実施例の要部を示すブロック図であ
り、本実施例においては、描画装置12は、ホストバス
・インタフェース・ユニット13と、命令フェッチ・ユ
ニット14と、描画ユニット15と、グラフィックバス
・インタフェース・ユニット16とを設けて構成されて
いる。なお、この描画装置12は、1チツプとして構成
することができる。
ここに、ホストバス・インタフェース・ユニット13は
、ホスト(CPU1.命令用メモリ2)とのインタフェ
ースを図るためのユニットであり、第2図に示すように
、ステータスレジスタ17、コントロールレジスタ18
等のレジスタやポーズ(−時停止)信号PAUSEを発
生するポーズ信号発生回路を有している。
ポーズ信号発生回路は、第3図に示すように、フリップ
フロップ19と、デコーダ20とを設けて構成されてお
り、後述するピッキング検出信号PICKがフリップフ
ロップ19のセット端子Sに供給されると、ポーズ信号
PAUSEを出力し、また、cpuiからデコーダ20
を選択するアドレスと共にデータとして論理「0」及び
書込み指示信号WRITEが供給されると、デコーダ2
0からフリップフロップ19のリセット端子Rに論理「
0」を供給してフリップフロップ19をリセットし、ポ
ーズ信号PAUSEをネゲートするように構成されてい
る。
また、命令フェッチ・ユニット14は、命令をフェッチ
するためのアドレス計算や、フェッチ動作を制御するユ
ニットであり、カレントコマンドレジスタ21や、カレ
ントアドレスレジスタ22等を有している。なお、ポー
ズ信号PAUSEのアサートでポーズするように構成さ
れている。
また、描画ユニット15は、第5図に示すように、描画
前処理部23と、ラスタ処理部24とを設けて構成され
ている。描画前処理部23は、命令フェッチ・ユニット
14にフェッチされた命令のデコード、即ち、命令フェ
ッチ・ユニット14にフェッチされた命令(三角、円な
どを描く旨のマクロな命令)をラスタ処理部24に必要
な基本命令(直線、点などを描く命令)にデコードする
等、ラスタ処理部24に必要な前処理を行う部分である
。なお、この描画前処理部23は、ピッキング検出信号
PICKのアサートにより命令の処理を中断し、ポーズ
信号PAUSEのアサートにより次の命令待ちの状態と
なるように構成されている。
また、ラスタ処理部24は、描画前処理部23から送ら
れてくる基本命令等から直線の補間や、論理演算等、実
際の描画処理を行う部分であり、DDA (digit
al differential analyzer)
部25と、アドレス計算部26と、アクセス制御部27
と、論理演算部28と、ピッキング処理部29とを設け
て構成されている。
ここに、DDA部25は、描画前処理部23から送られ
てくる基本命令や、直線の始点、終点等、各種情報をも
とにして移動情報を計算する部分である。
また、アドレス計算部26は、DDA部25から供給さ
れる移動情報をもとにして次にアクセスするアドレスを
計算したり、アクセス制御部27や論理演算部28等の
制御を行う部分である。なお、ピッキング検出信号PI
CKのアサートにより処理を中断するように構成されて
いる。
また、アクセス制御部27は、アドレス計算部26から
供給されるアドレスをグラフィックバス・インタフェー
ス・ユニット16に送り、アクセス要求を行う部分であ
る。
また、論理演算部28は、画像用メモリ4から取り込ん
だデータと、内部で作成したデータとを論理演算して画
像用メモリ4に書き込むデータを作成する部分である。
また、ピッキング処理部29は、座標計算部30と、ピ
ッキング領域指定レジスタ31と、比較回路32とを設
けて構成されている。ここに、座標計算部30は、DD
A部25から供給される移動情報をもとにして描画する
座標を計算する部分である。また、ピッキング領域指定
レジスタ31は、ピッキング領域を示す座標を格納する
ものである。比較回路32は、座標計算部30から出力
される座標と、ピッキング領域指定レジスタ31に格納
された座標とを比較して、座標計算部30から出力され
た座標がピッキング領域内にある場合、ピッキング検出
信号PICKを出力し、このピッキング検出信号PIC
Kをホストバス・インタフェース・ユニット13、描画
前処理部23及びアドレス計算部26に供給するように
構成されている。
また、グラフィックバス・インタフェース・ユニット1
6は、画像用メモリ4やCRT制御回路(図示せず)と
のインタフェースを図るユニットである。
次に、第6図を参照して、ピッキング検出が行われる場
合の動作につき説明する。
まず、ピッキングモードが設定されると、CPU1は、
命令用メモリ2に格納されている命令リストの先頭アド
レスをアドレスカウンタに設定し、描画装置12を起動
させる。すると、描画装置12は、命令用メモリ2から
命令をフェッチし、これを実行する。但し、この場合、
座標計算のみを行い、画像用メモリ4に対する描画は行
わないモードとされる。
ここに、ピッキング領域内に線分を描く命令が実行され
ると、即ち、ピッキングが検出されると、ピッキング信
号PICKがアサートされ、ホストバス・インタフェー
ス・ユニット13のステータスレジスタ17のPICK
(ピッキング)フラグ17Aがセットされ、CPUIに
割り込みがかけられ、命令フェッチ・ユニット14、描
画ユニット15はポーズ状態とされる。
他方、CPUIは、描画装置12からの割り込み、ホス
トバス・インタフェース・ユニット13のステータスレ
ジスタ17(第2図参照)のリードによりピッキングが
検出された旨を知ることができ、また、命令フェッチ・
ユニット14内にある実行中あるいは最後に実行した命
令のコードを保持しているカレントコマンドレジスタ2
1(第4図参照)及びその命令のコードをフェッチした
アドレスを保持しているカレントアドレスレジスタ22
(第4図参照)をリードすることによりピッキングした
命令を知ることができる。ここに、ビックしたい命令か
否かを判断し、ビックしたい命令であれば、処理をアボ
ートすると共に、ホストバス・インタフェース・ユニッ
ト13のコントロールレジスタ18のABRT(アボー
ト)ビット18Aに論理「1」をライトすることにより
、描画装置12に対してもアボートを指示する。逆に、
ピッキング検出した命令がビックしたい命令でない場合
には、CPtJlは、ホストバス・インタフェース・ユ
ニット13のコントロールレジスタ18のPAUS (
ポーズ)ビット18Bに論理「o」を書き込むことによ
り、描画装置12のポーズ状態を解除する。ここに、描
画装置12は、再び、命令用メモリ2から命令をフェッ
チして、これを実行する動作を再開し、前述した動作を
繰り返す。
以上のように、本実施例においては、描画装置12は、
ピッキングを検出したとき、ポーズ状態となるように構
成されているので、ピッキングを検出した後、再びピッ
キング検出動作を行う場合に、CPUIは描画装置12
のポーズ状態を解除させれば足り、描画装置12を再起
動させる必要がない。したがって、ピッキングを検出し
た後に、再びピッキング検出動作を行う場合に、この動
作への移行を容易に行うことができる。
なお、上述の実施例においては、ピッキング検出を行う
場合につき述べたが、クリッピング検出を行う場合にお
いて、描画領域外に描画を行う描画命令を検出する場合
にも、適用できるものであり、この場合、ピッキング領
域指定レジスタ31(第5図参照)をクリッピング領域
指定レジスタとして使用し、比較回路32の出力端子に
クリッピング検出信号CLIPを得るようにすれば良い
。
[発明の効果コ 以上のように、本発明の描画装置は、ピッキング又はク
リッピングを検出したとき、ポーズ状態となるように構
成されている結果、本発明の画像表示システムのように
、本発明の描画装置を使用して画像表示システムを構成
する場合には、ピッキング又はクリッピングを検出した
後、再びピッキング又はクリッピング検出動作を行う場
合に、CPUは、描画装置のポーズ状態を解除させれば
足り、描画装置を再起動させる必要がないので、ピッキ
ング又はクリッピングを検出した後に、再びピッキング
又はクリッピング検出動作を行う場合に、これらピッキ
ング又はクリッピング検出動作への移行を容易に行うこ
とができる。
【図面の簡単な説明】
第1区は本発明の一実施例の要部を示すブロック図、 第2図はホストバス・インタフェース・ユニットが有し
ているレジスタの例を示すブロック図、第3図はホスト
バス・インタフェース・ユニットに内蔵されているポー
ズ信号発生回路を示すブロック図、 第4図は命令フェッチ・ユニットが有しているレジスタ
の例を示すブロック図、 第5図は描画ユニットの要部を示すブロック図、第6図
は本発明の一実施例の動作を説明するためのフローチャ
ート、 第7図は従来の画像表示システムの要部を示すブロック
図、 第8図はピッキングを説明するための図、第9図は従来
例が有している問題点を説明するための図、 第10図は従来例が有している問題点を説明するための
フローチャートである。 1・・・CPU 2・・・命令用メモリ 3.12・・・描画装置 4・・・画像用メモリ 5・・・シリアル・パラレル変換器 6・・・CRT

Claims (2)

    【特許請求の範囲】
  1. (1)描画命令を実行して画像用メモリに対して描画を
    行う描画装置であって、ピッキング又はクリッピングを
    検出する手段と、該手段によるピッキング又はクリッピ
    ングの検出に応答して描画動作を一時停止状態にする手
    段とを具備して構成されていることを特徴とする描画装
    置。
  2. (2)中央処理装置と、該中央処理装置から供給される
    描画命令を格納する命令用メモリと、前記描画命令を実
    行して画像用メモリに対して描画を行う請求項1記載の
    描画装置と、前記画像用メモリに描画された画像を表示
    する表示装置とを具備して構成されていることを特徴と
    する画像表示システム。
JP2132926A 1990-05-23 1990-05-23 描画装置及び画像表示システム Pending JPH0432977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2132926A JPH0432977A (ja) 1990-05-23 1990-05-23 描画装置及び画像表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132926A JPH0432977A (ja) 1990-05-23 1990-05-23 描画装置及び画像表示システム

Publications (1)

Publication Number Publication Date
JPH0432977A true JPH0432977A (ja) 1992-02-04

Family

ID=15092734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132926A Pending JPH0432977A (ja) 1990-05-23 1990-05-23 描画装置及び画像表示システム

Country Status (1)

Country Link
JP (1) JPH0432977A (ja)

Similar Documents

Publication Publication Date Title
KR100309615B1 (ko) 고속프로그램가능로직컨트롤러(plc)
US7659904B2 (en) System and method for processing high priority data elements
JPS62256185A (ja) ビデオデイスプレイ上の選択されたデ−タ目的物のピツキングおよびクリツピングのための装置および方法
US5655114A (en) System and device for prefetching command and parameters to be processed with least frequent bus access
JP2673897B2 (ja) 図形表示装置
KR900004291B1 (ko) 데이터 프로세서
JP2003508864A (ja) スレッド志向デバッギング
US5148521A (en) Pick data queue for pipelined graphics system
JP4240543B2 (ja) 表示装置
US7735093B2 (en) Method and apparatus for processing real-time command information
JP2560757B2 (ja) 表示データ処理装置
JPH0447350A (ja) 主記憶読み出し応答制御方式
JPH07281924A (ja) トレース装置及びこれを備えたエミュレータ
JPH0259829A (ja) マイクロコンピュータ
JPS59165143A (ja) デ−タ処理装置
CN118035163A (zh) 一种gpu实时处理数据的方法、系统及存储介质
JP2902847B2 (ja) 自己変更コード実行方式
JPH02255991A (ja) 画像処理装置
JP2829051B2 (ja) 文字表示方式
JPH0628268A (ja) マイクロプロセッサ i/oアクセス トレース方式
JPS62288974A (ja) ベクトル処理装置
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH05334449A (ja) グラフィクス・コントローラ
JPS59189452A (ja) デ−タ処理装置用キユ−構造
JPH0628270A (ja) 装置を制御する方法及びインタフェース