JPH0433019A - Optical information processor - Google Patents

Optical information processor

Info

Publication number
JPH0433019A
JPH0433019A JP13246990A JP13246990A JPH0433019A JP H0433019 A JPH0433019 A JP H0433019A JP 13246990 A JP13246990 A JP 13246990A JP 13246990 A JP13246990 A JP 13246990A JP H0433019 A JPH0433019 A JP H0433019A
Authority
JP
Japan
Prior art keywords
optical memory
information
optical
stored
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13246990A
Other languages
Japanese (ja)
Inventor
Kunihiko Hara
邦彦 原
Atsushi Ota
淳 太田
Kazuo Hisama
和生 久間
Shigetoshi Nara
奈良 重俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13246990A priority Critical patent/JPH0433019A/en
Publication of JPH0433019A publication Critical patent/JPH0433019A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an optical memory device capable of handling a time sequence signal, by providing plural optical memory cells to store information according to the stored amount of carriers and a means to transfer, exchange or calculate the stored carriers among these optical memory cells. CONSTITUTION:Plural optical memory cells M1-M9 are provided to store the information according to the stored amounts of the carriers, and the means is provided to transfer, exchange or calculate the stored carriers among these optical memory cells. Namely, since the carrier showing the information is moved among the optical memory cells M1-M9, the information can be transferred, delayed and stored among the optical memory cells. On the other hand, since the time sequence signals can be hourly inverted when transferring the temporarily stored time sequence information backward, the computing element of collation and convolution can be realized not only as an optical memory or a delay line. Thus, the information can be transferred among the optical memory cells M1-M9, the time sequence signals can be stored and delayed and further, the optical information processor suitable for integration can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、光情報処理装置に関し、特に時系列の光入
力情報を記憶したり、遅延させたり、あるいは時間反転
させたりすることが出来、かつ集積化に適した光情報処
理装置に間するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an optical information processing device, and in particular, an optical information processing device capable of storing, delaying, or time-reversing time-series optical input information. It is also suitable for optical information processing devices suitable for integration.

[従来の技術] 第4図(a>は例えばThe  5ocietyof 
 Photo−Optical  Instrumen
tation  Engineers(SPIE)のP
roceedings  vol、963、pp、25
5−259に示された従来の光情報処理装置を示す平面
図、第4図(b)は各光メモリ素子の断面図である0図
において、(1)は基板、(2)はこの基板上に配され
たpnpn光メモリ素子、(3)、(4)はこの光メモ
リ素子(2)にそれぞれ接続されたアノード電極、カソ
ード電極、(5)は基板(1)上に設けられたn−Ga
As層、(6)はこのn−GaAs層(5)の一部に設
けられたn−AlGaAs層、(7)はこのn−AlG
aAs層上に設けられなf)−AlGaAs層、(8〉
はこのp−AlGa’As層上に設けられたn−GaA
s層、くっ)はこのnGaAs層上に設けられたp−G
aAs層、〈10)はこのp−GaAs層上に設けられ
たp−GaAs層、(11)は入力光、(12)は出力
光である。アノード電極(3)はp−GaAs層(10
)に接続され、カソード電極(4)はn−GaAs層に
接続される。
[Prior art] Fig. 4 (a> is, for example, The 5ociety of
Photo-Optical Instrument
P of tation Engineers (SPIE)
roceedings vol, 963, pp, 25
5-259 is a plan view showing a conventional optical information processing device, and FIG. 4(b) is a cross-sectional view of each optical memory element. (3) and (4) are the anode and cathode electrodes respectively connected to the optical memory element (2), (5) is the n-Ga layer provided on the substrate (1).
As layer, (6) is n-AlGaAs layer provided in a part of this n-GaAs layer (5), (7) is this n-AlG
f)-AlGaAs layer provided on the aAs layer, (8>
is the n-GaA provided on this p-AlGa'As layer.
The s layer is a p-G layer provided on this nGaAs layer.
The aAs layer, <10) is a p-GaAs layer provided on this p-GaAs layer, (11) is input light, and (12) is output light. The anode electrode (3) is a p-GaAs layer (10
), and the cathode electrode (4) is connected to the n-GaAs layer.

次に、第4図に示した従来の光情報処理装置の動作につ
いて説明する。まず、第4図(b)に示したpnpn光
メモリ素子の動作を説明する。アノード電極(3)及び
カソード電極(4)間の電圧を大きくしていくと、pn
pn光スイッチは初めは電流が流れないオフ状悪だが、
ある値(スイッチング電圧例えば4V)よりも電圧が大
きくなると、スイッチオンして大きな電流が流れ発光す
る。
Next, the operation of the conventional optical information processing apparatus shown in FIG. 4 will be explained. First, the operation of the pnpn optical memory element shown in FIG. 4(b) will be explained. As the voltage between the anode electrode (3) and the cathode electrode (4) is increased, pn
Initially, the pn optical switch is in an off state where no current flows, but
When the voltage becomes larger than a certain value (switching voltage, for example, 4V), the switch is turned on, a large current flows, and light is emitted.

そこで、今度はスイッチング電圧より少し小さい値(例
えば3.5V)の電圧を印加しておくと、上部から入力
光(11)があればスイッチオンする。この電圧をゼロ
にした後も一定周期(例えば10μs)で正のリフレッ
シュパルス(1,OV。
Therefore, if a voltage slightly smaller than the switching voltage (for example, 3.5 V) is applied, the switch will turn on if there is input light (11) from above. Even after this voltage is set to zero, a positive refresh pulse (1, OV) is applied at a constant period (for example, 10 μs).

Ions)をアノード電′!fl(3)及びカソード電
極(4)間に印加すればオン状態は保持される。
ions) to the anode voltage! If applied between fl(3) and the cathode electrode (4), the on state is maintained.

そして、再び大きな電圧(3,5V)を印加するとその
素子がオン状態なら発光する6オン状態からオフ状態へ
のリセットは負のパルス電圧を印加することにより実行
される。このようにしてメモリ動作が実現される。
Then, when a large voltage (3,5 V) is applied again, if the element is in the on state, it emits light.6 Resetting from the on state to the off state is executed by applying a negative pulse voltage. Memory operation is achieved in this way.

第4図(a)はこのpnpn光メモリ素子を2次元アレ
イ状に並べたものである。入力光(11)を移動させれ
ば情報を任意の光メモリ素子内に記憶出来る。また、i
行目のアノード電極(3)を+1.8V、j列目のカソ
ード電極(4)を−1゜7■にすると、座標(i、j)
の対応する光メモリ素子の情報が読み出される。
FIG. 4(a) shows the pnpn optical memory elements arranged in a two-dimensional array. Information can be stored in any optical memory element by moving the input light (11). Also, i
When the anode electrode (3) in the row is set to +1.8V and the cathode electrode (4) in the jth column is set to -1°7■, the coordinates (i, j)
The information of the corresponding optical memory element is read out.

[発明が解決しようとする課題] 従来の光情報処理装置は以上のように構成されているの
で、時系列の光情報を記憶するには、入力部に入力光の
分岐あるいは偏向等の装置が必要になり、またある光メ
モリ素子内の情報をとなりの光メモリ素子に転送出来な
いという問題点があった。
[Problems to be Solved by the Invention] Since the conventional optical information processing device is configured as described above, in order to store time-series optical information, a device for branching or deflecting the input light must be installed in the input section. In addition, there was a problem in that information in one optical memory element could not be transferred to an adjacent optical memory element.

この発明は上記のような問題点を解決するためになされ
たもので、光メモリ素子間の情報の転送ができると共に
時系列信号を記憶及び遅延することが出来、しかも集積
化に適した光情報処理装置を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and is an optical information processing method that can transfer information between optical memory devices, store and delay time-series signals, and is suitable for integration. The purpose is to obtain equipment.

し課題を解決するための手段] この発明に係る光情報処理装置は、キャリアの蓄積量で
情報を記憶する複数の光メモリ素子と、これらの光メモ
リ素子間で蓄積キャリアの転送、交換又は演算を行う手
段とを備えたものである。
[Means for Solving the Problems] An optical information processing device according to the present invention includes a plurality of optical memory elements that store information based on the amount of accumulated carriers, and transfers, exchanges, or calculations of accumulated carriers between these optical memory elements. It is equipped with means.

[作用] この発明においては、情報を表すキャリアを光メモリ素
子間で移動させるので、光メモリ素子間の情報の転送、
従って遅延、記憶が可能となる。
[Operation] In this invention, since carriers representing information are moved between optical memory elements, information transfer between optical memory elements,
Therefore, delay and storage become possible.

また、−度記憶された時系列の情報を逆向きに転送すれ
ば、時系列信号を時間反転出来るため、光メモリ、遅延
線としてばがっでなくコリレーション、コンポルージョ
ンの演算器も実現出来る。
Furthermore, by transferring the stored time-series information in the opposite direction, the time-series signal can be time-reversed, so that it can be used not only as an optical memory or a delay line, but also as a correlation and convolution arithmetic unit.

し実施例] 以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例を示す断面図であり、(6)〜
(9)、(11)、(12〉は前述したものと同じもの
である。図において、(13〉は電極、(14)はこの
電極(13)が取り付けられたGaAs基板、(15)
はこのGaAs基板(14)上にn−AlGaAs層(
6)を介して設けられたSiO□層、(16)はこのS
iO2層(15)上に所定間隔で設けられた複数のポリ
シリコン電極、(17)は光出力部、Mi(1≦i≦9
)は光メモリ素子、φi(1≦i≦9)は各光メモリ素
子Miの制御電極、φ1oは光出力部(17)の駆動電
極である。尚、光メモリ素子と光メモリ素子の間の境界
部分は蓄積キャリアの転送、交換又は演算を行う手段を
構成する。
Embodiment] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 1st
The figure is a sectional view showing one embodiment of the present invention, and (6) to
(9), (11), and (12> are the same as those described above. In the figure, (13>) is an electrode, (14) is a GaAs substrate to which this electrode (13) is attached, and (15)
is an n-AlGaAs layer (
6) SiO□ layer provided through the layer, (16) is this S
A plurality of polysilicon electrodes are provided at predetermined intervals on the iO2 layer (15), (17) is a light output part, and Mi (1≦i≦9
) is an optical memory element, φi (1≦i≦9) is a control electrode of each optical memory element Mi, and φ1o is a drive electrode of the optical output section (17). Note that the boundary portion between the optical memory elements constitutes a means for transferring, exchanging, or calculating stored carriers.

次に、第1図に示したこの発明の一実施例の動作につい
て説明する。情報は“1 ”とO”のディジタル値とす
る。動作には書き込み、転送、読み出しの3つのモード
がある。まず、書き込みモードについて述べる。ポリシ
リコン電極(16〉に負の電圧(例えば、φ+−2V)
を印加する。
Next, the operation of the embodiment of the present invention shown in FIG. 1 will be explained. Information is assumed to be a digital value of "1" and O. There are three modes of operation: write, transfer, and read. First, we will discuss the write mode. A negative voltage (for example, φ + -2V)
Apply.

すると、その下部に空乏層が出来るが、その状態で入力
光(11)があるとこの空乏層でキャリアが生成され、
n−AlGaAs層(6)のSiO2層(15)近傍に
ホールが蓄積される。入力光(11)がないときは蓄積
ホールはゼロである。
Then, a depletion layer is formed at the bottom, and when there is input light (11) in this state, carriers are generated in this depletion layer,
Holes are accumulated near the SiO2 layer (15) of the n-AlGaAs layer (6). When there is no input light (11), the storage hole is zero.

このようにして情報が蓄積キャリアの量として書き込ま
れる。そして、φ、=−2Vのままにしておくと、制御
電極φ、の下は周辺に比べ空乏層が厚いのでホールに対
しポテンシャルの井戸が出来る。その結果情報は保持さ
れる。
In this way, information is written as the amount of stored carriers. If φ is left at -2V, the depletion layer is thicker under the control electrode φ than in the periphery, so a potential well is created for the holes. As a result, the information is retained.

次に転送モードについて第2図を参照しながら説明する
。第2図<a)のように光メモリ素子M1にホールが蓄
積されているとする。このとき制御電極φ+=2V、制
御電極φ、=Ovである。
Next, the transfer mode will be explained with reference to FIG. Assume that holes are accumulated in the optical memory element M1 as shown in FIG. 2<a). At this time, the control electrode φ+=2V, and the control electrode φ,=Ov.

このホールを光メモリ素子M2に転送するには第2図(
b)、(c)に示すように制御電極φ1の電圧を一2v
から0■に、制御電極φ2の電圧をOVから一2■にシ
フトさせる。すると、ポテンシャルの井戸が光メモリ素
子M1からM2に移動し、同時に蓄積キャリアも移動す
る。このようにして情報の転送が行われる。
To transfer this hole to the optical memory element M2, see Figure 2 (
As shown in b) and (c), the voltage of the control electrode φ1 is set to -2V.
to 0■, and the voltage of the control electrode φ2 is shifted from OV to 12■. Then, the potential well moves from the optical memory element M1 to M2, and at the same time, the accumulated carriers also move. Information is transferred in this way.

最後に読み出しモードについて述べる。光出力部(17
)はpnpnサイリスタ構造をしている。
Finally, we will discuss the read mode. Light output section (17
) has a pnpn thyristor structure.

まず、スイッチング電圧より少し小さい電圧を駆動電極
φ1゜に印加しておく。このときp−GaAS層(7)
にホールに対する井戸が出来ている。
First, a voltage slightly smaller than the switching voltage is applied to the drive electrode φ1°. At this time, the p-GaAS layer (7)
There is a well for the hole.

次に光出力部(17)のとなりの光メモリ素子M、の情
報を光出力部(17)に転送する。もし、光メモリ素子
M、が“1”ならばホールがp−GaAs層(7)に流
れ込み、サイリスタがスイッチオンする。そして発光す
る。逆に光メモリ素子M、が“0”ならばサイリスタは
オフのままで発光しない。このようにして情報の読み出
しが行われる。
Next, the information of the optical memory element M next to the optical output section (17) is transferred to the optical output section (17). If the optical memory element M is "1", holes flow into the p-GaAs layer (7) and the thyristor is switched on. And it emits light. Conversely, if the optical memory element M is "0", the thyristor remains off and does not emit light. Information is read out in this way.

以上のように、本実施例では各光メモリ素子間で情報の
転送が出来るので、時系列信号も記憶することが出来る
。また、光出力部(17)のサイリスタでしきい値処理
を行うので、情報の転送即ちホールの転送中で生じたホ
ールの減少の問題も解決出来る。。
As described above, in this embodiment, since information can be transferred between each optical memory element, time-series signals can also be stored. Furthermore, since threshold processing is performed by the thyristor of the light output section (17), it is possible to solve the problem of reduction in holes that occurs during information transfer, that is, hole transfer. .

尚、上記実施例では光メモリとして機能させたが、光遅
延回路としても動作させることが出来る。
Incidentally, in the above embodiment, the circuit was operated as an optical memory, but it can also be operated as an optical delay circuit.

例えば第5図(a)は1989年秋応用物理学会予稿集
第3分冊pP、789.講演番号30aZD−1に示さ
れた従来の光遅延回路である。光ファイバー(20)の
一端(21)から光を入射すると、光が光ファイバー(
20)を通過するだけの時間遅れて他端(22)から出
ていく。その結果第5図(b)に示すように所定時間t
の遅延が得られる。しかしこの従来の光遅延回路の場合
、装置が大きくなり、例えば5μsの遅延を得るにはI
Kmの光ファイバーが必要になる問題点があった。
For example, Figure 5(a) is from the Fall 1989 Proceedings of the Japanese Society of Applied Physics, Vol. 3, pP, 789. This is a conventional optical delay circuit shown in lecture number 30aZD-1. When light enters from one end (21) of the optical fiber (20), the light enters the optical fiber (
20) and exits from the other end (22) with a delay of just enough time to pass through the terminal (20). As a result, as shown in FIG. 5(b), the predetermined time t
The delay is obtained. However, in the case of this conventional optical delay circuit, the device is large, and to obtain a delay of 5 μs, for example, I
There was a problem that Km of optical fiber was required.

そこで、光メモリを光遅延回路に適用した場合の本実施
例の動作を説明する。装置の構成は第1図の場合と同じ
である。入力光(11)が入力されると、順次その情報
をとなりの光メモリ素子に転送させる。すべての情報が
入力されるとシフトを中止し、所望の時間情報を記憶し
ておく。その後情報を順次光出力部(17〉に送り、出
力光(12〉として読み出す。このようにして、光遅延
が得られる。尚、遅延時間は任意に設定出来る。
Therefore, the operation of this embodiment when an optical memory is applied to an optical delay circuit will be described. The configuration of the device is the same as that shown in FIG. When input light (11) is input, the information is sequentially transferred to the adjacent optical memory element. Once all the information has been input, the shift is stopped and the desired time information is stored. Thereafter, the information is sequentially sent to the optical output section (17) and read out as output light (12). In this way, optical delay is obtained. Note that the delay time can be set arbitrarily.

次に時間反転モードのついて第3図を参照しながら説明
する。まず、光メモリ素子M、に光情報X l + X
 2+・・・、Xnを順次入力していき、入力された光
情報はとなりの光メモリ素子に転送する(第3図(a)
)。すべての光情報が入力されると転送を中止する。各
光メモリ素子M8.・・・1Moにはそれぞれ光情報X
。、・・、xlが記憶されている(第3図(b))、次
に所望の時間光情報を記憶したのち今度は逆向きに転送
させる。光出力部(17〉に送られた光情報は光信号と
してX。、Xnxlの順に出力される(第3図(c))
、このようにして出力信号として入力信号の時間反転信
号が得られる。
Next, the time reversal mode will be explained with reference to FIG. First, optical information X l +
2+..., Xn are input sequentially, and the input optical information is transferred to the adjacent optical memory element (Fig.
). Transfer is stopped when all optical information has been input. Each optical memory element M8. ...1Mo each has optical information X
. , . The optical information sent to the optical output section (17) is output as an optical signal in the order of X. and Xnxl (Fig. 3(c)).
In this way, a time-reversed signal of the input signal is obtained as an output signal.

尚、単なる遅延回路として用いれば例えばコンボリュー
ション、時間反転モードを利用すればコリレーションの
演算が可能になる。また、この発明が通常のメモリ例え
ばダイナミックメモリとして利用出来ることは自明であ
る。
Note that if it is used as a simple delay circuit, for example, convolution or time reversal mode can be used to perform correlation calculations. Furthermore, it is obvious that the present invention can be used as a normal memory, such as a dynamic memory.

[発明の効果] 以上のようにこの発明によれば、キャリアの蓄積量で情
報を記憶する複数の光メモリ素子と、これらの光メモリ
素子間で蓄積キャリアの転送、交換又は演算を行う手段
とを備えたので、時系列信号を扱える光メモリ装置が実
現出来、またチップ構造をしているので集積化が可能で
、小型、安定で安価な装置が得られ、しがち光信号に対
する遅延回路も同時に得られる光情報処理装置が得られ
る効果がある。
[Effects of the Invention] As described above, the present invention includes a plurality of optical memory elements that store information based on the amount of accumulated carriers, and a means for transferring, exchanging, or calculating the accumulated carriers between these optical memory elements. As a result, an optical memory device that can handle time-series signals can be realized, and since it has a chip structure, it can be integrated, making it possible to obtain a small, stable, and inexpensive device, and it is also possible to obtain a delay circuit for optical signals at the same time. This has the effect of providing an optical information processing device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す断面図、第2図及び
第3図はこの発明の動作説明に供するための断面図、第
4図は従来の光情報処理装置を示す平面図及び断面図、
第5図は従来の光遅延回路の説明図である。 図において、(6〉はn−AlGaAs層、(7)はp
−GaAs層、(8)はn−GaAs層、(9)はp−
AlGaAs層、(13)は電極、(14)はGaAs
基板、(15)は3402層、(16)はポリシリコン
電極、(17)は光出力部、Mlは光メモリ素子である
。 尚、図中、同一符号は同−又は相当部分を示す。
FIG. 1 is a sectional view showing an embodiment of the present invention, FIGS. 2 and 3 are sectional views for explaining the operation of the invention, and FIG. 4 is a plan view showing a conventional optical information processing device. cross section,
FIG. 5 is an explanatory diagram of a conventional optical delay circuit. In the figure, (6> is an n-AlGaAs layer, (7) is a p-AlGaAs layer, and (7) is a p-AlGaAs layer.
-GaAs layer, (8) is n-GaAs layer, (9) is p-
AlGaAs layer, (13) is electrode, (14) is GaAs
The substrate, (15) is a 3402 layer, (16) is a polysilicon electrode, (17) is a light output part, and Ml is an optical memory element. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 キャリアの蓄積量で情報を記憶する複数の光メモリ素子
と、 これらの光メモリ素子間で蓄積キャリアの転送、交換又
は演算を行う手段と を備えたことを特徴とする光情報処理装置。
[Claims] Optical information processing comprising: a plurality of optical memory devices that store information based on the amount of accumulated carriers; and means for transferring, exchanging, or calculating the accumulated carriers between these optical memory devices. Device.
JP13246990A 1990-05-24 1990-05-24 Optical information processor Pending JPH0433019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13246990A JPH0433019A (en) 1990-05-24 1990-05-24 Optical information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13246990A JPH0433019A (en) 1990-05-24 1990-05-24 Optical information processor

Publications (1)

Publication Number Publication Date
JPH0433019A true JPH0433019A (en) 1992-02-04

Family

ID=15082107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13246990A Pending JPH0433019A (en) 1990-05-24 1990-05-24 Optical information processor

Country Status (1)

Country Link
JP (1) JPH0433019A (en)

Similar Documents

Publication Publication Date Title
Terauchi et al. A surrounding gate transistor (SGT) gain cell for ultra high density DRAMs
US5336936A (en) One-transistor adaptable analog storage element and array
CA1085053A (en) Depletion mode field effect transistor memory system
US4864168A (en) Process for controlling an optical pnpn thyristor to be driven
JP2004537211A (en) Superconducting crossbar switch
US5677637A (en) Logic device using single electron coulomb blockade techniques
KR102565801B1 (en) Neuromorphic computing system
US5844834A (en) Single-electron memory cell configuration
US20050017979A1 (en) Non-volatile memory parallel processor
US4161741A (en) Semiconductor memory device
JPH0433019A (en) Optical information processor
EP4621782A1 (en) Binarized neural network circuitry using quasi-nonvolatile memory device
US7283388B2 (en) Memory device using multiple layer nano tube cell
US4070656A (en) Read/write speed up circuit for integrated data memories
US7876483B2 (en) Optically reconfigurable logic circuit
JPH0490015A (en) Optical neurocomputer
US4952028A (en) Method for driving an optoelectronic switching device
US5355127A (en) Method and apparatus for transferring information by utilizing electron beam
US20250307623A1 (en) Optical apparatus for neural network computation
CN118368894A (en) Memory structure and operation method thereof
JPH0973782A (en) Semiconductor memory device
JP3280156B2 (en) Semiconductor memory device and method of manufacturing the same
JP3247734B2 (en) Logic circuit with atomic wires
TW202431263A (en) Memory structure
JP3699212B2 (en) Coulomb brocade element control method and coulomb brocade element