JPH0433067A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は画像メモリ装置に関し、詳しくは多値及び２値
の画像を混在して記憶可能な画像メモリ装置に関するも
のである。 ［従来の技術］ 従来、画像メモリ装置では、画像メモリを２値メモリと
し、スキャナやディスクからのデータを２値化手段によ
って２値化した後、メモリに格納するように構成されて
いる。 また、画像メモリは、単なる一次元のメモリであり、２
値データの場合は、１バイトで８画素を表わし、多値デ
ータの場合は、例えば１バイトで１画素を表わしている
。 Ｅ発明が解決しようとしている課題］ しかしながら、近年では、プリンタやスキャナ等の多様
化に伴い、２値も多値も同様に取り扱う必要性が生じて
いるが、上言己従来例では、予め、２値化されてしまっ
ているために、多値出力プリンタでは、その能力が発揮
されず無駄であり、中間調表現や文字画像のシャープさ
が損なわれるといった欠点枦あった。 また、画像メモリ内のデータが多値であるか、２値であ
るかによって、多値データを２値化する手段を設けるか
又は２値データを出力時に多値化する等の処理が必要で
あり、制御が煩雑になるといった欠点も生じていた。 本発明は、上記課題を解決するために成されたもので、
多値及び２値の画像を混在して記憶可能な画像メモリ装
置を提供することを目的とする。 ［課題を解決するための手段及び作用］上記目的を達成
するために、本発明の画像メモリ装置は以下の構成から
成る。すなわち、多値及び２値の画像を混在して記憶可
能な画像メモリ装置であって、 多値及び２値の画像情報と該情報が多値か２値かを示す
属性情報とを入力する入力手段と、該入力手段からの属
性情報に応じて画像情報の変換を行う変換手段と、該変
換手段で変換された画像情報を所定の記憶領域に記憶す
る記憶手段と、該記憶手段で記憶する画像情報を出力す
る出力手段とを具備する。 また、好ましくは、前記変換手段は、属性情報が２値で
あれば多値に変換することを一態様とする。 ［実施例］ 以下、添付図面を参照して本発明に係や好適な一実施例
を詳細に説明する。 第１図は、本実施例における画像メモリ５００のシステ
ム構成を示す例である。 図において、１００はＣＰＵであり、システム全体を制
御する。２００は磁気ディスク等の外部記憶装置であり
、画像データを格納する。３００は多値スキャナであり
、画像データの多値入力を可能とする。４００は２値ス
キヤナであり、画像データの２値入力を可能とする。５
００は画像メモリであり、多値又は２値の画像データを
記憶するメモリである。６００は多値プリンタであり。 画像データの多値出力を可能とする。７００は２値プリ
ンタであり、画像データの２値出力を可能とする。そし
て、８００はシステムバスであり、画像データ等をやり
とりするバスである。 以上の構成において、画像メモリ５００はバス８００を
介して１画素が１バイトであるような多値データを多値
スキャナ３００から入力すると、所定のアドレスにその
まま格納し、１画素が１ビツトであるような２値データ
を２値スキヤナ４００から入力すると、ビット情報を多
値データに変換して所定のアドレスに格納するメモリで
ある。 また、画像メモリ５００に格納された時に、多値データ
であったものは多値データとしてバス８００を介して磁
気ディスク２００又は多値プリンタ６００等へ送出され
、２値データであったものは２値データとして２値プリ
ンタ７００等へ送出される。 つまり、本実施例ではバス８００を介して授受されるデ
ータが多値又は２値かを判断し、各装置に合ったデータ
（多値又は２値）に変換する手段（以下、データ変換部
）と、それに合わせて所定のアドレスを発生させるアド
レス発生部とを具備するものである。 〈第１実施例〉 第２図は、本発明に係る第１の実施例における画像メモ
リ装置の構成を示す概略ブロック図である。図において
、１はアドレス発生部であり、メモリ部７上のデータ格
納位置であるアドレスを発生させる。２はデータ変換部
であり、データを２値から多値へ又はその逆へ変換する
。３はアドレスバスであり、アドレス発生部１に外部か
らのアドレスを与えるバスである。４はデータバスであ
り、データの授受を行うバスである。 ５はフォーマット信号線であり、入力又は出力するデー
タが多値か、２値かを示すフォーマット信号を入力する
信号線である。６はＲ／Ｗ信号線であり、メモリ部７に
対するアクセスが読み出しく　Ｒｅａｄ）か、書き込み
（訃１ｔｅ）かを示す信号線である。７はメモリ部であ
り、８ビツトのデータとして画像データを格納するメモ
リである。 ８．１５は共に双方向バッファであり、Ｒ／Ｗ信号ｌｌ
ｌ６により双方向の何れかが選択される。９はバッファ
であり、入力された画像データを一時蓄積する。１０は
シフトレジスタであり、入力された１バイトデータを上
位ビット側から１ビツトずつ順に出力する。１１．１３
は共にセレクタであり、フォーマット信号線５に応じて
２つの入力データの何れか一方を選択して出力する。１
２はバッファであり、出力される画像データを蓄積する
。１４はシフトラッチであり、１バイトを格納するラッ
チ１４ａ−ｅにより構成され、不図示の内部クロックに
よってラッチ１４ａからラッチ１４ｂへ、ラッチ１４ｂ
から１４ｃへとデータをシフトするラッチである。 なお、上述したフォーマット信号は、“１”であれば多
値データを、“０”であれば２値データをそれぞれ示す
、また、Ｒ／Ｗ信号は、メモリへの書き込み時には、“
１”であり、読み出し時は“０″である。 そして、アドレス発生部１は、ＣＰＵＩ　００から見た
アドレスをアドレスバス３を介して入力し、データを格
納するメモリ部７上のアドレスを発生させるものである
。 次に、第１の実施例における画像データの格納及び読み
出しについて以下に説明する。 （１）多値データを入力して格納する場合この場合、上
述したフォーマット信号は“１”であり、Ｒ／Ｗ信号は
“１”である、そして、１画素１バイトの情報をメモリ
部７上に書き込む場合を例にとり説明する。 まず、データを書き込むアドレスをアドレスバス３から
入力し、データ自体をデータバス４から入力する。ここ
で、アドレス発生部１は、入力されたアドレスに従って
メモリ部７上の対応するアドレス（ｎ番地）を発生させ
る。 第３図（ａ）は、メモリ部７上の一部分を示す図であり
、入力された１バイトデータをｎ番地に格納した状態を
示す図である。 次に、Ｒ／Ｗ信号線６を経由して入力されるＲ／Ｗ信号
に従って双方向バッファ８，１５の書き込み方向が指定
されると、データバス４を介して入力されたデータは、
バッファ９へ蓄積される。 そして、バッファ９の上位バイト側から１バイトずつ順
に出力され、フォーマット信号に従って選択されたセレ
クタ１１を通り、双方向バッファ１５へ出力される。こ
こで、出力されたデータはアドレス発生部ｌによって生
成されたアドレスへ１バイトデータとして順に書き込ま
れる。 （２）２値データを入力して格納する場合この場合、フ
ォーマット信号は“０”　Ｒ／Ｗ信号は“１”である。 また、入力された１バイト情報は８画素分の２値データ
であり、１画素を１バイトとしてメモリ部７上に格納す
る場合を例にとり説明する。 まず、データを書き込むアドレスをアドレスバス３から
入力し、データ自体をデータバス４から入力する。ここ
で、アドレス発生部１は、入力されたアドレスに従って
メモリ部７上の対応するアドレス（ｎ番地）を発生させ
、不図示の内部クロックに従ってアドレスを更新させる
。 次に、Ｒ／Ｗ信号線６を経由して入力されるＲ／Ｗ信号
“１”に従って双方向バッファ８．１５の書き込み方向
が指定されると、データバス４より入力されたデータは
、バッファ９に蓄積され、上位バイト側から１バイトず
つａカされる。この出力されたバイトデータは、シフト
レジスタ１０へ入力され、不図示の内部クロックに従っ
て上位ビット側から１ビツトずつ順に出力される０次に
出力された１とットデータは、８とットデータに変換さ
れてセレクタ１１に入力される。 つまり、出力された１ビツトデータが“ｌ”であれば”
ＦＦｌ、”となり、また、“０”であれば“ＯＯｈ”と
なってセレクタ１１に入力される。 次に、セレクタ１１は、フォーマット信号線５から供給
されるフォーマット信号“０”に従ってシフトレジスタ
１０側のデータを選択し、双方向バッファ１５へ出力す
る。そして、内部クロックに従ってＯＯｈ”又は“ＦＦ
、”を順次“ｎ〜”ｎ＋７”番地に書き込む。 従って、第３（ｂ）図の斜線部分に８画素分のデータが
格納される。 （３）多値データを読み出して出力する場合この場合、
フォーマット信号は“１″であり、Ｒ／Ｗ信号は“０”
である。そして、メモリ部７から１バイトを読み出し、
これを出力する場合について説明する。 まず、読み出しアドレスをアドレスバス３から入力する
と、アドレス発生部１は、そのアドレスに従ってメモリ
部７上の対応するアドレス（この場合は“ｎ”番地）を
発生させる。 第３図（ａ）は、メモリ部７上の一部分を示す図であり
、出力する１バイトデータは、斜線部のデータである。 次に、Ｒ／Ｗ信号線６を経由して入力されるＲ／Ｗ信号
″Ｏ″に従って双方向バッファ８，１５の読み出し方向
が指定されると、メモリ部７のｎ″番地り１バイトデー
タが読み出される。 そして、その１バイトデータは、双方向バッファ１５を
経てセレクタ１３に入力される。ここで、セレクタ１３
はフォーマット信号線５を経由して入力されるフォーマ
ット信号“１”により、双方向バッファ１５から入力さ
れた１バイトデータを選択する。そして、そのデータは
バッファ１２へ出力され、バッファ１２からデータバス
４の幅に適合するデータ量が双方向バッファ８へ出力さ
れデータバス４へ送出される。 （４）２値データを読み出して出力する場合この場合、
フォーマット信号は“０”であり、Ｒ／Ｗ信号も“０”
である。そして、メモリ部７から２値データ８画素を１
バイト情報に構成して出力する場合を例にとり説明する
。 まず、データを読み出し始めるアドレスをアドレスバス
３から入力すると、アドレス発生部ｌは入力された読み
出し開始アドレスをメモリ部７上の対応するアドレス“
ｎ番地”として発生する。 そして、Ｒ／Ｗ信号ｗＡ６を経由して入力されるＲ／Ｗ
信号″Ｏ”に従って双方向バッファ８．１５の読み出し
方向が指定されると、メモリ部７のｎ”番地より１バイ
トデータが読み出される。 次に、この１バイトデータは、双方向バッファ１５を経
て、シフトラッチ１４のラッチ１４ａに入力される。そ
して、次の内部クロックによってアドレス発生部１から
アドレス“ｎ＋１″が発生され、同時に、ラッチ１４ａ
の内容（この場合、ｎ”番地のデータ）はラッチ１４ｂ
へとシフトされる。また、ラッチ１４ａには“ｆｉ＋１
”番地の内容が新たに入力される。 つまり、内部クロックに同期して“ｎ”番地の内容はラ
ッチ１４ａからラッチ１４ｂへ、ラッチ１４ｂからラッ
チ１４ｃへとシフトされ、最終的にはラッチ１４ｈへ到
達する。そして、この時点でラッチ１４ａには“ｎ＋７
“番地の内容が入力されている。そこで、各ラッチ１４
ａ＝ｈの上位１ビツトをそれぞれ取りだし、１バイトデ
ータを構成する。そして、この１バイトデータはラッチ
１４ｈを最上位ビットとし、ラッチ１４ａを最下位ビッ
トとしてセレクタ１３に入力される。 第３（ｃ）図は、メモリ部７上の一部分を示す図であり
、出力するバイトデータは斜線部分のデータである。 次に、セレクタ１３ではフォーマット信号線５を経由し
て入力されるフォーマット信号“０”により、シフトラ
ッチ１４から入力された１バイトデータが選択され、バ
ッファ１２へ出力される。 そして、このバッファ１２からデータバス４の幅に適合
するデータ量が双方向バッファ８へ出力されデータバス
４へ送出される。 〈第２実施例〉 次に１本発明に係る第２の実施例における画像メモリ装
置を第４図に示す概略ブロック図を参照して以下に説明
する。 なお、前述した第１の実施例と同一のブロックには同じ
符号を付し、ここでの説明は省略する。 図において、２０はビットブレーンメモリであり、メモ
リ部７の１バイト情報が２値か多値かを表わすフォーマ
ット情報を格納しておくメモリである。２１はアドレス
発生部であり、メモリ部７及びビットブレーンメモリ２
０に対してアドレスバス３を介して入力されたアドレス
に従って内部アドレスを発生させる。２２．２３は共に
双方向バッファであり、アドレス発生部２１及びデータ
変換部２に対して供給するフォーマット信号をフォーマ
ット信号線５又はビットブレーンメモリ２０の何れかか
らか又は高インピーダンス状態であるかを決定する。そ
して、２４は混在有無信号線であり、送出するデータが
多値、２値の混在か否かを示す信号線である。 （１）多値データを入力して格納する場合この場合、フ
ォーマット信号は“１”であり、Ｒ／Ｗ信号は“１”で
ある。そして、多値データのみのため、混在有無信号は
無を表わす“０”であり、１画素が１バイトの多値デー
タをメモリ部７に書き込む場合を例にとり説明する。 まず、データを書き込むアドレスをアドレスバス３から
入力し、データ自体をデータバス４から入力する。この
場合、混在有無信号が”０”であるため、双方向バッフ
ァ２２．２３は、Ｒ／Ｗ信号線６を経由して入力される
Ｒ／Ｗ信号“ｌ”により、データ変換部２．アドレス発
生部２１゜ビットブレーンメモリ２０にフォーマット信
号としてそれぞれフォーマット信号線５より入力した信
号を供給する。 次に、データバス４より入力されたデータは、データ変
換部２より１バイトずつ出力され、アドレス発生部２１
で発生されたアドレスに従ってメモリ部７上に書き込ま
れる。また、アドレス発生部２１は、メモリ部７に対す
るアドレスと１対ｌに対応するビットブレーンメモリ２
０上のアドレスを発生し、ビットブレーンメモリ２０に
供給する。そして、フォーマット信号線５を経由して人
力されたフォーマット信号“１”は、双方向バッファ２
２．２３を経て、アドレス発生部２１の発生させたアド
レスに従ってビットブレーンメモリ２０に書き込まれる
。 （２）２値データを入力して格納する場合この場合、フ
ォーマット信号は“０”であり、Ｒ／Ｗ信号は“１”で
ある。そして、２値データのみのため、混在有無信号は
無を表わす“０“であり、入力された１バイト情報を８
画素の２値データとして扱う場合を例にとり説明する。 まず、データを書き込むアドレスをアドレスバス３から
入力し、データ自体をデータバス４から入力する。この
場合、混在有無信号が“Ｏ”であるため、双方向バッフ
ァ２２．２３は、Ｒ／Ｗ信号線６を経由して入力される
Ｒ／Ｗ信号によってデータ変換部２．アドレス発生部２
１．ビットブレーンメモリ２０にフォーマット信号とし
てそれぞれフォーマット信号線５より入力した信号を供
給する。 次に、データバス４より入力されたデータは、データ変
換部２で不図示の内部クロックに従ってそれぞれ１バイ
トデータに拡張され、８画素が８バイトのデータに変換
される。そして、１バイトずつアドレス発生部２１によ
るメモリ部７の所定アドレスに書き込まれる。また、ア
ドレス発生部２１は、メモリ部７に対する８つのアドレ
スと１対１に対応するビットブレーンメモリ２０上のア
ドレスを発生し、ビットブレーンメモリ２０に供給する
。そして、フォーマット信号線５を経由して入力された
フォーマット信号“０”は双方向バッファ２２．２３を
経て、アドレス発生部２１の発生させたアドレスに従っ
てビットブレーンメモリ２０に書き込まれる。 （３）多値データとして読み出して出力する場合この場
合、フォーマット信号は“１”であり、Ｒ／Ｗ信号は“
０”である。また、混在有無信号は“０”であり、混在
なしである。 まず、アドレスバス３を介してデータを読み出すアドレ
スを入力すると、アドレス発生部２１は入力されたアド
レスに従ってメモリ部７上の対応するアドレスを発生さ
せる。ここで、多値、２値の混在はな（、全て多値デー
タとして読み出すので、フォーマット信号はフォーマッ
ト信号線５から双方向バッファ２２を経て、アドレス発
生部２１及びデータ変換部２に供給される。また、双方
向バッファ２３は、ビットブレーンメモリ２゜の出力を
抑えるために、高インピーダンス状態となりデータを切
る。 次に、メモリ部７の対応するアドレスからバイトデータ
が読み出され、データ変換部２でバス幅にあったデータ
長にされ、データバス４から送出される。 （４）２値データとして読み出して出力する場合この場
合、フォーマット信号は０”であり、Ｒ／Ｗ信号は”０
”である、また、混在有無信号は“Ｏ”であり、混在な
しである。 まず、データの読み出し開始アドレスをアドレスバス３
から入力すると、アドレス発生部２１はそのアドレスか
ら１バイトを構成するのに必要な画素値の入っているア
ドレスを生成する。ここで多値、２値の混在はなく、全
て２値データとして読み出すので、フォーマット信号″
０″′は、フォーマット信号線５から双方向バッファを
経て、アドレス発生部２１及びデータ変換部２に供給さ
れる。また、双方向バッファ２３は高インピーダンスに
なる。 次に、メモリ部７の対応するアドレスからバイトデータ
が読み出され５デ一タ変換部２へ出力される。そして、
データ変換部２で１バイト８画素分の２値データに再構
成され、データバス４のバス幅に適合したデータ長にさ
れ、データバス４から送出される。

【５】２値データと多値データとが混在するデータを読
み出して出力する場合 メモリ部７内部に２値データと多値データとが混在した
場合、それぞれを判別して読み出す必要がある。この場
合、フォーマット信号線５により読み出されたバイトデ
ータが２値か多値かを外の装置に知らせるようにすれば
よい。例えば、２値のプリンタで多値データを入力し、
プリンタ内で２値化処理を行う場合、文字などの２値デ
ータについては、そのままプリント出力を行うのが望ま
しく、プリンタの２値化処理による画質の劣化が避けら
れる。また符号化する場合も多値と２値を分離した方が
、良好な結果が得られる。 そこで、アドレス発生部２１やデータ変換部２には、各
画素に対応したフォーマット信号を入力する。ここでは
、混在有無信号線２４より混在有りの信号”１”が入力
され、Ｒ／Ｗ信号線６より入力されるＲ／Ｗ信号は“０
”である、そして、双方向バッファ２２．２３は、この
２種類の信号からビットブレーンメモリ２ｏの出力がこ
れらを介してフォーマット信号線５へ送出されるように
方向が設定される。 まず、アドレスバス３を介してアドレスを入力したアド
レス発生部２１はビットブレーンメモリ２０上の適応画
素のアドレスを発生し、ビットブレーンメモリ２０に格
納されているフォーマット情報を読み出す。そして、こ
のフォーマット情報が多値であれば、与えられたアドレ
スからメモリ部７上のアドレスを発生し、１バイトのデ
ータを読み出し、データ変換部２を経てデータバス４に
送出する。 また、ビットブレーンメモリ２ｏに格納されているフォ
ーマット情報が２値であれば、与えられたアドレスから
メモリ部７上のアドレスを発生し、不図示の内部クロッ
クによって８バイトのデータをメモリ部７から読み出し
、データ変換部２で１バイト８画素の２値データにして
データバス４に送出される。各バイト毎にフォーマット
信号線５からフォーマット信号が送出される。 以上説明したように実施例によれば、２値又は多値画像
の混在する画像メモリにおいて、メモリ上にデータがあ
る場合、２値データを多値データに変換して格納してお
くことにより、多値のプリンタ等ｊこ出力する場合は、
そのまま読み出すだけでよく、２値プリンタ等でも２値
データの部分はそのまま出力されるので、プリンタにあ
った入出力が可能となる。 また、符号化においても、予め２値又は多値がわかって
いるので、効率の良い符号化が行えるという効果がある
。 更に、多値でも２値でも、あるアドレスが示す画像デー
タが本来の画像と同一の位置を示すので画像のレイアウ
ト編集等も容易に行える。 ［他の実施例〕 カラー画像に対しては、３原色それぞれのメモリを本発
明のように構成することによって可能となる。 前述した実施例では、ビットブレーンメモリを用いてフ
ォーマット情報を記憶したが、２値又は多値情報の領域
の始点、終点を、例えばレジスタに保存し、入出力時に
そのアドレス比較を行って判別するようにしてもよい。 また、メモリ部７を第３図のような連続領域とせず、第
５図に示すように、メモリを多値１画素の表わすビット
長の分だけ設け、アドレス発生部１．２１がアドレスを
発生すれば、より高速なアクセスが可能となる。 例えば、第５図（ａ）に示す５００が画像全体を表わし
、５０１ａ−ｐが各画素を表わしている場合、１画素を
表わす多値がバイト（８ビツト）の情報量であれば、第
５図（ｂ）〜（ｉ）に示す８個のメモリＯ〜７を設け、
各メモリＯ〜７から図示するような剰余系に従ってアク
セスする。 ［発明の効果］ 以上説明したように本発明によれば、多値及び２値の画
像情報を混在して記憶させることが可能と成る。

【図面の簡単な説明】

第１図は実施例における画像メモリのシステム構成を示
す図、 第２図は第１の実施例における画像メモリ装置の構成を
示す概略ブロック図、 第３図（ａ）〜（Ｃ）は画像メモリのメモリ部を示す図
、 第４図は第２の実施例における画像メモリ装置の構成を
示す概略ブロック図、 第５図（ａ）〜（ｉ）は他の実施例でのメモリ構成を示
す図である。 図中。 １００・・・ＣＰＵ、２００・・・磁気ディスク、５０
０・・・画像メモリ、３００・・・多値スキャナ、４０
０・・・２値スキヤナ、６００・・・多値プリンタ、７
００・・・２値プリンタ、８００・・・バス、１・・・
アドレス発生部、２・・・データ変換部、３・・・アド
レスバス、４・・・データバス、５・・・フォーマット
信号線、６・・・Ｒ／Ｗ信号線、７・・・メモリ部、８
，１５・・・双方向バッファ、９，１２・・・バッファ
、１０・・・シフトレジスタ、１１．１３・・・セレク
タ、１４・・・シフトラッチ、１４ａ〜ｈ・・・ラッチ
である。 （ｃｌ 第１図 （ｄ） （ｆ） （ｈ） （４Ｂ） （ｉ）

Claims (2)

【特許請求の範囲】
1. （１）多値及び２値の画像を混在して記憶可能な画像メ
   モリ装置であつて、 多値及び２値の画像情報と該情報が多値か２値かを示す
   属性情報とを入力する入力手段と、該入力手段からの属
   性情報に応じて画像情報の変換を行う変換手段と、 該変換手段で変換された画像情報を所定の記憶領域に記
   憶する記憶手段と、 該記憶手段で記憶する画像情報を出力する出力手段と、 を具備することを特徴とする画像メモリ装置。
2. （２）前記変換手段は、属性情報が２値であれば多値に
   変換することを特徴とする請求項第１項に記載の画像メ
   モリ装置。