JPH04330700A - メモリテスタの指定フェイル数アドレスサーチ回路 - Google Patents
メモリテスタの指定フェイル数アドレスサーチ回路Info
- Publication number
- JPH04330700A JPH04330700A JP3099914A JP9991491A JPH04330700A JP H04330700 A JPH04330700 A JP H04330700A JP 3099914 A JP3099914 A JP 3099914A JP 9991491 A JP9991491 A JP 9991491A JP H04330700 A JPH04330700 A JP H04330700A
- Authority
- JP
- Japan
- Prior art keywords
- address
- fail
- memory
- same
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はメモリテスタの指定フェ
イル数アドレスサーチ回路にかかり、特に所定値よりも
多いフェイルアドレスを有するＸアドレス（ローアドレ
ス）またはＹアドレス（コラムアドレス）を救済確定ア
ドレスとしてサーチする場合、短時間でサーチを完了す
るのに好適なメモリテスタの指定フェイル数アドレスサ
ーチ回路に関する。
イル数アドレスサーチ回路にかかり、特に所定値よりも
多いフェイルアドレスを有するＸアドレス（ローアドレ
ス）またはＹアドレス（コラムアドレス）を救済確定ア
ドレスとしてサーチする場合、短時間でサーチを完了す
るのに好適なメモリテスタの指定フェイル数アドレスサ
ーチ回路に関する。
【０００２】
【従来の技術】従来技術においては、ウェハから切り出
されるメモリの歩留まりを向上させるために、Ｘアドレ
ス（ローアドレス）とＹアドレス（コラムアドレス）の
それぞれについて、複数の予備のメモリ列（以下、冗長
線メモリ列と称する）を設け、Ｘアドレス列又はＹアド
レス列におけるメモリアドレスがフェイル状態のとき、
上記冗長線メモリ列と置換して、メモリを正常に動作さ
せることが行われている。
されるメモリの歩留まりを向上させるために、Ｘアドレ
ス（ローアドレス）とＹアドレス（コラムアドレス）の
それぞれについて、複数の予備のメモリ列（以下、冗長
線メモリ列と称する）を設け、Ｘアドレス列又はＹアド
レス列におけるメモリアドレスがフェイル状態のとき、
上記冗長線メモリ列と置換して、メモリを正常に動作さ
せることが行われている。
【０００３】上記従来技術において、例えばフェイル状
態のメモリアドレス数が所定値よりも多いＸアドレス、
またはフェイル状態のメモリアドレス数が所定値よりも
多いＹアドレスを救済確定アドレスとしてサーチする場
合、従来次のように行われていた。最初に、メモリの各
アドレスに特定のデータを書き込み、次にメモリからデ
ータを読み出し、読み出されたデータと書き込まれたデ
ータとが一致するか否かを判定する。そして、一致しな
い場合に、当該アドレスがフェイルと判定される。次に
、このようにしてフェイルと判定されたメモリアドレス
（以下、フェイルアドレスと称する）が、順次フェイル
メモリに記憶される。すなわち、フェイルメモリの上記
フェイルアドレスと同一アドレスに“１”が記憶される
。フェイルメモリに記録されたフェイルアドレスは、Ｃ
ＰＵによって順次読み出され、同一Ｘアドレスまたは同
一Ｙアドレスに存在するフェイルアドレス数がＣＰＵに
よって認識されていた。
態のメモリアドレス数が所定値よりも多いＸアドレス、
またはフェイル状態のメモリアドレス数が所定値よりも
多いＹアドレスを救済確定アドレスとしてサーチする場
合、従来次のように行われていた。最初に、メモリの各
アドレスに特定のデータを書き込み、次にメモリからデ
ータを読み出し、読み出されたデータと書き込まれたデ
ータとが一致するか否かを判定する。そして、一致しな
い場合に、当該アドレスがフェイルと判定される。次に
、このようにしてフェイルと判定されたメモリアドレス
（以下、フェイルアドレスと称する）が、順次フェイル
メモリに記憶される。すなわち、フェイルメモリの上記
フェイルアドレスと同一アドレスに“１”が記憶される
。フェイルメモリに記録されたフェイルアドレスは、Ｃ
ＰＵによって順次読み出され、同一Ｘアドレスまたは同
一Ｙアドレスに存在するフェイルアドレス数がＣＰＵに
よって認識されていた。
【０００４】
【発明が解決しようとする課題】上記従来技術において
は、フェイルメモリに記憶されたフェイルアドレスをＣ
ＰＵによって順次読み出すハードウェアを用いているた
め、同一Ｘアドレスまたは同一Ｙアドレスに存在するフ
ェイルアドレス数の認識に多大の時間を要するという問
題点があった。
は、フェイルメモリに記憶されたフェイルアドレスをＣ
ＰＵによって順次読み出すハードウェアを用いているた
め、同一Ｘアドレスまたは同一Ｙアドレスに存在するフ
ェイルアドレス数の認識に多大の時間を要するという問
題点があった。
【０００５】本発明は、上記した従来技術の問題点に鑑
み成されたもので、所定値よりも多いフェイルアドレス
を有するＸアドレスまたはＹアドレスを救済確定アドレ
スとしてサーチする場合、短時間でサーチを完了するの
に好適なメモリテスタの指定フェイル数アドレスサーチ
回路を提供することを目的としている。
み成されたもので、所定値よりも多いフェイルアドレス
を有するＸアドレスまたはＹアドレスを救済確定アドレ
スとしてサーチする場合、短時間でサーチを完了するの
に好適なメモリテスタの指定フェイル数アドレスサーチ
回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明のメモリテスタの
指定フェイル数アドレスサーチ回路は、所定値を指定フ
ェイル数として格納するレジスタと、被テスト対象メモ
リのフェイルアドレスと同一アドレスにフェイルデータ
を記憶しているフェイルメモリと、上記フェイルメモリ
にアドレス信号を出力するアドレス発生器と、上記アド
レス発生器から出力されるアドレス信号に基づいてフェ
イルメモリから読み出されたフェイルデータを、同一Ｘ
アドレスまたは同一Ｙアドレスについて計数し、計数値
が上記レジスタから読み出される指定フェイル数よりも
大きいか否かを判定し、大きい場合にライトイネーブル
信号を出力するコンパレータと、上記ライトイネーブル
信号を受け、ライトイネーブル信号が出力されたタイミ
ングにおいてアドレス発生器から出力されているアドレ
ス信号を記憶する指定フェイル数アドレス登録メモリと
から構成されている。
指定フェイル数アドレスサーチ回路は、所定値を指定フ
ェイル数として格納するレジスタと、被テスト対象メモ
リのフェイルアドレスと同一アドレスにフェイルデータ
を記憶しているフェイルメモリと、上記フェイルメモリ
にアドレス信号を出力するアドレス発生器と、上記アド
レス発生器から出力されるアドレス信号に基づいてフェ
イルメモリから読み出されたフェイルデータを、同一Ｘ
アドレスまたは同一Ｙアドレスについて計数し、計数値
が上記レジスタから読み出される指定フェイル数よりも
大きいか否かを判定し、大きい場合にライトイネーブル
信号を出力するコンパレータと、上記ライトイネーブル
信号を受け、ライトイネーブル信号が出力されたタイミ
ングにおいてアドレス発生器から出力されているアドレ
ス信号を記憶する指定フェイル数アドレス登録メモリと
から構成されている。
【０００７】
【作用】本発明によれば、フェイルメモリに記憶されて
いるフェイルデータをＣＰＵによって読み出すことなく
、高速に動作するアドレス発生器を用いて読み出すため
、所定値よりも多いフェイルアドレスを有するＸアドレ
スまたはＹアドレスを救済確定アドレスとしてサーチす
る場合、短時間でサーチを完了することが可能になる。
いるフェイルデータをＣＰＵによって読み出すことなく
、高速に動作するアドレス発生器を用いて読み出すため
、所定値よりも多いフェイルアドレスを有するＸアドレ
スまたはＹアドレスを救済確定アドレスとしてサーチす
る場合、短時間でサーチを完了することが可能になる。
【０００８】
【実施例】以下、添付の図面に示す実施例により、更に
詳細に本発明について説明する。図１は本発明の一実施
例を示すブロック図である。図１において、１はアドレ
ス発生器、２はフェイルメモリ、３は指定フェイル数レ
ジスタ、４はコンパレータ、５は指定フェイル数アドレ
ス登録メモリ、６はアドレスバス、７はテスタバスを示
している。
詳細に本発明について説明する。図１は本発明の一実施
例を示すブロック図である。図１において、１はアドレ
ス発生器、２はフェイルメモリ、３は指定フェイル数レ
ジスタ、４はコンパレータ、５は指定フェイル数アドレ
ス登録メモリ、６はアドレスバス、７はテスタバスを示
している。
【０００９】図１において、フェイルメモリ２には、ア
ドレス信号としてフェイルアドレスが入力され、フェイ
ルアドレスと同期してフェイルデータ（例えば“１”）
が入力される。ここで、上記フェイルアドレスの検出方
法は、従来技術において説明した方法と同様である。こ
れによって、フェイルメモリ２におけるフェイルアドレ
スと同一アドレスにフェイルデータが記憶される。
ドレス信号としてフェイルアドレスが入力され、フェイ
ルアドレスと同期してフェイルデータ（例えば“１”）
が入力される。ここで、上記フェイルアドレスの検出方
法は、従来技術において説明した方法と同様である。こ
れによって、フェイルメモリ２におけるフェイルアドレ
スと同一アドレスにフェイルデータが記憶される。
【００１０】フェイルメモリ２に対するフェイルデータ
の書き込みが終了すると、アドレス発生器１は１番地か
ら順にアドレス信号を出力する。このアドレス信号は、
フェイルメモリ２と指定フェイル数アドレス登録メモリ
５とに入力される。したがって、フェイルメモリ２は、
入力されるアドレス信号によって指示されるアドレスに
記憶しているデータを読み出し、コンパレータ４に対し
て出力する。
の書き込みが終了すると、アドレス発生器１は１番地か
ら順にアドレス信号を出力する。このアドレス信号は、
フェイルメモリ２と指定フェイル数アドレス登録メモリ
５とに入力される。したがって、フェイルメモリ２は、
入力されるアドレス信号によって指示されるアドレスに
記憶しているデータを読み出し、コンパレータ４に対し
て出力する。
【００１１】一方、指定フェイル数レジスタ３には、図
示しないＣＰＵからテスタバス７を介してあらかじめ所
定の値が格納されている。すなわち、この値よりも多い
フェイルアドレスを有するＸアドレスまたはＹアドレス
を救済確定アドレスとするものである。
示しないＣＰＵからテスタバス７を介してあらかじめ所
定の値が格納されている。すなわち、この値よりも多い
フェイルアドレスを有するＸアドレスまたはＹアドレス
を救済確定アドレスとするものである。
【００１２】コンパレータ４は、フェイルメモリ２から
読み出されるフェイルデータを同一Ｘアドレスまたは同
一Ｙアドレスについてカウントし、指定フェイル数レジ
スタ３から出力される指定フェイル数と比較する。比較
の結果、上記カウント値が指定フェイル数よりも大きい
場合、指定フェイル数アドレス登録メモリ５にライトイ
ネーブル信号を出力する。これによって、指定フェイル
数アドレス登録メモリ５は、上記ライトイネーブル信号
が出力されているタイミングにおいてアドレス発生器１
から出力されているアドレス信号をデータとして記憶す
る。指定フェイル数アドレス登録メモリ５における上記
アドレス信号の記憶は、指定フェイル数アドレス登録メ
モリの１番地から順番に行われる。
読み出されるフェイルデータを同一Ｘアドレスまたは同
一Ｙアドレスについてカウントし、指定フェイル数レジ
スタ３から出力される指定フェイル数と比較する。比較
の結果、上記カウント値が指定フェイル数よりも大きい
場合、指定フェイル数アドレス登録メモリ５にライトイ
ネーブル信号を出力する。これによって、指定フェイル
数アドレス登録メモリ５は、上記ライトイネーブル信号
が出力されているタイミングにおいてアドレス発生器１
から出力されているアドレス信号をデータとして記憶す
る。指定フェイル数アドレス登録メモリ５における上記
アドレス信号の記憶は、指定フェイル数アドレス登録メ
モリの１番地から順番に行われる。
【００１３】フェイルメモリ２の全てのデータの読み出
しが終了すると、図示しないＣＰＵは指定フェイル数ア
ドレス登録メモリ５に記憶されたアドレスを読み出し、
救済すべきアドレスを検知する。
しが終了すると、図示しないＣＰＵは指定フェイル数ア
ドレス登録メモリ５に記憶されたアドレスを読み出し、
救済すべきアドレスを検知する。
【００１４】以上の説明から明らかなように、上記実施
例によれば、アドレス発生器１から出力されるアドレス
信号に基づいて、フェイルメモリ２の読み出しが行われ
るため、従来ＣＰＵから直接読み出されていた場合と比
較して、高速読み出しが可能になり、短時間で救済アド
レスのサーチを完了することが可能になる。
例によれば、アドレス発生器１から出力されるアドレス
信号に基づいて、フェイルメモリ２の読み出しが行われ
るため、従来ＣＰＵから直接読み出されていた場合と比
較して、高速読み出しが可能になり、短時間で救済アド
レスのサーチを完了することが可能になる。
【００１５】
【発明の効果】本発明によれば、所定値よりも多いフェ
イルアドレスを有するＸアドレスまたはＹアドレスを救
済確定アドレスとしてサーチする場合、短時間でサーチ
を完了することが可能になる。
イルアドレスを有するＸアドレスまたはＹアドレスを救
済確定アドレスとしてサーチする場合、短時間でサーチ
を完了することが可能になる。
【図１】本発明の一実施例を示すブロック図。
１ アドレス発生器、
２ フェイルメモリ、
３ 指定フェイル数レジスタ、
４ コンパレータ、
５ 指定フェイル数アドレス登録メモリ、６ アド
レスバス、 ７ テスタバス
レスバス、 ７ テスタバス
Claims (1)
- 【請求項１】指定フェイル数を格納するレジスタと、被
テスト対象メモリのフェイルアドレスと同一アドレスに
フェイルデータを記憶しているフェイルメモリと、上記
フェイルメモリにアドレス信号を出力するアドレス発生
器と、上記アドレス発生器から出力されるアドレス信号
に基づいてフェイルメモリから読み出されたフェイルデ
ータを、同一Ｘアドレスまたは同一Ｙアドレスについて
計数し、計数値が上記レジスタから読み出される指定フ
ェイル数よりも大きいか否かを判定し、大きい場合にラ
イトイネーブル信号を出力するコンパレータと、上記ラ
イトイネーブル信号を受け、ライトイネーブル信号が出
力されたタイミングにおいてアドレス発生器から出力さ
れているアドレス信号を記憶する指定フェイル数アドレ
ス登録メモリとから構成されることを特徴とするメモリ
テスタの指定フェイル数アドレスサーチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099914A JPH04330700A (ja) | 1991-05-01 | 1991-05-01 | メモリテスタの指定フェイル数アドレスサーチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099914A JPH04330700A (ja) | 1991-05-01 | 1991-05-01 | メモリテスタの指定フェイル数アドレスサーチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04330700A true JPH04330700A (ja) | 1992-11-18 |
Family
ID=14260049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099914A Pending JPH04330700A (ja) | 1991-05-01 | 1991-05-01 | メモリテスタの指定フェイル数アドレスサーチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04330700A (ja) |
-
1991
- 1991-05-01 JP JP3099914A patent/JPH04330700A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3650411B2 (ja) | 自動メモリー・テスタのための冗長性アナライザ | |
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| US6636998B1 (en) | Semiconductor memory device and parallel bit test method thereof | |
| US4989181A (en) | Serial memory device provided with high-speed address control circuit | |
| JPS6273500A (ja) | 半導体記憶装置 | |
| JPS62222500A (ja) | 半導体記憶装置 | |
| US5909448A (en) | Memory testing apparatus using a failure cell array | |
| US5533194A (en) | Hardware-assisted high speed memory test apparatus and method | |
| JPH10170607A (ja) | 半導体デバイスのテスト装置 | |
| US4797754A (en) | Method for writing servo pattern in magnetic disk unit | |
| JPH04330700A (ja) | メモリテスタの指定フェイル数アドレスサーチ回路 | |
| JPH05266694A (ja) | メモリテスト方式 | |
| JPH04227549A (ja) | メモリチップ用のパリティテスト方法及び装置 | |
| JP2000065904A (ja) | 半導体試験装置 | |
| JP3147010B2 (ja) | 半導体記憶装置 | |
| US20050117422A1 (en) | Semiconductor integrated circuit including semiconductor memory | |
| JP2001167597A (ja) | 半導体メモリ試験装置 | |
| JP3180539B2 (ja) | 高速にフェイルをサーチする不良解析メモリ | |
| JPH0574195A (ja) | 半導体記憶装置 | |
| JP4423407B2 (ja) | 半導体試験装置 | |
| JPH1186595A (ja) | 半導体メモリ試験装置 | |
| KR100328828B1 (ko) | 칼럼 리던던시 회로의 칼럼 인에이블 장치 | |
| JPH1196793A (ja) | 半導体メモリ試験装置 | |
| JPH05101699A (ja) | メモリ装置 | |
| SU1396160A1 (ru) | Запоминающее устройство с тестовым самоконтролем |