JPH04330837A - Ａｔｍセル速度調整方式 - Google Patents
Ａｔｍセル速度調整方式Info
- Publication number
- JPH04330837A JPH04330837A JP3143976A JP14397691A JPH04330837A JP H04330837 A JPH04330837 A JP H04330837A JP 3143976 A JP3143976 A JP 3143976A JP 14397691 A JP14397691 A JP 14397691A JP H04330837 A JPH04330837 A JP H04330837A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- atm
- atm cell
- idle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はＡＴＭセル送信回路か
ら出力したＡＴＭセル流をＳＴＭ−Ｎの伝送フォーマッ
トにマッピングするＡＴＭセル速度調整方式に関するも
のである。
ら出力したＡＴＭセル流をＳＴＭ−Ｎの伝送フォーマッ
トにマッピングするＡＴＭセル速度調整方式に関するも
のである。
【０００２】
【従来の技術】図３は１９９０年電子情報通信学会秋季
全国大会予稿Ｂ−４６７〔広帯域ＩＳＤＮインターフェ
ース回路の試作〕に示された従来の速度調整方式を示す
図である。この方式では伝送速度１５５．５２Ｍｂ／ｓ
のＳＴＭ−１の場合を示している。図４は図３の動作を
行うＡＴＭセル送信回路、速度調整のブロック図である
。
全国大会予稿Ｂ−４６７〔広帯域ＩＳＤＮインターフェ
ース回路の試作〕に示された従来の速度調整方式を示す
図である。この方式では伝送速度１５５．５２Ｍｂ／ｓ
のＳＴＭ−１の場合を示している。図４は図３の動作を
行うＡＴＭセル送信回路、速度調整のブロック図である
。
【０００３】図４において、１０１はＡＴＭセル送信回
路、１０２は速度調整、１０３はバッファ、１０４はア
イドルセル挿入、１０５は制御回路、２０１はＡＴＭセ
ル送信回路出力、２０２はバッフア出力、２０３は出力
信号、２０４はバッファ制御信号、２０５はアイドルセ
ル挿入制御信号である。アイドルセル挿入１０４はアイ
ドルセル発生回路とセレクタにより構成でき、セレクタ
がアイドルセル挿入制御信号２０５によりアイドルセル
発生回路が出力するアイドルセルとバッファ出力２０２
のいずれかを選択して出力することにより実現できる。 本方式ではアイドルセルとは速度調整時に廃棄されるこ
とがあり、ユーザデータは伝送しないセルとして説明す
る。
路、１０２は速度調整、１０３はバッファ、１０４はア
イドルセル挿入、１０５は制御回路、２０１はＡＴＭセ
ル送信回路出力、２０２はバッフア出力、２０３は出力
信号、２０４はバッファ制御信号、２０５はアイドルセ
ル挿入制御信号である。アイドルセル挿入１０４はアイ
ドルセル発生回路とセレクタにより構成でき、セレクタ
がアイドルセル挿入制御信号２０５によりアイドルセル
発生回路が出力するアイドルセルとバッファ出力２０２
のいずれかを選択して出力することにより実現できる。 本方式ではアイドルセルとは速度調整時に廃棄されるこ
とがあり、ユーザデータは伝送しないセルとして説明す
る。
【０００４】図３では、ＡＴＭスイッチ出力２０１を伝
送路送信終端への出力信号２０３でのＡＴＭセル領域に
マッピングする速度調整動作を示している。伝送路送信
終端はフレーム同期パターンの挿入、アラーム信号の挿
入等を行う。ＡＴＭセル送信回路出力２０１と出力信号
２０３の伝送速度は共に１５５．５２Ｍｂ／ｓであるが
、出力信号２０３中には、１フレーム（１２５μＳ）中
９×９オクテットのＳＯＨ、１×９オクテットのＰＯＨ
なるオーバーヘッドが存在する。
送路送信終端への出力信号２０３でのＡＴＭセル領域に
マッピングする速度調整動作を示している。伝送路送信
終端はフレーム同期パターンの挿入、アラーム信号の挿
入等を行う。ＡＴＭセル送信回路出力２０１と出力信号
２０３の伝送速度は共に１５５．５２Ｍｂ／ｓであるが
、出力信号２０３中には、１フレーム（１２５μＳ）中
９×９オクテットのＳＯＨ、１×９オクテットのＰＯＨ
なるオーバーヘッドが存在する。
【０００５】このため図３ではＡＴＭセル送信回路出力
２０１中のアイドルセルは全て一旦廃棄し、再びアイド
ルセルを適宜挿入し速度を調整している。ＡＴＭセル送
信回路出力２０１の有効セルの伝送速度は、平均すると
出力信号２０３中のＡＴＭセルに関する伝送速度以下な
ので、図４におけるＡＴＭセル送信回路出力２０１にら
有効セルが連続した場合でもバッファ１０３がこれを吸
収できれば、図３の方式を実現できる。本明細書では有
効セルとはユーザデータを伝送するセルとして説明する
。
２０１中のアイドルセルは全て一旦廃棄し、再びアイド
ルセルを適宜挿入し速度を調整している。ＡＴＭセル送
信回路出力２０１の有効セルの伝送速度は、平均すると
出力信号２０３中のＡＴＭセルに関する伝送速度以下な
ので、図４におけるＡＴＭセル送信回路出力２０１にら
有効セルが連続した場合でもバッファ１０３がこれを吸
収できれば、図３の方式を実現できる。本明細書では有
効セルとはユーザデータを伝送するセルとして説明する
。
【０００６】図４では制御回路１０５がＡＴＭセル送信
回路２０１中のアイドルセルを検出し、バッファ制御信
号送信２０４によりバッファ１０３には入力しないよう
に制御することで、アイドルセルを廃棄する。また制御
回路１０５はバッファ１０３をバッファ制御信号２０４
により、アイドルセル挿入１０４をアイドルセル挿入制
御信号２０５により制御し、バッファ１０３にＡＴＭセ
ルがなくなった場合はバッファ出力２０２を止め、この
部分にアイドルセルを挿入し、またＳＯＨ，ＰＯＨの領
域に対しては、バッファ１０３とアイドルセル挿入１０
４の動作を止めることによりＳＴＭ−１伝送フォーマッ
トのＡＴＭセル領域にＡＴＭセルをマッピングする。
回路２０１中のアイドルセルを検出し、バッファ制御信
号送信２０４によりバッファ１０３には入力しないよう
に制御することで、アイドルセルを廃棄する。また制御
回路１０５はバッファ１０３をバッファ制御信号２０４
により、アイドルセル挿入１０４をアイドルセル挿入制
御信号２０５により制御し、バッファ１０３にＡＴＭセ
ルがなくなった場合はバッファ出力２０２を止め、この
部分にアイドルセルを挿入し、またＳＯＨ，ＰＯＨの領
域に対しては、バッファ１０３とアイドルセル挿入１０
４の動作を止めることによりＳＴＭ−１伝送フォーマッ
トのＡＴＭセル領域にＡＴＭセルをマッピングする。
【０００７】
【発明が解決しようとする課題】従来のＡＴＭセル速度
調整方式は以上のように行われているので有効セルを吸
収するバッファの容量が少ないと有効セルの連続数によ
ってはバッファにあふれが生じＡＴＭセルの速度調整が
行えなくなり、且つまた有効セルの廃棄が生じてしまう
という問題点があった。
調整方式は以上のように行われているので有効セルを吸
収するバッファの容量が少ないと有効セルの連続数によ
ってはバッファにあふれが生じＡＴＭセルの速度調整が
行えなくなり、且つまた有効セルの廃棄が生じてしまう
という問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、バッファへの有効セルの連続数
を計数し、一定値以上の有効セル数を計数したならば、
続く有効セルをＡＴＭセル送信回路内に蓄積し、連続す
る有効セルによるバッファのあふれを生じ、有効セルの
廃棄を防ぐことのできるＡＴＭセル速度調整方式を得る
ことを目的とする。
ためになされたもので、バッファへの有効セルの連続数
を計数し、一定値以上の有効セル数を計数したならば、
続く有効セルをＡＴＭセル送信回路内に蓄積し、連続す
る有効セルによるバッファのあふれを生じ、有効セルの
廃棄を防ぐことのできるＡＴＭセル速度調整方式を得る
ことを目的とする。
【０００９】
【課題を解決するための手段】この発明に係るＡＴＭセ
ル速度調整方式は、ＡＴＭセル流を出力するＡＴＭセル
送信回路と、ＡＴＭセル流よりアイドルセル検出時に、
該アイドルセルを廃棄すると共に、有効セルのみをバッ
ファへ吸収し該バッファより伝送路送信終端へ連続有効
セル出力時に、アイドルセルを再び連続有効セルに挿入
してＡＴＭセルの伝送速度調整を行う速度調整部と、各
ＡＴＭセル流毎に設け、上記各バッファに対して連続的
に出力される有効セル数を計数し、その計数値が一定閾
値を超えた時、次に出力されるセルが有効セルの場合、
該有効セルをＡＴＭセル送信回路に蓄積させる計数回路
とを備えたものである。
ル速度調整方式は、ＡＴＭセル流を出力するＡＴＭセル
送信回路と、ＡＴＭセル流よりアイドルセル検出時に、
該アイドルセルを廃棄すると共に、有効セルのみをバッ
ファへ吸収し該バッファより伝送路送信終端へ連続有効
セル出力時に、アイドルセルを再び連続有効セルに挿入
してＡＴＭセルの伝送速度調整を行う速度調整部と、各
ＡＴＭセル流毎に設け、上記各バッファに対して連続的
に出力される有効セル数を計数し、その計数値が一定閾
値を超えた時、次に出力されるセルが有効セルの場合、
該有効セルをＡＴＭセル送信回路に蓄積させる計数回路
とを備えたものである。
【００１０】
【作用】この発明に係るＡＴＭセル速度調整方式は、Ａ
ＴＭセル送信回路より連続的なＡＴＭセル流を受信し、
該受信したＡＴＭセル流中、アイドルセル検出時にこれ
を廃棄し有効セルのみをバッファに吸収することでバッ
ファに余裕ができ有効セルを廃棄することがなく、また
各ＡＴＭセル流毎に設けた計数回路は有効セルの連続数
を計数しその計数値が予め設定した閾値を超えるときは
ＡＴＭセル送信回路より強制的にアイドルセルを出力し
て速度調整部で廃棄させ、続く有効セルをＡＴＭセル送
信回路に蓄積することで、有効セルがバッファよりあふ
れが廃棄されることがなくなる。
ＴＭセル送信回路より連続的なＡＴＭセル流を受信し、
該受信したＡＴＭセル流中、アイドルセル検出時にこれ
を廃棄し有効セルのみをバッファに吸収することでバッ
ファに余裕ができ有効セルを廃棄することがなく、また
各ＡＴＭセル流毎に設けた計数回路は有効セルの連続数
を計数しその計数値が予め設定した閾値を超えるときは
ＡＴＭセル送信回路より強制的にアイドルセルを出力し
て速度調整部で廃棄させ、続く有効セルをＡＴＭセル送
信回路に蓄積することで、有効セルがバッファよりあふ
れが廃棄されることがなくなる。
【００１１】
実施例１．以下、この発明の一実施例に図について説明
する。図１は本発明のＡＴＭセル速度調整方式を説明す
るための図である。図２は図１の動作を実現するハード
ウェア構成を示す図である。図２において、１０１ａは
本実施例におけるＡＴＭ送信回路、１０６ａはＡＴＭセ
ル送信回路出力２０１上の有効セルを計数する計数回路
、２０６はＡＴＭセル送信回路出力２０１上にアイドル
セルを出力させるためのＡＴＭセル送信回路制御信号で
あり、その他については従来例と同様なので説明を省略
する。
する。図１は本発明のＡＴＭセル速度調整方式を説明す
るための図である。図２は図１の動作を実現するハード
ウェア構成を示す図である。図２において、１０１ａは
本実施例におけるＡＴＭ送信回路、１０６ａはＡＴＭセ
ル送信回路出力２０１上の有効セルを計数する計数回路
、２０６はＡＴＭセル送信回路出力２０１上にアイドル
セルを出力させるためのＡＴＭセル送信回路制御信号で
あり、その他については従来例と同様なので説明を省略
する。
【００１２】図１及び図２においてＡＴＭセル送信回路
出力２０１上の有効セルは計数回路１０６によって連続
数が計数され、計数値がＮになった時に、ＡＴＭセル送
信回路制御信号２０６が優位になり、ＡＴＭセル送信回
路１０１ａは次に出力されるセルが有効セルの場合はこ
れを蓄積し強制的にアイドルセルを出力する。ＡＴＭセ
ル送信回路１０１ａは内部にバッファとアイドルセル発
生器を用意しておき、これを制御することにより上記動
作を実現できる。
出力２０１上の有効セルは計数回路１０６によって連続
数が計数され、計数値がＮになった時に、ＡＴＭセル送
信回路制御信号２０６が優位になり、ＡＴＭセル送信回
路１０１ａは次に出力されるセルが有効セルの場合はこ
れを蓄積し強制的にアイドルセルを出力する。ＡＴＭセ
ル送信回路１０１ａは内部にバッファとアイドルセル発
生器を用意しておき、これを制御することにより上記動
作を実現できる。
【００１３】ＡＴＭセル送信回路１０１ａから出力され
たアイドルセルは従来例で説明したように、制御回路１
０５により廃棄されるのでバッファ１０３に余裕が生じ
、有効セルの廃棄を防ぐことができる。次に計数回路１
０６はその計数値をこの場合はリセットしておき、ＡＴ
Ｍセル送信回路１０１ａを通常の動作に復帰させる。 また計数回路１０６は計数値がＮでないときもアイドル
セルがＡＴＭセル送信回路２０１に現れた場合、計数値
をリセットしておく。
たアイドルセルは従来例で説明したように、制御回路１
０５により廃棄されるのでバッファ１０３に余裕が生じ
、有効セルの廃棄を防ぐことができる。次に計数回路１
０６はその計数値をこの場合はリセットしておき、ＡＴ
Ｍセル送信回路１０１ａを通常の動作に復帰させる。 また計数回路１０６は計数値がＮでないときもアイドル
セルがＡＴＭセル送信回路２０１に現れた場合、計数値
をリセットしておく。
【００１４】セルの長さはＣＣＩＴＴにより５３オクテ
ットに固まりつつあるので、速度調整１０２に入出力す
るセルの長さをともに５３オクテットとしＮを求める。 この場合、速度調整１０２に入出力されるＡＴＭセルの
伝送速度を等しくすると次の関係式が得られる。 Ｎ＋／Ｎ＋１＝２６０／２７０ この式からＮ＝２６が得られる。従って、計数回路１０
６が２６の有効セルの計数を行い、バッファ１０３が２
６セルの有効セルの連続を吸収できるだけの容量を持て
ば上記構成を実現できる。
ットに固まりつつあるので、速度調整１０２に入出力す
るセルの長さをともに５３オクテットとしＮを求める。 この場合、速度調整１０２に入出力されるＡＴＭセルの
伝送速度を等しくすると次の関係式が得られる。 Ｎ＋／Ｎ＋１＝２６０／２７０ この式からＮ＝２６が得られる。従って、計数回路１０
６が２６の有効セルの計数を行い、バッファ１０３が２
６セルの有効セルの連続を吸収できるだけの容量を持て
ば上記構成を実現できる。
【００１５】本実施例では速度調整１０２に入出力され
るＡＴＭセルの伝送速度が等しいとしてＮを求めたが、
例えばバッファ１０３の容量の都合から逆にＮを求めて
速度調整を行うことも可能である。また本実施例では、
ＡＴＭセル送信回路１０１ａの出力するセルの長さと、
伝送路送信終端に送出するセルの長さを５３オクテット
として説明したが、これらのセル長は他の値であっても
よい。
るＡＴＭセルの伝送速度が等しいとしてＮを求めたが、
例えばバッファ１０３の容量の都合から逆にＮを求めて
速度調整を行うことも可能である。また本実施例では、
ＡＴＭセル送信回路１０１ａの出力するセルの長さと、
伝送路送信終端に送出するセルの長さを５３オクテット
として説明したが、これらのセル長は他の値であっても
よい。
【００１６】実施例２．以下、この第２の実施例を図に
ついて説明する。尚、上記実施例１では、ＡＴＭセル送
信回路より出力されるＡＴＭセルの速度調整方式につい
て説明したが、本実施例ではＡＴＭセル流を複数並列に
出力するＡＴＭスイッチと、各ＡＴＭセル流毎に設け、
ＡＴＭセル流從アイドルセル検出時に、該アイドルセル
を廃棄すると共に、有効セルのみをバッファへ吸収し該
バッファより伝送路送信終端へ連続有効セル出力時に、
アイドセルを再び連続有効セルに挿入してＡＴＭセルの
伝送速度調整を行う場合について説明を進める。
ついて説明する。尚、上記実施例１では、ＡＴＭセル送
信回路より出力されるＡＴＭセルの速度調整方式につい
て説明したが、本実施例ではＡＴＭセル流を複数並列に
出力するＡＴＭスイッチと、各ＡＴＭセル流毎に設け、
ＡＴＭセル流從アイドルセル検出時に、該アイドルセル
を廃棄すると共に、有効セルのみをバッファへ吸収し該
バッファより伝送路送信終端へ連続有効セル出力時に、
アイドセルを再び連続有効セルに挿入してＡＴＭセルの
伝送速度調整を行う場合について説明を進める。
【００１７】図３において、１０１ｂはＡＴＭスイッチ
、１０６ａ，１０６ｂ，…１０６ｎ等１０６はＡＴＭス
イッチ出力２０１上の有効セルを計数する計数回路、２
０６ａ，２０６ｂ，…２０６ｎ等２０６はＡＴＭスイッ
チ出力２０１上にアイドルセルを出力させるためのＡＴ
Ｍスイッチ制御信号であり、その他については図２に示
す実施例１．と同様なので説明を省略する。
、１０６ａ，１０６ｂ，…１０６ｎ等１０６はＡＴＭス
イッチ出力２０１上の有効セルを計数する計数回路、２
０６ａ，２０６ｂ，…２０６ｎ等２０６はＡＴＭスイッ
チ出力２０１上にアイドルセルを出力させるためのＡＴ
Ｍスイッチ制御信号であり、その他については図２に示
す実施例１．と同様なので説明を省略する。
【００１８】図１及び図３においてＡＴＭスイッチ出力
２０１上の有効セルは計数回路１０６によって連続数が
計数され、計数値がＮになった時に、ＡＴＭスイッチ制
御信号２０６が優位になり、。ＡＴＭスイッチ１０１ｂ
は次に出力されるセルが有効セルの場合はこれを蓄積し
強制的にアイドルセルを出力する。ＡＴＭスイッチ１０
１ｂは共通バッファ方式や出力バッファ方式の場合その
構造から有効セルを蓄積しておくことは容易である。
２０１上の有効セルは計数回路１０６によって連続数が
計数され、計数値がＮになった時に、ＡＴＭスイッチ制
御信号２０６が優位になり、。ＡＴＭスイッチ１０１ｂ
は次に出力されるセルが有効セルの場合はこれを蓄積し
強制的にアイドルセルを出力する。ＡＴＭスイッチ１０
１ｂは共通バッファ方式や出力バッファ方式の場合その
構造から有効セルを蓄積しておくことは容易である。
【００１９】ＡＴＭスイッチ１０１ｂから出力されたア
イドルセルは従来例で説明したように、制御回路１０５
により廃棄されるのでバッファ１０３に余裕が生じ、有
効セルの廃棄を防ぐことができる。次に計数回路１０６
はその計数値をこの場合はリセットしておき、ＡＴＭス
イッチ１０１ｂを通常の動作に復帰させる。また計数回
路１０６は計数値がＮでないときもアイドルセルがＡＴ
Ｍスイッチ出力２０１ｂに現れた場合、計数値をリセッ
トしておく。
イドルセルは従来例で説明したように、制御回路１０５
により廃棄されるのでバッファ１０３に余裕が生じ、有
効セルの廃棄を防ぐことができる。次に計数回路１０６
はその計数値をこの場合はリセットしておき、ＡＴＭス
イッチ１０１ｂを通常の動作に復帰させる。また計数回
路１０６は計数値がＮでないときもアイドルセルがＡＴ
Ｍスイッチ出力２０１ｂに現れた場合、計数値をリセッ
トしておく。
【００２０】セルの長さはＣＣＩＴＴにより５３オクテ
ットに固まりつつある。ただしこれは、伝送路上での規
定であり、ＡＴＭスイッチ１０１ｂから出力されるＡＴ
Ｍセルには５３オクテットの他にＡＴＭスイッチ１０１
ｂ内で使用した５３オクテットを付加してもよい。ここ
では一例として、ＡＴＭスイッチ１０１ｂからは５３オ
クテットに２オクテットのデータを付加し合計５５オク
テットのセルが出力され、速度調整１０２で２オクテッ
トが除去される構成の場合についてＮを求める。
ットに固まりつつある。ただしこれは、伝送路上での規
定であり、ＡＴＭスイッチ１０１ｂから出力されるＡＴ
Ｍセルには５３オクテットの他にＡＴＭスイッチ１０１
ｂ内で使用した５３オクテットを付加してもよい。ここ
では一例として、ＡＴＭスイッチ１０１ｂからは５３オ
クテットに２オクテットのデータを付加し合計５５オク
テットのセルが出力され、速度調整１０２で２オクテッ
トが除去される構成の場合についてＮを求める。
【００２１】この場合、速度調整１０２に入出力される
ＡＴＭセルの伝送速度を等しくすると次の関係式が得ら
れる。 ５３／５５×Ｎ／Ｎ＋１＝２６０／２７０この式からＮ
＝１１４３０が得られる。従って、計数回路１０６が１
４３０の有効セルの計数を行い、バッファ１０３が１４
３０セルの有効セルの連続を吸収できるだけの容量を持
てば上記構成を実現できる。
ＡＴＭセルの伝送速度を等しくすると次の関係式が得ら
れる。 ５３／５５×Ｎ／Ｎ＋１＝２６０／２７０この式からＮ
＝１１４３０が得られる。従って、計数回路１０６が１
４３０の有効セルの計数を行い、バッファ１０３が１４
３０セルの有効セルの連続を吸収できるだけの容量を持
てば上記構成を実現できる。
【００２２】本実施例では速度調整１０２に入出力され
るＡＴＭセルの伝送速度が等しいとしてＮを求めたが、
例えばバッファ１０３の容量の都合から逆にＮを求めて
速度調整を行うことも可能である。また本実施例では、
ＡＴＭスイッチ１０１ｂの出力するセルの長さが５５オ
クテット、伝送路終端に送出するセルの長さを５３オク
テットとして説明したが、これらのセル長は他の値であ
ってもよい。
るＡＴＭセルの伝送速度が等しいとしてＮを求めたが、
例えばバッファ１０３の容量の都合から逆にＮを求めて
速度調整を行うことも可能である。また本実施例では、
ＡＴＭスイッチ１０１ｂの出力するセルの長さが５５オ
クテット、伝送路終端に送出するセルの長さを５３オク
テットとして説明したが、これらのセル長は他の値であ
ってもよい。
【００２３】
【発明の効果】以上のように、この発明によれば、ＡＴ
Ｍセル送信回路出力の有効セルの連続数を計数する計数
回路を設け、計数回路の計数値が一定の閾値を超えた場
合強制的にＡＴＭセル送信回路からバッファへの有効セ
ルの出力を停止するため、アイドルセルを強制的に出力
し、本アイドルセルを廃棄することにより、バッファあ
ふれによる有効セルの廃棄を防止し、ＳＴＭ−Ｎ伝送フ
ォーマットのＡＴＭセル領域にＡＴＭセルをマッピング
することができる。
Ｍセル送信回路出力の有効セルの連続数を計数する計数
回路を設け、計数回路の計数値が一定の閾値を超えた場
合強制的にＡＴＭセル送信回路からバッファへの有効セ
ルの出力を停止するため、アイドルセルを強制的に出力
し、本アイドルセルを廃棄することにより、バッファあ
ふれによる有効セルの廃棄を防止し、ＳＴＭ−Ｎ伝送フ
ォーマットのＡＴＭセル領域にＡＴＭセルをマッピング
することができる。
【図１】本発明の一実施例によるＡＴＭセル速度調整方
式説明図である。
式説明図である。
【図２】本実施例によるＡＴＭセル速度調整方式を実現
するためのハードウェア構成図である。
するためのハードウェア構成図である。
【図３】他の実施例によるＡＴＭセル速度調整方式を実
現するためのハードウェア構成図である。
現するためのハードウェア構成図である。
【図４】従来のＡＴＭセル速度調整方式説明図である。
【図５】従来のＡＴＭセル速度調整方式を実現するため
のハードウェア構成図である。
のハードウェア構成図である。
１０１ａ ＡＴＭセル送信回路
１０２ 速度調整
１０３ バッファ
１０４ アイドルセル挿入
１０５ 制御回路
１０６ 計数回路
Claims (1)
- 【請求項１】 ＡＴＭセル流を出力するＡＴＭセル送
信回路と、ＡＴＭセル流よりアイドルセル検出時に、該
アイドルセルを廃棄すると共に、有効セルのみをバッフ
ァへ吸収し該バッファより伝送路送信終端へ連続有効セ
ル出力時に、アイドルセルを再び連続有効セルに挿入し
てＡＴＭセルの伝送速度調整を行う速度調整部を備えた
ＡＴＭセル速度調整方式において、上記各バッファに対
して連続的に出力される有効セル数を計数し、その係数
値が一定閾値を超えた時、次に出力されるセルが有効セ
ルの場合、該有効セルをＡＴＭセル送信回路に蓄積させ
る計数回路を各ＡＴＭセル流毎に設けたことを特徴とす
るＡＴＭセル速度調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143976A JPH04330837A (ja) | 1990-11-26 | 1991-05-20 | Ａｔｍセル速度調整方式 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-322008 | 1990-11-26 | ||
| JP32200890 | 1990-11-26 | ||
| JP3143976A JPH04330837A (ja) | 1990-11-26 | 1991-05-20 | Ａｔｍセル速度調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04330837A true JPH04330837A (ja) | 1992-11-18 |
Family
ID=26475538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3143976A Pending JPH04330837A (ja) | 1990-11-26 | 1991-05-20 | Ａｔｍセル速度調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04330837A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421200B1 (ko) * | 1997-10-30 | 2004-03-04 | 가부시키가이샤 엔.티.티.도코모 | 패킷 교환망에서의 패킷·데이터의 대역 제어 방법 및 패킷 교환망 시스템 |
-
1991
- 1991-05-20 JP JP3143976A patent/JPH04330837A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421200B1 (ko) * | 1997-10-30 | 2004-03-04 | 가부시키가이샤 엔.티.티.도코모 | 패킷 교환망에서의 패킷·데이터의 대역 제어 방법 및 패킷 교환망 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838677A (en) | Switching system having means for congestion control by monitoring packets in a shared buffer and by suppressing the reading of packets from input buffers | |
| AU629757B2 (en) | Method for prioritizing, selectively discarding, and multiplexing differing traffic type fast packets | |
| US5633861A (en) | Traffic management and congestion control for packet-based networks | |
| JP2598185B2 (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| JP3044983B2 (ja) | Ａｔｍスイッチングシステムのセル制御方法 | |
| EP0577269B1 (en) | Arrangement for bounding jitter in a priority-based switching system | |
| US5719865A (en) | Traffic shaping method and apparatus for ATM switching unit | |
| JPH04156026A (ja) | 監視制御方法、監視制御装置及び交換システム | |
| EP1686742B1 (en) | Communiction control device and method for an ATM system applicable to an ABR mode | |
| WO2003040935A9 (en) | Multiport non-blocking high capacity atm and packet switch | |
| JPH02170645A (ja) | パケット送信方式及びパケット送信装置 | |
| JPH04330837A (ja) | Ａｔｍセル速度調整方式 | |
| US5914960A (en) | Method to accomplish a packet-form connection | |
| JP2555653B2 (ja) | 入力トラヒック制御方式 | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JP3045139B2 (ja) | Ａｔｍ通信装置 | |
| JP3042412B2 (ja) | Ａｔｍスイッチングシステム | |
| JPH09181740A (ja) | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム | |
| JPH11508735A (ja) | 輻輳回避 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP3042492B2 (ja) | Ａｔｍスイッチイングシステムのセル制御方法 | |
| JP2862709B2 (ja) | Ａｔｍ網における帯域制御装置及び帯域制御方法 | |
| JPH0969835A (ja) | シェーピング装置 | |
| JP3332035B2 (ja) | Ａｔｍ通信装置のセル制御方法 | |
| JP3074918B2 (ja) | セルトラフィック監視装置 |